专利名称：用于turbo编码器和解码器中的交织器的地址产生的制作方法
技术领域：
本发明涉及产生地址的技术并被通过特别关注在交织/解交织模块中的可能应用而被开发。
本发明的优选应用是在第三代移动通信系统中，更为重要的是应用于1999年版本的技术规范3GPP TS 25.212 V3.5.0.(2000-12)中所描述的turbo(涡轮码)解码器母交织器的实施。
背景技术：
turbo编码器是在通信系统中使用的组件，其目的在于利用可能的附加的控制码重排要发送的信息，在这种方法中，恶化信源有害地影响传输的效应能够通过在解码器侧互补解码的方法被补偿。
适于使用turbo编码/解码方案的通信系统的示例是采用被称为通用移动通信系统(UMTS)标准的系统。
turbo编码器/解码器中的关键元件(如在3GPP TS 25.212规范中所定义的)是被称为交织器/解交织器的部件。该部件的操作实质上规定了长度为K的给定部件所包括的信息的基本项目(比特)的顺序根据预定规则改变。
在EP-A-1 195 910中公开了一种交织器，用于UMTS装置的turbo编码器。该交织器包括寄存器，用于更新和寄存多个用于设置交织器操作环境的参数；控制器，通过从寄存器接收操作环境来产生控制系统操作的控制信号；地址计算器，使用根据控制器产生的控制信号由寄存器提供的行间置换模式、行内置换模式增量排列值和行内置换基本序列产生最后被交织的地址；和数据存储器，按顺序存储数据输入到turbo编码器并输出对应于地址计算器产生的地址的数据。
因此这样的装置基于交织器，该交织器包括寄存器，该寄存器用来更新和寄存用于设置该交织器的操作环境的多个交织参数(即，输入数据项目的数量K，和那些指定的参数R，C，p，μ和TypeD)。因此该现有技术设备基于如下假设，即这些参数从该设备的外部被产生和获得。
因此，这样的现有技术文献未能教导如何实现这样的交织器，即该交织参数能够被动态地和迅速地适应于例如，考虑输入数据项目的数量K的可能变化，该数量K实际上甚至可能随着每个被发送的分组而变化。
在Masera，Mazza，Piccinini，Viglione，Zamboni的“Low-CostIP-blocks for UMTS turbo decoders”-Proceedings of ESSCIRC 2001，Villach，Semptember 2001中，公开了一种装置，该装置以硬件的形式实现一些组成交织器的元件。另外，该现有技术文献未能提供实现这样的交织器的有用说明，该交织器的参数能够被动态地和迅速地调整，并且更具体而言，其未能提供有用的说明以实现一种装置，其交织参数能够被直接地和动态地从要发送的信息中提取(主要是K的值)。
发明内容
因此本发明的目的是提供一种地址产生装置，用于交织器/解交织器，其中交织参数能从要发送的信息中直接地和动态地提取，因此允许那些参数被动态地和迅速地适应于例如，要被交织/解交织的输入数据项目的数量K可能的变化。
根据本发明，该目的通过如下地址产生系统来实现，该地址产生系统具有在以下权利要求中明确要求的特征。本发明还涉及相应的操作方法和turbo编码器/解码器，该turbo编码器/解码器包括本发明的地址产生装置作为交织器/解交织器部件的一部分。最后，本发明涉及可直接下载到数字计算机(例如处理器)的内部存储器中直接下载的计算机程序产品，该产品包括用于当该产品运行在数字计算机上时执行本发明方法的软件代码部分。
本发明的优选实施例是一种为交织/解交织序列产生地址的装置，该序列包括给定数量(K)的项目，(例如，在turbo编码器/解码器中)，该装置包括至少一个具有多个存储在其中的记录的存储单元。每个记录包括信息信号，其指示对应于给定的数据项目的数量(K)的至少一个值的交织参数的相应组。
优选地，给定的数据项目的数量(K)的每个值标识对应的参数集(R，C，p，v)，该参数集用来构建用于排列所述输入序列的矩阵(R×C)，并实行矩阵的行内和行间置换，以产生置换的矩阵，从而产生输出地址。因此所述参数集(R，C，p，v)可立即对于给定的数据项目的数量(K)的所有可能值可用。
该要被交织/解交织的给定的项目的数量(K)的值通常被包含在值的给定范围内，并且存储单元优选地包括小于所述的值的给定范围的数量的记录。存储单元中的每个记录由相应的指针标识。与存储单元相关的是指针检索电路，其配置来在所述给定范围内为每个给定的数据项目的数量的值产生相应的指针，该指针指向存储单元内的相应记录。
本发明的实施例允许交织地址产生的核心以具有低计算量的软件方案实现(使用商用DSP或微控制器)，优选地也可以用ASIC方案实现。该重要的特征可以在UMTS接收器的turbo解码器处理器的设计方面产生卓越的解决方案。
现在将通过参考附图通过仅是示例的方式描述本发明，其中-图1是显示交织器实现的一般框图，-图2是显示本发明的第一实施例中的参数产生的第一步骤的框图，-图3更加详细地显示了图3的框图，以及-图4是根据本发明的地址产生器的一般框图。
具体实施例方式
为了引入本发明示例性实施例的描述，现在将简要地回忆1999年版本的3GPP 25.212. V3.5.0(2002-12)规范中提供的turbo码内部交织器的基本操作原理。
实质上，turbo码内部交织器由到具有填充(padding)的长方形矩阵的比特输入，长方形矩阵的行内和行间置换，和从具有删剪(pruning)的长方形矩阵的比特输出组成。
输入到turbo码内部交织器的比特表示为x1，x2，x3，...，xK，其中K是要被交织的比特(数据项目)的整数，并且取40≤K≤5144之间的一个值。
输入到Turbo码内部交织器的比特和输入到信道编码的比特的关系定义为xk＝oirk和K＝Ki。具体地，使用以下标志K输入到turbo码内部交织器的比特的数量R长方形矩阵的行数C长方形矩阵的列数p素数v原根(primitive root)<s(j)>j∈{0，1，...p-2}用于行内置换的基本序列qi最小素数ri置换的素数<T(i)>j∈{0，1，...R-1}行间置换模式<Ui(j)>j∈{0，1，...C-1}第i行的行内置换模式i长方形矩阵的行数索引j长方形矩阵的列数的索引k比特序列的索引作为第一步骤，通过根据K的值向R分配值5，10和20，输入到turbo码内部交织器的比特序列x1，x2，x3，...，xK被写入到长方形矩阵。长方形矩阵的行从上到下被标号为0，1，...，R-1。
第二步骤涉及确定要在内置换中使用的素数p和长方形矩阵的列数C。这作为K和R的函数完成。长方形矩阵的列从左到右被标号为0，1，...，C-1。
第三步骤包括从0列的0行的比特y1开始，逐行地将输入比特序列x1，x2，x3，...，xK写入到R×C长方形矩阵，其中对于k＝1，2，K，yk＝xk，并且如果R×C＞K，则填充虚比特，这样，对于k＝K+1，K+2，...R×C，yk＝0或1。
在行内和行间置换后，这些虚比特从长方形矩阵的输出被删除。
在该比特输入到R×C长方形矩阵之后，通过使用说明书中详细描述的6步算法逐步对R×C长方形矩阵执行行内和行间置换。
在行内和行间置换之后，被置换的长方形矩阵的比特被表示为y′k。turbo码内部交织器的输出是比特序列，该比特序列是逐列地从行内和行间置换的R×C长方形矩阵读出的，从0列的0行的比特y′1开始，并结束于C-1列的R-1行的比特y′CR。
输出通过删除虚比特而被删剪，所述虚比特在行内和行间置换之前被填充到长方形矩阵的输入，即从输出中删除与比特yk对应的比特y′k，其中k＞K。
从turbo码内部交织器输出的比特表示为x′1，x′2，x′3，...，x′K，其中x′1对应于在删剪之后具有最小索引k的比特y′k，x′2对应于在删剪之后具有第二最小索引k的比特y′k，依此类推。
从turbo码内部交织器输出的比特的数量是K，总共删除的比特数量是R×C-K。
上述的所有都对应于本领域技术人员所熟知的处理标准，所以这里并不需要进一步详细的说明。
实质上，技术规范3GPP TS 25.212 V3.5.0(2000-12)中所描述的交织方案包括3个基本步骤，即-构造一个矩阵，将收到的数据输入到该矩阵；-行内和行间置换；-从通过行内和行间置换获得的矩阵中读取被置换的数据。
可以使用数据存储器实现该交织器，在该存储器中收到的数据以特定的顺序按次序写入和读出。
实际上，任何交织/解交织过程可以简单地看成是以下任何一个操作的结果-a)以项目出现在输入文件中的顺序从该输入文件中取出要被交织/解交织的项目(例如比特)，并且在输出文件中将它们重新排列在由给定地址标识的相应位置；-b)以由相应地址标识的次序从输入文件中获得项目，并且在输出文件中如它们从输入文件中取出的那样一个接一个重新排列它们；同样，将理解以上述的一个接另一个(以任何顺序)地执行两种操作，对应于一个完整的交织/解交织过程。
这里，为了简化的目的参考交织过程，另外可以理解与交织有关的陈述也可以直接地应用到解交织。
交织器模块和解交织器模块能够简单地通过凭借与任何一个解决方案对应的处理架构被实现。
这已经示意性地显示在图1中，其中参考标记10表示地址产生器，其具有相关的数据存储器12，该存储器12用来与turbo编码器/解码器(编解码器)14合作。
该编解码器14用来(以已知的方式，这里不再详细说明)处理部件中排列的数据，每个部件包括K个要被交织/解交织的项目。
涉及K值(其如所指出的那样可以随着每个被发送/接收的不同数据分组而变化)的信息从编解码器14发送到地址产生器10。
数据存储器12是执行交织/解交织操作的基本元件。
例如，这通过使编解码器14将数据依次写入存储器12，然后根据地址产生器10定义的地址顺序从存储器12读取数据来实现。可选择地，可以让编解码器14根据地址产生器10定义的地址顺序将数据写入存储器12，然后依次从存储器12读取数据。
这里所述的地址产生器10主要包括3个单元，即-参数产生器10a，-置换模式产生器10b，和
-地址产生器10c。
这里公开的装置所使用的参数产生器10a的一个可能常规布置如图2所示。
所示的布置基于这样的认识，即，如果可以使用查找表(LUT)方法的话，构建交织矩阵和置换模式所需要的参数(R，C，p，v)的产生所需的计算量可以被减小。
换句话说，不是无论何时面临新的K值(例如，因为由K指定的要被交织的数据块的长度被改变)，必定产生(即计算)这样的参数，而是可以设想为所有可能的K值一次计算所有那些参数的可能性。然后这样的参数能够被明确地存储在存储器中，以在只要一个新的K值被使用时就被选择性地取出。
这样的解决方案将非常有利于允许地址产生器基本上以硬件的形式实现，而不需提供任何专门的计算机软件为每个新的K值运行。
这将减少处理时间并从而表现出非常大的优势，这是因为交织过程自身已经是相对耗时间的因为最后被处理的输入数据可能是首先从中输出的数据，所以在交织处理开始之前，整个要被交织的数据块实际上是可用的。
在所考虑的查找表装置中，进入查找表的输入将是输入到turbo编码器的数据块的尺寸(K)。这可以在[40，5114]的范围内变化，即假设了5075个可能的不同值。该一系列中不同参数(C，R，p，v)的映射可构成查找表的输出。该查找表的实现可以是5075个记录的存储器，每个记录包括每个可能K值的相应的一组参数。
尽管以有上优点，但是从所需要的存储器尺寸来讲，该解决方案并不非常有效，并且将不可避免地不利于芯片的占有面积参数，该占有面积参数例如对于诸如UMTS移动终端的移动应用来说是重要的。
实现技术规范3GPP TS 25.212 V3.5.0中描述的参考算法显示了，即使可能的K值是5075个，存储器中不同记录的数量也远远小于5075，实际上大约等于200。
结果，这里所示的装置的目前优选实施例规定了包括之前考虑的查找表的存储器被分割为两个不同的存储器或存储区域，即-第一存储区域20，基本上包括由K值寻址的指针的存储位置；-第二存储区域22，包括对于相应的、不同的交织参数集的(第二)记录，每个由指针寻址。
这样的(第二)记录的数量将小于5075，实际上限制在大约200(即规范中定义的算法的实行所产生的可能的不同数据组的数量)。
从而该装置将允许为每个给定K值(5075个可能的值)标识指向第二存储区域的对应记录(即，对应的交织参数集)的对应指针。
通过注意到指针将最终在存储器中以升序排序，从而被顺序地排列在具有相同最高有效位(MSB)的邻近指针的组中，可以采用减少存储需求的另一步骤。
该特征可以被用来进一步将存储区域20分割为2个子单元，其由MSB(最高有效位)计算电路20a和LSB(最低有效位)指针存储器20b组成。
通过采取该装置，指针的给定数量的MSB(例如每个指针的前两位)可以通过将K值与一组比较器201，202，203中的许多阈值比较并且将这些比较的结果在逻辑单元204中结合来确定。剩下的最低有效位(LSB)能够从LSB存储器20b中检索，该LSB存储器20b的大小将被相应地减小。例如，在考虑到5075个不同K值的情况下，存储器20b的大小能够从5075×8比特减小到5075×6比特，因为两个MSB已经由电路20a确定。
作为示例，比较器201，202，203的阈值可以分别设置为值T1，T2和T3，其中T1小于T2，而T2小于T3。
从而K的可能值范围将被划分为4个部分或带。T1是第一带的上限，也为第二带提供下限，该第二带位于T1和T2之间。第三带位于T2和T3之间，而T3也代表第四部分或带的下限。
将K的即时值与比较器201到203中的阈值T1，T2和T3相比较，并在电路204中处理各个比较结果，这将因此使K定位在那4个带中的一个并为对应指针的两个MSB分别产生值00，01，10和11。
因此该公开的指针检索装置包括-电路20a感应于要被交织/解交织的给定的项目的数量(K)，从其获得指针的(2个)最高有效位，和-另一个存储单元20b，其中存储了(6个)剩余的、指针的最低有效位。
当然，可以由电路20a确定更少和更多数量的MSB，主要的目的是达到存储器占有面积和组合逻辑复杂度之间的最佳折衷。
为了减少交织器所包括的随后的模块所需的计算量，其他信息可以被存储在存储器20的存储单元中。
例如，当C等于p+1且K等于R*C时被设置为“1”的二进制标志可以有助于产生输出交织地址，而不需要任何额外的复杂度。附带地，这样的二进制标志实质上对应于EP-A-1 195910的比特指定类型D。
在存储器22中将这样的标志加到记录中将通常导致这样的记录的数量的增加，这是因为否则相同的记录对于标志将具有不同的值。
然而申请人所作的实验表明，即使在这种情况下，存储器22的记录的数量将稍微地超过200，通常等于219(与5075个不同K值相比)。
从由模块10a产生的参数集开始(这些实际上作为相应的记录存储在存储器22)，两种类型的置换模式必须被计算。
第一个，即矢量s，是行内置换模式。根据规范3GPP TS 25.212V3.5.0定义的标准过程，该矢量作为伪随机序列产生，其使用作为初始种子的由较早处理阶段(即，在这里所示的实施例中，第一模块10a)提供的值v。
在这里所示的装置中，伪随机序列(a*b mod c)在模块10b中通过使用不涉及乘法和除法的线性算法产生。这样的算法在密码技术领域中众所周知，由以下文章中指出“A Modulo MultiplicationHardware Design”，by Adnan Gutub-Oregon State University-Electrical&Computer Engineering Department-ECE 575 ProjectReport-Winter 2000。
此外，在规范3GPP TS 25.212 V3.5.0定义的标准过程中，为了对每个行具有不同的置换，s矢量由伪随机序列寻址，并且对于每一行来说序列的种子不同。
特别地，规范中描述的算法包括从另一个素数序列(q序列)开始的种子序列(r序列)的产生。
与以上不同，在这里所示的装置中，q序列被直接使用，而不需要计算r序列。简单地交换行内和行间置换的顺序可以实现这个。
该最优化允许达到相同的结果，而不反转3GPP TS 25.212 V3.5.0规范中4.2.3.2.3.2-(4)段描述的置换。
为了直接引用，该操作需要序列<qi>i∈{0，1，...R-1}进行置换以使<ri>i∈{0，1，...R-1}rT(i)＝qi，i＝0，1，...，R-1其中，<T(i)>i∈{0，1...R-1}是行间置换模式，它被定义为3GPP TS 25.212V3.5.0的表3所示的4种模式中的一个，作为输入比特的数量K的函数。
该方法能避免不必要的从存储T值的存储器(未示出)读取过程。
q序列可以通过读取素数表和一个管理3GPP TS 25.212 V3.5.0规范的4.2.3.2.3.2-(3)段描述的最大公约数的操作的小查找表来产生。
此外，对于直接引用，正在讨论的操作分配q0＝1成为序列<qi>i∈{0，1...R-1}的第一素数，并在序列<qi>i∈{0，1...R-1}中确定素数qi成为使得对于每一个i＝1，2，...，R-1，g.c.d(qi，p-1)＝1，qi＞6，并且qi＞qi-1的最小素数。这里，g.c.d是最大公约数。
特别地，在图4的框图中，参考标记30表示一个部件，该部件以从部件10b获得的参数开始，产生矢量s和q。这些矢量被存储在标识为31和32的相应的存储部件中。
最后，标号10c表示实现下述关系的部件Xr＝T(i)Uc＝s(j*q(i)mod(p-1)Xc＝f(Uc)
Address_out＝C*Xr+Xc其中s，q，和p是已经在前述中确认的实体，Xr和Xc是置换操作之前的矩阵的行和列索引，i和j是被置换的矩阵的索引。Uc是行内置换参数，在规范中定义为<Ui(j)>j∈{0，1，...C-1}’f是Uc的函数，其实现3GPPTS 25.212技术规范的4.2.3.2.3.2-(5)段描述的算法步骤。
部件10c的输出由交织/解交织地址表示，以由turbo编解码器14(参见图1)使用。
应该理解这里所描述的用来直接从K值获得的诸如R，C，p，v，标志(TypeD)的交织参数的技术适用于与其他装置共同使用，以实现本领域已知的行间和行内置换。
当然，不违背本发明根本原理的情况下，相对于作为示例的描述，细节和实施例可以变化，甚至有很大变化而不背离由以下权利要求所定义的本发明的范围。
权利要求
1.一种为包括给定数量(K)的项目的交织/解交织序列(x1，x2，x3，...，xK)产生地址的装置，其特征在于该装置包括至少一个具有多个存储在其中的记录的存储单元(22)，每个记录指示对应于给定的项目的数量(K)的至少一个值并由所述至少一个值产生的相应的交织/解交织参数组(R，C，p，v)。
2.如权利要求1所述的装置，其特征在于，给定的项目的数量(K)的每个值标识相应的参数集(R，C，p，v)，该参数集用来构建用于排列所述输入序列的矩阵(R×C)，并实行矩阵的行内和行间置换，以产生置换的输出矩阵，从而产生所述地址，相应的所述参数集(R，C，p，v)作为所述至少一个存储单元(22)中的记录对于给定的项目的数量(K)的所有可能值可用。
3.如权利要求1或2所述的装置，其特征在于，所述给定的要被交织/解交织的项目的数量(K)的值通常被包含在值的给定范围内，所述至少一个存储单元(22)具有存储在其中的显著小于所述值的给定范围的数量的所述记录。
4.如权利要求3所述的装置，其特征在于，在所述至少一个存储单元(22)中的每个所述记录由相应的指针标识，与所述至少一个存储单元(22)相关联的是指针检索电路(20)，该电路被配置来在所述给定范围内为每个给定的项目的数量(K)的值产生相应的指针，该指针指向所述至少一个存储单元(22)内的相应记录。
5.如权利要求4所述的装置，其特征在于所述指针检索电路(20)包括-电路(20a)，该电路感应于所述的给定项目的数量(K)，从其获得所述指针的最高有效位组，和-相应的存储单元(20b)，其中存储了所述指针的剩余的、最低有效位。
6.如权利要求5所述的装置，其特征在于所述电路(20a)包括-多个比较器(201，202，203)，用来将所述给定的项目的数量(K)与多个给定阈值相比较，和-逻辑单元(204)，将在所述比较器(201，202，203)中执行的比较的结果结合，并从中获得所述指针的所述最高有效位组。
7.如权利要求2所述的装置，其特征在于所述至少一个存储单元(22)对于每个所述记录包括至少一个取第一(0)和第二(1)逻辑值的一个的标志信号，当对于对应记录的所述给定的项目的数量(K)等于所述矩阵中的行数(R)和列数(C)的乘积，并且所述矩阵中的列数(C)等于所述行内置换使用的参数值(P)加1时，所述标志被设置为第二逻辑值(1)。
8.如上述任何一个权利要求所述的装置，其特征在于该装置包括没有乘法器和除法器的算法电路，该电路用来产生一种(a*b mod c)型的伪随机序列，以产生在所述行内置换中所使用的置换模式。
9.如上述任何一个权利要求所述的装置，其特征在于该装置包括第一和第二置换模块，用来执行所述行内和所述行间置换，并且所述用于执行行间置换的模块被安排在所述用于执行行内置换的模块的上游。
10.如权利要求9所述的装置，其特征在于其包括用来产生序列(q)以执行所述行内置换的行内模块，所述行内模块被配置来分配q0＝1成为所述序列(q)的第一素数并确定序列中的素数qi成为使得对于每一个i＝1，2，...，R-1，最大公约数(qi，p-1)＝1，qi＞6，并且qi＞q(i-1)的最小素数。
11.如权利要求10所述的装置，其特征在于所述行内模块包括-素数表，从其读取至少素数，和-查找表，其用来管理最大公约数运算。
12.一种为包括给定数量(K)的项目的交织/解交织序列(x1，x2，x3，...，xk)产生地址的方法，其特征在于该方法包括-基于所述给定的项目的数量(K)的至少一个值，产生指示相应的交织/解交织参数集(R，C，p，v)的记录，以及-在至少一个存储单元中存储(22)所述交织/解交织参数集(R，C，p，v)。
13.如权利要求12所述的方法，其特征在于，所述给定的项目的数量(K)的每个值标识对应参数集(R，C，p，v)，该参数集用来构建用于排列所述序列的输出矩阵(R×C)，并实行所述矩阵的行内和行间置换，以产生置换的矩阵，从而产生所述地址，该方法包括如下步骤使相应的所述参数(R，C，p，v)作为所述至少一个存储单元(22)中的记录对于给定的项目的数量(K)的所有可能值可用。
14.如权利要求12或13所述的方法，其特征在于，所述给定的项目的数量(K)包括在值的给定范围内，该方法包括在所述至少一个存储单元(22)中存储显著小于所述值的给定范围的数量的所述记录的步骤。
15.如权利要求14所述的方法，其特征在于，包括以下步骤在所述至少一个存储单元(22)中通过相应的指针标识每个所述记录，在所述给定范围内为所述给定的项目的数量(K)的每个值产生相应指针，所述指针指向所述至少一个存储单元(22)中的相应记录。
16.如权利要求15所述的方法，其特征在于，包括通过以下操作检索所述指针的步骤-从所述给定的项目的数量(K)中获得所述指针的最高有效位组，以及-在相应存储单元(20b)中存储所述指针的剩余的、最低有效位。
17.如权利要求16所述的方法，其特征在于包括以下步骤-将所述给定的项目的数量(K)与多个给定阈值相比较(201，202，203)，以及-结合(204)所述比较(201，202，203)的结果，以从中获得所述指针的所述最高有效位组。
18.如权利要求13所述的方法，其特征在于包括如下步骤对于每个所述记录，存储至少一个取第一(0)和第二(1)逻辑值的一个的标志信号，当对于对应记录的所述给定的项目的数量(K)等于所述矩阵中的行数(R)和列数(C)的乘积，并且所述矩阵中的列数(C)等于所述行内置换使用的参数值(P)加1时，所述标志被设置为第二逻辑值(1)。
19.如权利要求12到18之一所述的方法，其特征在于包括产生一种(a*b mod c)型伪随机序列的步骤，该步骤用来产生在所述行内置换所使用的置换模式，所述产生步骤通过没有乘法和除法的线性算法执行。
20.如权利要求12到19之一所述的方法，其特征在于所述行间置换在所述行内置换之前执行。
21.如权利要求20所述的方法，其特征在于包括产生序列(q)以执行所述行内置换的步骤，所述行内模块被配置来分配q0＝1成为所述序列(q)的第一素数和确定序列中的素数qi成为使得对于每一个i＝1，2，...，R-1，最大公约数(qi，p-1)＝1，qi＞6，并且qi＞q(i-1)的最小素数。
22.一种turbo编码器，包括交织器和解交织器模块的至少一个，所述至少一个模块包括用来根据权利要求1到11的任何一个产生地址的装置。
23.一种turbo解码器，包括交织器和解交织器模块的至少一个，所述至少一个模块包括用来根据权利要求1到11的任何一个产生地址的装置。
24.一种可直接下载到数字计算机的存储器中的计算机程序产品，该产品包括用来当该产品在计算机上运行时执行权利要求12到21的任何一种方法的软件代码部分。
全文摘要
一种为包括给定的项目的数量(K)的交织/解交织序列(x
文档编号H03M13/27GK1714513SQ02830050
公开日2005年12月28日 申请日期2002年12月16日 优先权日2002年12月16日
发明者多纳托·艾托瑞 申请人:意大利电信股份公司