专利名称：脉冲间距电压转换器及其转换方法
技术领域：
本发明是关于一种脉冲间距电压转换器(Pulse Interval to VoltageConverter，PIVC)及其转换方法，特别是关于一种可程序化的脉冲间距电压转换器及其转换方法。
背景技术：
脉冲间距电压转换器是工业与生物医学上常用的装置，其可将各脉冲间距以电压的形式表现。如图1(a)所示，T1至T6分别为各脉冲11的间距，其转换后的电压与各脉冲11的间距长短成正比，即间距愈大，其输出电压愈大。此外，依不同的设计形式，脉冲间距电压转换器可简单分为模拟式与数字式两种。
参照图1(b)，数字式脉冲间距电压转换器的原理是利用一计数器(counter)13在接受一脉冲(pulse)11后开始计数，而在接受下一个脉冲11时归零并重新计数。该计数器13在归零前必须将所得的计数值传送到一锁存器(latch)14，而一数字-模拟转换器(Digital to AnalogConverter，DAC)15则可将该代表脉冲间距的计数值转换为一电压信号。
然而，上述的设计存在以下几个问题(1)输出电压的分辨率不高以8位来显示输出电压为例，由于一脉冲间距顶多被区分为256个层次，而其与下一个脉冲间距的差异通常在10％以内。也就是说256个层次中约只有26个层次用来区别相邻两脉冲间距的差异，故其比特位使用效率低，连带的使电压显示的分辨率无法提高。换言之，提高分辨率的方法似乎只有采用更高比特位的计数器、锁存器与数字-模拟转换器，但此举将大幅度增加成本。
(2)易受干扰如一噪声发生在两个正常脉冲之间，该噪声也会被当作一脉冲，该计数器13会提前归零，而大幅减小该锁存器14所得的计数值。参照图1(c)，若一噪声16发生在两正常的脉冲11之间，该计数器13传送至锁存器14的计数值将大幅减小，然而正常脉冲11的电压输出将会是该噪声16的电压输出的好几倍。
由于传统方法有上述分辨率低及易受干扰的问题存在，所以改良设计有其必要性。
发明内容
本发明的目的是提供一可程序化的脉冲间距电压转换器及其转换方法，用以预设延迟计算该两脉冲间的时钟数目及调整电压输出分辨率，以便于依不同的需要进行调整。此外，本发明的脉冲间距电压转换器及其转换方法可在延迟时间内忽略脉冲信号，以避免短周期噪声的影响。
本发明的脉冲间距电压转换器包含一时钟产生器(clock generator)、一计数器、一锁存器、一数字-模拟转换器及一延迟(delay)单元。该时钟产生器用于产生时钟(clock)信号，并将该时钟信号提供至计数器及延迟单元。该计数器用于计算时钟信号在两脉冲间的时钟数目得一计数值，并可接收该延迟单元产生的一归零信号，以进行重置归零。该锁存器用于接收及锁住该计数器瞬时的计数值。该数字-模拟转换器是用于将锁存器锁住的计数值转换为一电压的模拟信号。该延迟单元用于延迟计数器计算该两脉冲间的时钟数目，藉以调整其输出电压的基准线。
本发明的脉冲间距电压转换方法，包含步骤(a)至(d)。步骤(a)为延迟一输入脉冲信号。步骤(b)为计算该输入脉冲信号和前一个输入脉冲信号之间的时间。步骤(c)为将该时间转换为一数字电压值。步骤(d)为将该数字电压值转换为一模拟电压值。
此外，该脉冲间距电压转换器可另包含一频率调整器及一限流保护(underflow protection)单元。该频率调整器可为一分频器(frequencydivider)或一倍频器(frequency multiplier)，该频率调整器可调整输出电压的分辨率。该限流保护单元可在该延迟单元工作时阻止外界信号的进入，以避免噪声的干扰。
本发明将依照附图加以说明，其中图1(a)是已知的脉冲间距电压转换器的功能示意图；图1(b)是已知的脉冲间距电压转换器的转换示意图；图1(c)显示噪声对已知的脉冲间距电压转换器的影响；图2(a)是本发明的脉冲间距电压转换器的主要电路方块图；图2(b)是本发明的脉冲间距电压转换器的转换示意图；图2(c)至图2(e)显示本发明的脉冲间距电压转换器的功能改良；图3(a)是本发明的脉冲间距电压转换器的一实施例的电路方块图；图3(b)至图3(g)显示图3(a)的电路方块图的局部电路。
具体实施例方式
本发明首先将以图2(a)所示的一脉冲间距电压转换器20为例进行简单的说明，用以显示本发明的技术特征及其优点。该脉冲间距电压转换器20包含一计数器21、一锁存器22、一数字-模拟转换器23、一延迟单元24、一频率调整器25、一限流保护单元26及一时钟产生器27。脉冲28经由一延迟单元24输入后，最后将由该数字-模拟转换器23转为模拟的电压输出信号。该脉冲间距电压转换器20相对于已知技术增加了该延迟单元24、频率调整器25及限流保护单元26。该延迟单元24可程序化预设延迟时间，以延迟该计数器21归零的时机。若预设延迟Y个时钟，而各时钟28延迟后距产生下个时钟28的时间分别为T1至T6，其执行结果如图2(b)所示。当Y值愈大，相对地等于T1至T6愈小，藉此即可调整输出电压的基准线，但仍维持各脉冲的输出电压的相互关系，如图2(c)所示。该频率调整器25可调整输出电压的分辨率。假设该频率调整器25为一倍频器，可增加该时钟产生器27的时钟产生频率，配合前述延迟单元24，藉此增加输出电压的分辨率，其结果如图2(d)的粗线所示。相反地，若要降低分辨率，则该频率调整器25可采用一分频器。该限流保护单元26可在该延迟单元24工作时(例如Y个时钟期间内)阻止外界信号的进入，以避免噪声的干扰。在此时段中，即使该计数器21接受到脉冲，仍不进行归零，其如图2(e)所示。
以下将举例说明一实际应用的脉冲间距电压转换器的局部电路。图3(a)显示本发明的脉冲间距电压转换器30的电路方块图，图3(b)至图3(g)显示其中各方块的局部电路。该脉冲间距电压转换器30包含一调整(conditioning)单元31、一同步(synchronization)单元32、一延迟单元33、一计数器34、一锁存器35、一数字-模拟转换器36、一时钟产生器37、一溢出保护(overflow protection)单元38、一限流保护单元39及一频率调整器40。该调整单元31接受脉冲信号后，将产生一触发信号Trig，该触发信号Trig经由该同步单元32进行相位调整，从而产生一同步触发信号STfig。一归零信号Zero是由该同步触发信号STrig经延迟单元33产生，用以将该计数器34进行归零。
该调整单元31的功能为接纳输入的脉冲信号，并将该脉冲信号调整为最高至最低电压之间的触发信号Trig，以配合后续处理的晶体管至晶体管逻辑(Transistor-Transistor Logic，TTL)规格，并将其传输至该同步单元32。
图3(b)是该调整单元31的局部电路图，其主要是由三个运算放大器(Operational Amplifier，OP)构成，从而形成缓冲(buffer)部分311、反相(inversion)部分312及振幅调整(amplitude adjustment)部分313，其中该反相部分312可利用一切换开关(A或B)替代。
该同步单元32的功能为将该触发信号Trig进行相位调整，使其与该时钟产生器37的时钟同步，进而产生同步触发信号STrig。该同步触发信号STrig的宽度等于该时钟的周期，且其上升及下降点都与该时钟同步。除该同步单元32之外，该时钟产生器37还传输时钟信号给该延迟单元33及计数器34。通过该同步单元32的设计，可增加该计数器34及锁存器35对该触发信号Trig计数的正确性。该同步单元32的详细电路如图3(c)下方所示，其是由两个7474触发器(flip flop)构成主体，并辅以适当的逻辑门、反相器与无源元件。
该限流保护单元39的详细电路如图3(c)上方所示，其主要由7402或非门(NOR门)构成的锁存器搭配适当元件而成。在触发信号STrig产生后且该Zero信号尚未产生之前，即在该延迟单元33所预设的延迟时间内，该同步单元32不再接受其它触发信号Trig，以避免短周期噪声触发的干扰。此外，可利用一LED(发光二极管)在接受触发信号Trig输入后点亮，作为信号输入的指示。
参照图3(d)，该延迟单元33可将该触发信号STrig延迟特定的时间后而送出该Zero信号，以延后该计数器34归零的时间。延迟的时钟数目可由四个数字拨盘5、6、7、8精确设定。两个40102集成电路型计数器(属于互补金属氧化物半导体系列)提供16位的分辨率，并以一个7402或非门将两者信号整合，以输出Zero信号。每个40102集成电路型计数器的数字输入端都搭配两个数字拨盘5、6或7、8构成人机接口，以便于参数的程序化设定。该40102集成电路型计数器的用量可视需求增减，或将十进制的40102换成二进制的40103。
图3(e)显示该计数器34、锁存器35及数字-模拟转换器36的电路结构。该计数器34主要由一4040元件构成，其功能为周期性地接受Zero信号的重置归零，并计算脉冲间的时钟数目，且将其呈现在数字输出端上。由该计数器34传来持续增加的计数值在下一个同步触发信号STrig产生后将被冻结在该锁存器35的输出端，此计数值正是由上一个Zero信号发生到这一个同步触发信号STrig发生间的时钟数目。该锁存器35主要是由一个74374元件组成。
该计数器34与锁存器35间另设有一溢出保护单元38，其是由两个7402构成的触发器搭配一个7402或非门与无源元件而成。若上一个Zero信号到这一个同步触发信号STrig的时间超过设定的位数，即产生溢出信号，而不采用该资料。
该数字-模拟转换器36可由一个数字-模拟转换器DAC0800辅以一个放大器与适当的无源元件构成，以同时产生直流电输出(DC output)与交流电输出(AC output)。该数字-模拟转换器36的功能为将该锁存器35输出的数字信号转换成为模拟信号，以作为本发明的脉冲间距电压转换器的最终输出。模拟输出的优点除了易于肉眼观察外，也较能配合现有的模拟分析系统与记录系统，更重要的是容易与其它模拟信号进行同步分析。
参照图3(f)，该时钟产生器37用以产生本发明电路所需的时钟信号，并能经由使用者调整其周期。该时钟产生器37可由1百万赫兹(MHz)石英晶体及两个7404反相器构成。该频率调整器40在本实施例中为一分频器，其主要是由两个40102集成电路构成，并由一个7402或非门与一个7404反相器整合其信号。该分频器的设计，可降低时钟产生的频率，藉以降低该电压输出的分辨率。该分频器要降低的参数是由四个数字拨盘1、2、3、4输入，其亦可视需要增减40102集成电路的数量，或可以将十进制的40102换为二进制的40103。
图3(g)显示该脉冲间距电压转换器30的电源设计。本实施例中，该脉冲间距电压转换器30所需电源包括+5V、+9V及-9V，其中+5V为数字线路所需，而+9V与-9V则为模拟线路所需。该+5V的线路由一个LM7805与适当的无源元件构成，+9V与-9V则由一个MAU207辅以适当的无源元件将+5V电源转换得到。
在实际应用时，本发明的脉冲间距电压转换器可将心电信号(electrocardiogram，ECG)转换为心跳周期(R-R interval)的模拟输出，即输入心电信号而输出心跳周期，以便进行心率变异性(heart ratevariability)的分析。
此外，本发明的脉冲间距电压转换器还可应用于脉冲宽度调制(Pulse Wide Modulation，PWM)信号的重组还原。本发明的线路可容忍部分短周期与长周期的PWM信号中的噪声，且对于输入PWM信号可自动排除所有超长周期与部分超短周期的异常信号，以降低异常输入信号对于输出稳定度的影响。
本发明的技术内容及技术特点已揭示如上，然而熟悉本项技术的人士仍可能基于本发明的教示及揭示而作种种不背离本发明精神的替换及修饰。因此，本发明的保护范围应不限于实施例所揭示的内容，而应包括各种不背离本发明的替换及修饰，并为本专利申请权利要求所涵盖。
权利要求
1.一种脉冲间距电压转换器，其特征在于所述脉冲间距电压转换器包含一计数器，当收到输入脉冲信号后该计数器即将一计数值归零；一锁存器，用以锁住该计数器在归零前的计数值；一数字-模拟转换器，用于将该锁存器的计数值转换为一模拟信号；其特征在于所述脉冲间距电压转换器还包括一连接至所述计数器的延迟单元，用以延迟所述输入脉冲信号。
2.根据权利要求1所述的脉冲间距电压转换器，其特征在于其另包含一频率调整器，用以调整一时钟产生器的时钟频率。
3.根据权利要求1所述的脉冲间距电压转换器，其特征在于其另包含一时钟产生器，用以产生时钟信号。
4.根据权利要求2所述的脉冲间距电压转换器，其特征在于所述频率调整器为一分频器。
5.根据权利要求1所述的脉冲间距电压转换器，其特征在于其另包含一同步单元，用于使该输入脉冲信号与一时钟信号同步。
6.根据权利要求1所述的脉冲间距电压转换器，其特征在于其另包含一限流保护电路，用于使该延迟单元在延迟所述输入脉冲信号时不再接受其它输入脉冲信号。
7.根据权利要求5所述的脉冲间距电压转换器，其特征在于其另包含一溢出保护电路，当该计数器的计数值超过一默认值时即放弃该计数值。
8.根据权利要求1所述的脉冲间距电压转换器，其特征在于其另包含一调整单元，用以将该输入脉冲信号调整为晶体管至晶体管逻辑规格。
9.根据权利要求1所述的脉冲间距电压转换器，其特征在于所述延迟单元包含两个集成电路型计数器及一个或非门。
10.根据权利要求9所述的脉冲间距电压转换器，其特征在于所述延迟单元另包含四个数字拨盘，各集成电路型计数器的数字输入端搭配两个该数字拨盘以进行设定。
11.根据权利要求4所述的脉冲间距电压转换器，其特征在于所述分频器包含两个集成电路型计数器、一或非门及一反相器。
12.根据权利要求11所述的脉冲间距电压转换器，其特征在于所述分频器另包含四个数字拨盘以进行设定。
13.一种脉冲间距电压转换方法，其特征在于所述方法包含下列步骤(a)延迟一输入脉冲信号；(b)计算该输入脉冲信号和前一个延迟后的输入脉冲信号之间的时间；(c)将该时间转换为一数字电压值；(d)将该数字电压值转换为一模拟电压值。
14.根据权利要求13所述的脉冲间距电压转换方法，其特征在于在所述步骤(b)的时间计算是对该输入脉冲信号和前一个延迟后的输入脉冲信号之间的时钟个数计数。
15.根据权利要求13所述的脉冲间距电压转换方法，其特征在于其另包含降低一时钟信号频率的步骤。
16.根据权利要求13所述的脉冲间距电压转换方法，其特征在于其另包含在所述输入脉冲信号延迟过程时不再接受其它输入脉冲信号的步骤。
全文摘要
本发明揭示一脉冲间距电压转换器及其转换方法，其包含一时钟产生器、一计数器、一锁存器、一数字－模拟转换器、一延迟单元、一频率调整器及一限流保护单元。本发明相对于已知技术增加了延迟单元、频率调整器及限流保护单元。该延迟单元可程序化预设延迟时间，以延迟该计数器归零的时机，藉以调整输出电压的基准线。该频率调整器可调整该时钟产生器的时钟产生频率，藉以调整输出电压的分辨率。该限流保护单元可在延迟单元工作时阻止外界信号的进入，以避免噪声的干扰。
文档编号H03K5/00GK1553571SQ0314319
公开日2004年12月8日 申请日期2003年6月6日 优先权日2003年6月6日
发明者郭博昭, 杨静修 申请人:丽台科技股份有限公司, 郭博昭, 杨静修