专利名称：放大器电路的制作方法
技术领域：
本发明乃相关于一种放大器电路。
背景技术：
通常，音频信号乃会利用，尤其是，D类放大器而进行放大，依照下面的原则，首先，一参考信号乃会与反馈自输出端的一信号进行比较，并且会输出一相对应的错误信号，然后，此信号乃会以一脉宽调变(pulse width modulation)作为基础、且利用一锯齿信号而进行处理，以及，其乃会被传递至一输出放大器级(output amplifierstage)，而在此状况下，该输出级乃会加以操作，以便在一特别的占空率(duty ratio)时进行切换，再者，为了在该输出端处维持一电流，一飞轮二极管(freewheeling diode)以及一电感器乃会被提供在该输出端处，所以，其将会有可能在该输出端处提供一固定的输出电流。
然而，如此的放大器却在电源拒斥比(power supply rejectionratio，PSRR)方面具有相对而言较差的特质，若是在考虑到此型态之一电路的低位准信号响应时，则该输出电压对该输入电压的比率将会为VoutVin=d1+s2LC,]]>其中，L以及C系为一LC滤波器在该输出端的数值，以及d系为该脉宽调变的该占空率，据此，该传输函数的增益vout/vin乃会正比于可以介于0至1之间的该占空率d，不过，由于此项次乃会决定该用于叙述该电源拒斥率之方程式的分母，所以，相对应地，在该供给电压中的波动、或是在该供给电压中的无线频率干扰分量，都将会对来自该放大器电路之该输出信号造成相对而言较严重的有害影响。
再者，该所叙述之原则的一更进一步的问题则是，信号所不需要的回旋(convolution)。若是用于该输出级的该供给电压系表现出类似一相对而言较低频率的正弦振荡行为、但是有用信号也相同地是一(较高频)正弦振荡时，则该低位准信号增益将也会进行正弦地变化，因此，所产生的谐波系将会处于加总的频率，以及处于在该两个信号之该等频率间的差频(differential frequency)，且该差频乃会处于对应该两个信号之振幅乘积的一半的一振幅，而在此，因为该干扰所处之频率系可能会低于位在该输出端处之该低通滤波器的截止频率，并因此而未被滤出，所以这个问题系显得特别重要。
通常，该相对而言较差的电源拒斥率系可以藉由增加该信号增益而获得反击，然而，此却也会增加功率消耗。
此外，所述的该回旋问题系亦可以藉由降低在该供给电压上的该等噪声分量以及干扰分量而获得降低，举例而言，藉由利用一线性控制器，不过，此将会严重地降低该放大器的效率。
发明内容
本发明的一个目的即在于载明一种以该D类原则作为基础而进行操作、且具有一获改善之电源拒斥率的放大器电路。
本发明系藉由一放大器电路而达成该目的，而该放大器电路则包括-一输入端，以用于供给一待放大的有用信号；-一输出端，以用于分接一已放大的有用信号；-一差分放大器，其系具有被连接至该放大器电路的该输入端的一第一输入端，具有被耦接至该放大器电路的该输出端的一第二输入端，以及具有一输出端；-一比较器，其系具有被连接至该差分放大器的该输出端的一第一输入端，以及具有被供给以一周期性信号的一第二输入端；-一输出级，其系具有被耦接至该比较器的一输出端的一输入端，具有一输出端，以及具有一供给连接，以用于供给一供给电压；以及-一信号产生器，其乃会被连接至该比较器的该第二输入端，并且，亦会将该周期性信号提供为处于正比于该输出级的该供给电压的一振幅，其中，该信号产生器系为了达成以一参考时钟作为基础而调节该周期性信号的频率的目的，而被配置于一锁相回路(phase lockedloop)之中。
依照所呈现的原则，用于该脉宽调变的该周期性信号系被提供为，其振幅总是会正比于用于该放大器电路，特别是，该放大器电路的该输出级，的该供给电压。
以所呈现之原则作为基础，该占空率将总是会正比于该供给电压。
依照所叙述的原则，在考虑到低位准信号的状况下，相关于该供给电压的用于该输出电压的传输函数将会理想地为0，即使是就实际面来看，也至少是非常的低，所以，此即表示，该电源拒斥率PSRR已大大地获得改善。
此外，依照本发明的原则，该供给电压以及该周期性信号的该振幅电压之间的商数将总是为常数，不过，由于此商数也叙述了，特别是，该电路的，该低位准信号增益，且所叙述的该电路将据此而总是会于固定的增益进行操作，因此，将会获得的一额外优点即是，将不会再有回旋随着该供给电压的一谐波信号分量而被产生。
若是依照本发明而被用于脉宽调电的该周期性信号系为，举例而言，一斜坡信号，一三角波形信号、或是一锯齿信号时，则此信号对该供给电压的比例性所涉及的事实将会是，该斜坡信号之峰间电压(peak-to-peak voltage)乃会正比于该供给电压。
较佳地是，该周期性信号对该供给电压的该比例性系利用一运算放大器而加以产生，其中，该运算放大器的输入侧系会被连接至该供给电压，且其输出侧乃会为了馈送而被耦接至该信号产生器。
因此，尽管该信号的该振幅是被连结至一可能会波动的供给电压，不过，该周期性信号的该频率仍总是会维持固定，且较具优势地是，其系具有会确保该信号产生器之频率为固定的一锁相回路。
较佳地是，所叙述的该放大器电路系为对称的设计，具有两个输出级，且其每一个都较佳地为反相器的形式，其中，较佳地是，该等反相器之输出节点的每一个皆会经由一串联电感器而被耦接至该放大器电路的该输出端的该等输出终端，并且，较佳地是，在该两个输出终端之间连接一稳定电容。
一替代方案中，该在所呈现原则的数字执行中，所提供的是，该占空率将总是会被设定为正比于该供给电压。
本发明之放大器原则的更进一步详细内容以及具有优势的改进系于附属权利要求的主题内容之中。
接下来，本发明将利用以图式作为参考的一示范性实施例而进行解释。
如图其系显示本发明之一示范性实施例的一方块图。
具体实施例方式
该图式系显示以本发明之原则作为基础的一放大器电路的方块图，此电路系包括一输入端1，以用于供给一待放大的有用信号，且该输入端乃为具有一对输入终端的一对称输入端的形式，然后，源自该被施加于该输入端1的信号、且是利用本发明之放大器电路而被放大的信号系可以在输出端2处被分接，而该输出端2则是相同的为一对输出终端的形式。
该输入端1系具有与其相连接的一放大器3，且该放大器3系会利用位在该被施加至该输入端1的信号以及该被提供在该输出端2处的信号之间的信号差异而形成一差动信号，为此，该对输出终端2将会经由一分别的晶体管4、5而被连接至该放大器3的输入端，此外，该运算放大器3的两个输出终端乃会在一反相反馈回路中、经由一分别的电容器6、7，而被连接至该放大器3的该两个输入端，而除了该差动输入端以及该差动输出端之外，该放大器3系亦会具有一共模输入端(common-mode input)，以用于供给一共模位准Vcm，且一共模信号系可以被供给至此共模输入端。
连接至该差分放大器3之该两个输出终端其中之一的系为一比较器8的正输入端，而该比较器的负输入端则是会被连接至一信号产生器9，此外，为了脉宽调变PWM所设计的该比较器8的输出端系会直接被连接至一第一输出驱动器10，以及经由一反相器12而被连接至一第二输出驱动器11，其中，该等输出驱动器10，11系会分别地被连接至一CMOS反相器13，14的控制输入端，以及，每一个该等CMOS反相器13，14系皆会包括一负载侧串联电路(load-side series circuit)，且该负载侧串联电路乃会包括被连接在一供给电位连接15以及一参考电位连接16之间的一p信道MOS晶体管以及一n信道MOS晶体管，正如通常的CMOS反相器一样，再者，形成本发明之放大器的该等输出级之该等CMOS反相器13，14的该等输出端，其每一个系皆会在对该等MOS晶体管的连接节点处具有它们的输出节点，其中，这些输出节点乃会经由一分别的串联电感器17而被连接至该等输出终端2，此外，在该等输出终端2之间所连接的乃是一稳定电容19，且其系会与该等串联电感器17，18一起形成一LC滤波器。
该信号产生器9系为一三角波形信号产生器，且其系会在一输出端20处提供具有一峰间电压(peak-to-peak voltage)Vmax-Vmin的一周期性信号，其中，该电压乃是获得自在一上界峰值Vmax以及一下界峰值Vmin之间的差异。
该信号产生器所提供的该周期性信号的频率(已适应为一数字时钟信号)，乃会被提供于一数字时钟输出端21处，其中，该数字时钟输出端系会被连接至位在一相位检测器22上的一第一输入端，而在该相位检测器22上的一另一输入端则是会被连接至一参考时钟源23，此外，该会提供该两个输入信号间之任何相位错误的相位检测器22，其输出端乃会经由一电压/电流转换器24而被按照路线地发送至该信号产生器9的静止电流输入端25。
该振幅Vmax-Vmin乃会在该信号产生器9上的一对称设计振幅控制输入端26处进行设定，至于连接至此输入端的则是一另一运算放大器27的该差动输出端，且其中，该运算放大器27的负输入端系会经由一电阻28而被连接至参考电位16，以及该运算放大器27的正输入端乃会经由一另一电阻29而被连接至供给电位15，在状况下，该等供给以及参考电位连接15、16乃会匹配于在该放大器中之该等输出级13，14的该等供给电压连接15，16，以及，同样地，该运算放大器27系亦会具有一共模输入端，且其亦会被连接至该运算放大器3的该共模输入端，以达成供给该共模信号Vcm的目的，此外，该运算放大器27也会具有自该差动输出端、经由一分别之电阻30、31、而到达该差动出入端的一负反馈回路。
其系可以清楚的看出，该信号产生器9所提供之斜坡信号(rampsignal)的该峰间电压Vmax-Vmin乃会正比于该放大器的该供给电压，且其中，该信号产生器9的偏压电流系会藉由一锁相回路(phaselocked loop)而加以控制，以期能在该峰间电压Vmax-Vmin改变的同时继续维持该周期性信号的频率为固定，所以，当设计该电路时，很重要的是，要记得，该两个控制回路，亦即，该放大器以及该相位控制器，的带宽乃会大于该低通滤波器的该截止频率。
本发明之放大器电路系会显著地改善该输出级的线性，并且，一更进一步的改善则是可以，举例而言，藉由增加开环回路增益(open loopgain)的带宽而加以获得，所以，藉由所呈现的前馈(feed-forward)技术，即不需要对在该供给电压上的任何干扰分量进行错误补偿。
正如已经解释过的，所叙述的原则，亦即，使该周期性信号的该峰间电压正比于该供给电压的设定，系会使得在该电源拒斥率中的一显著改善成为可能，以及同时间，也会使得避免大范围之不需要回旋效应成为可能，在此状况下，该所叙述的原则即可以利用特别简单的电路装置、以及伴随着很少的复杂度而加以执行。
此外，在将无关于该供给电压的该占空率维持为固定的帮助之下，一数字执行系亦可以被提供来取代所举例说明之该参考信号产生器9的一模拟致动，为此，该供给电压将会利用一数字/模拟转换器而被转变成为一数字电压信号，以及该脉宽调变的该占空率将会正比于该供给电压地进行追踪参考符号列表1Input 输入端2Output 输出端3Differential amplifier 差分放大器4Resistor 电阻5Resistor 电阻6Capacitor 电容器7Capacitor 电容器8Comparator 比较器9Signal generator 信号产生器10 Driver 驱动器11 Driver 驱动器12 Inverter 反相器13 CMOS inverter CMOS 反相器14 CMOS inverter CMOS 反相器15 Supply potential connection 供给电位连接16 Reference potential connection 参考电位连接17 Inductor 电感器18 Inductor 电感器19 Capacitor 电容器20 Ramp signal output 斜坡信号输出端21 Clock output 时钟输出端22 Phase detector 相位检测器23 Reference clock source 参考时钟源24 V/I converter V/I转换器25 Bias current input 偏压电流输入端26 Amplitude control input 振幅控制输入端27 Operational amplifier 运算放大器28 Resistor 电阻29 Resistor 电阻30 Resistor 电阻31 Resistor 电阻
权利要求
1.一种放大器电路，包括-一输入端(1)，用于供给一待放大的有用信号；-一输出端(2)，用于分接一已放大的有用信号；-一差分放大器(3)，其具有连接至该放大器电路的该输入端的一第一输入端、被耦接至该放大器电路的该输出端的一第二输入端，以及一输出端；-一比较器(8)，其具有连接至该差分放大器(3)的该输出端的一第一输入端，以及被供以一周期性信号的一第二输入端；-一输出级(13)，其具有被耦接至该比较器(8)的一输出端的一输入端、一输出端，以及用于供给一供给电压的一供给连接(15)；以及-一信号产生器(9)，其连接至该比较器(8)的该第二输入端，并将该周期性信号的振幅提供为处于正比该输出级的该供给电压，且该信号产生器(9)乃会为了达成以一参考时钟为基础而调节该周期性信号的频率的目的而配置于一锁相回路(phase locked loop)(9，22，24)中。
2.根据权利要求1所述的放大器电路，其特征在于，提供一运算放大器(27)，其具有两输入端，其乃连接至一供给电位连接以及连接至一参考电位连接(15，16)以达成将该供给电压供给至该输出级(13)的目的，并且具有一输出端，其连接至在该信号产生器(9)上的一振幅控制输入端(26)。
3.根据权利要求1或2所述的放大器电路，其特征在于，该锁相回路(9，22，24)包括一相位检测器(22)，其具有连接至在该信号产生器(9)上的一时钟输出端的一第一时钟输入端，以达成传输该周期性信号的该频率的目的，并具有一连接至一参考源(23)的第二输入端，以达成供给该参考时钟的目的，并且具有耦接至在该信号产生器(9)上的一静止电流输入端的一输出端。
4.根据权利要求1至3其中之一所述的放大器电路，其特征在于，该信号产生器(9)乃为一斜坡(ramp)信号产生器的形式，或是为一锯齿信号产生器的形式。
5.根据权利要求1至4其中之一所述的放大器电路，其特征在于，提供一滤波器(17，18，19)，其包括一串联电感器(17)，且会被连接至该输出级(13)的该输出端。
6.根据权利要求1至5其中之一所述的放大器电路，其特征在于，该放大器包括一具有一另一输出级(14)的对称输出端(2)，且该另一输出级(14)乃具有经由一反相器(12)而耦接至该比较器(8)的一输入端。
7.根据权利要求6所述的放大器电路，其特征在于，该输出级(13)以及该另一输出级(14)的各包括一CMOS反相器。
8.根据权利要求6或7所述的放大器电路，其特征在于，该滤波器(17，18，19)包括一另一串联电感器(18)，且将该另一输出级(14)耦接至该输出端(2)。
全文摘要
本发明以一D类放大器的原则作为基础而载明一放大器电路(3，8，13)。为了免除不需要的回旋效应以及为了改善电源供给拒斥率(power supply rejection ratio)，用于脉宽调变的斜坡信号的振幅乃以总是会被追踪且正比用于该放大器电路的该供给电压的形式提供，所以，为了这个目的，斜坡信号产生器(9)将会具有被适当地连接至供给以及参考电位(15，16)的一振幅控制输入端(26)。此乃确保了独立于该供给电压之外的一固定占空率(duty ratio)，同时，特别具有优势地是本发明亦可以被使用作为一DC/DC转换器、或作为一音频放大器。
文档编号H03F3/38GK1666411SQ03816247
公开日2005年9月7日 申请日期2003年7月9日 优先权日2002年7月10日
发明者D·伯纳多 申请人:因芬尼昂技术股份公司