表面声波器件及其制造方法

专利名称：表面声波器件及其制造方法
技术领域：
本发明总的来说涉及表面声波器件及其制造方法，更具体地，涉及具有被气密地密封的SAW芯片的表面声波器件及其制造方法。
背景技术：
近年来，随着电子器件的小型化和高性能化，要求使安装到电子器件上的电子部件小型化并提高其性能。例如，对于表面声波(SAW)器件具有类似的需求，该表面声波器件是在能够发射和接收无线电波的电子器件中用作为滤波器、迟延线、振荡器的电子部件。
现将介绍配备有传统SAW器件的滤波器器件。图1A是SAW滤波器100的透视图，图1B是沿图1A中所示的线F-F的剖面图。例如在日本专利申请公报No.8-18390中公开了这种类型的SAW器件(具体见图4)。
参照图1A，SAW滤波器100包括具有腔109、金属盖103和SAW芯片110的陶瓷封装102。SAW芯片110设置在使用金属盖103密封的腔109中。如图1B所示，封装102具有由三个接合的基板102a、102b和102c构成的三层结构。电极焊盘105设置在基板102b的顶部，底脚图案107设置在基板102c的底部。布线图案106设置在封装102的侧面并与电极焊盘105和底脚图案107相连。SAW芯片110固定在腔109的底部，以使SAW芯片110上的梳状电极(叉指式转换器IDT)113面朝上。SAW芯片110上的电极焊盘114通过导线108连接到电极焊盘105。金属盖103通过由焊料或树脂制成的键合材料键合到该封装的顶部表面，其中焊料或树脂材料用作为垫圈104。
还提出了以倒装芯片的方式安装SAW芯片(例如，参见日本专利申请公报No.2001-110946)。图2A和2B显示了这种类型的SAW器件。更具体地说，图2A是SAW滤波器200的SAW芯片210的透视图，图2B是SAW滤波器200的剖面图，该图与沿图1A中所示的线F-F的剖面图相对应。
如图2A所示，SAW芯片210具有压电材料基板(以下称为压电基板)211。形成IDT的梳状电极213形成在压电基板211的主表面(上表面)上。电极焊盘214设置在主表面上并通过多个布线图案与IDT213电连接。如图2B所示，封装202具有腔209。电极焊盘205设置在腔209的底部，腔209的底部还被称为管芯安装表面。焊盘205被设置为与SAW芯片211的电极焊盘214相对应。将SAW芯片210倒装安装在腔209中，以使IDT213和电极焊盘214面对管芯安装表面。电极焊盘214和205通过金属凸点208键合，以使这些焊盘电固定和机械固定在一起。电极焊盘205通过通路布线线路206与封装202的背面的底脚图案207电连接，其中通路布线线路206穿透封装202的底部。金属盖203封闭腔209的开口并通过键合材料204键合到封装202。
通过使用如上所述的SAW滤波器可以形成配备有发送滤波器和接收滤波器的双工器。现将参照图3A和3B介绍这种双工器。这些图中所示的双工器300具有发送滤波器310a和接收滤波器310b，每个滤波器都与SAW滤波器100相似。图3A显示了双工器300的剖面图，该剖面图与沿图1A所示的线F-F的剖面图相对应。图3B是SAW芯片310的平面图。
参照图3A，双工器300具有其中安装有SAW芯片310的封装302。匹配电路板321和主板322设置在封装302的底部。匹配电路板321以被主板322夹持的方式设置。如图3B所示，SAW芯片310配备有发送滤波器310a和接收滤波器310b。每个滤波器310a和310b具有以阶梯形式设置的各个IDT313。IDT313通过布线图案315连接到电极焊盘314。
上述SAW滤波器或双工器需要使SAW芯片气密地密封。使用金属盖和键合材料或树脂来实现气密地密封。
然而，存在有待于解决的缺陷。需要封装和盖之间的界面处的大接合区域(密封宽度)，以高度可靠地气密地密封该腔。但是，这防碍了封装的小型化。封装的小型化还由于使用导线而受到限制，因为导线需要相对宽的图案用于键合。封装是由陶瓷制成的多层基板，这相对昂贵。该器件需要组装盖、芯片和封装器件的工艺，因此成本高。

发明内容
本发明的目的是提供一种小型化、价格便宜、容易生产的SAW器件及其制造方法。
本发明的该目的是通过一种表面声波器件来实现的，该表面声波器件包括具有第一表面的压电基板，在该第一表面上设置梳状电极、与其相连的第一焊盘、和第一膜，将该第一膜设置为包围该梳状电极；和具有第二表面的底基板(base substrate)，在该第二表面上设置与第一焊盘接合的第二焊盘和与第一膜接合的第二膜，通过表面活化处理(surfaceactivation process)而接合的第一和第二膜限定了其中气密地密封有梳状电极以及第一和第二焊盘的腔。
本发明的以上目的还可以通过一种制造表面声波器件的方法来实现，该方法包括以下步骤(a)在压电基板的第一表面上形成第一膜，其中在该第一表面上形成梳状电极和第一焊盘以便被第一膜包围；(b)在底基板的第二表面上形成第二膜，该第二膜在位置上与第一膜相对应；(c)对第一和第二膜的表面进行表面活化处理；和(d)接合第一和第二膜以接合其被活化的表面，将梳状电极气密地密封在由第一和第二膜限定的腔中。


通过下面结合附图的详细说明，本发明的其它目的、特征和优点将会变得更加明了，其中图1A是传统SAW器件的透视图；图1B是沿图1A中所示的线F-F的剖面图；图2A是在图2B中所示的传统SAW器件中使用的SAW芯片的透视图；
图2B是具有图2A所示SAW芯片的传统SAW器件的剖面图；图3A是传统双工器的剖面图；图3B是在图3A所示的双工器中使用的SAW芯片的平面图；图4A是其中实现了本发明的基本概念的SAW器件的透视图；图4B是沿图4A所示的线A-A的剖面图；图5A和5B显示了表面活化处理；图6A是根据本发明第一实施例的SAW芯片的平面图；图6B是沿图6A所示的线B-B的剖面图；图7A是在本发明第一实施例中使用的底基板的平面图；图7B是沿图7A和7C所示的线C-C的剖面图；图7C是图7A和7B所示底基板的仰视图；图8是根据本发明第一实施例的SAW器件的剖面图；图9A到9J显示了图6A和6B所示的SAW芯片的制造方法；图10A到10F显示了图7A到7C所示底基板的制造方法；图11A到11F显示了图7A到7C所示底基板的另一制造方法；图12A到12G显示了图8所示SAW器件的另一制造方法；图13A是根据本发明第二实施例的底基板的平面图；图13B是沿图13A和13C所示的线D-D的剖面图；图13C是图13A和13B所示的底基板的仰视图；图14是根据第二实施例的SAW器件的电路图；图15A是根据本发明第三实施例的SAW芯片的平面图；图15B是沿图15A所示的线E-E的剖面图；图16A和16B显示了在第三实施例中使用的接合基板的制造方法；图17A是根据第四实施例的一部分基板的平面图，其中多个图6A和6B所示的SAW芯片以多行和多列的方式整体设置；图17B是一部分基板的平面图，其中多个图7A到7C所示的底基板以多行和多列的方式整体设置；图18是根据第五实施例的一部分基板的平面图，其中SAW芯片以多行和多列的方式整体设置；
图19是根据第六实施例的配备有LTCC基底的SAW器件的平面图；图20A是根据第七实施例的双工器的平面图；和图20B是配备有图20A所示的双工器的SAW器件的电路图。
具体实施例方式
现将对本发明的基本概念进行描述。图4A是具有本发明的基本概念的SAW器件1的透视图，图4B是沿图4A所示的线A-A的剖面图。
SAW器件1具有压电基板11A和底基板2A。在压电基板11A的主(上)表面上设置梳状电极(IDT)13、电极焊盘14和布线图案15。电极焊盘5设置在底基板2A的主表面上。电极焊盘5位于与电极焊盘14相对应的位置上。
金属膜16设置在压电基板11A的主表面上的外围部分上。金属膜16位于IDT13和焊盘14更外部，以便包围这些图案。类似地，将金属膜4设置在底基板2A的主表面上的外围部分上。金属膜16和4接合，以使得可以气密地密封由压电基板11A和底基板2A限定的腔19。在如此气密地密封的腔19中，存在有IDT13、电极焊盘14和布线图案15。
当接合基板11A和2A以使金属膜16和4接合时，电极焊盘14和5接合。可以通过穿透底基板2A的通孔6a在底基板2A的背面实现与基板11A上的焊盘14的电接触。通孔6a可以充满导体，例如金属凸点，以形成通路布线线路。IDT13的输入和输出端子可以延伸到底基板2A的背面。
压电基板11A可以是42°Y-切断X-传播钽酸锂(LiTaO3:LT)的压电单晶基板。LT基板在其中传播SAW的X方向具有的16.1ppm/℃的线性膨胀系数。LT基板可以由Y-切断铌酸锂(LiNbO3:LN)的压电单晶基板替代。
IDT13、电极焊盘14、布线图案15和金属膜16可由导体制成，该导体含有作为主要成分的金(Au)、铝(Al)、铜(Cu)、钛(Ti)、铬(Cr)和钽(Ta)中的至少一种。这些图案可以是单层或由至少两个导电层构成的叠层，其中每个导电层含有Au、Al、Cu、Ti、Cr和Ta中的至少一种。例如可以通过溅射法来淀积这些导体。
底基板2A可以由绝缘体构成，该绝缘体包含作为主要成分的硅、陶瓷、铝陶瓷、BT(铋酰亚胺三嗪(Bismuthimido-Triazine))树脂、PPE(聚苯醚(Polyphenylene-Ethel))、聚酰亚胺树脂、玻璃纤维环氧树脂(glass-epoxy)和玻璃布(glass-cloth)中的至少一种。第一实施例采用硅作为底基板2A，因为硅在晶片阶段很容易处理和控制。优选地，底基板2A由具有低到1000Ω·m或更大的电阻率的硅物质制成，目的是为了避免由于硅的电阻而使滤波特性恶化。
底基板2A的主表面上的电极焊盘5和金属膜4可以由导体制成，该导体含有作为主要成分的Au、Al、Cu、Ti、Cr和Ta中的至少一种。例如可以通过溅射法来淀积这些导体。焊盘5和膜4可以是单层或至少两层的叠层。
可使用粘合剂接合基板11A和2A。然而，直接键合基板11A和2A是优选的。在这种情况下，可以通过对基板11A和2A的接合表面应用表面活化处理来提高键合强度。现在，将参照图5A和5B描述采用表面活化处理的接合方法。
参照图5A，通过RCA清洗等清洗基板11A和2A，以除去包含化合物的杂质X1和X2以及粘附在这些表面(尤其是接合表面)上的吸附物(清洗处理)。RCA清洗是利用溶液(例如，以1∶1-2∶5-7的体积混合比混合的氨、过氧化氢和水的清洗液，以及以1∶1-2∶5-7的体积混合比混合的盐酸、过氧化氢和水的清洗液)的技术之一。
烘干已清洗的基板(干燥处理)之后，如图5B所示，将基板11A和2A的接合表面暴露在离子束、中和高能原子束、或者惰性气体(例如氩(Ar)或氧)的等离子体中，以除去残余杂质X11和X21，并且使这些表面活化(活化处理)。根据要接合的基板的材料来选择要使用的粒子束或等离子体。例如，利用惰性气体的表面活化处理可用于多种材料。特别地，对于二氧化硅(SiO2)，还可以使用离子束或氧等离子体。
然后以定位金属膜16和4以及定位电极焊盘14和5的方式使压电基板11A和硅基板2A定位并相互接合(接合处理)。尽管可以在空气中进行该接合处理，但是对于大多数材料，该接合处理可以在真空或在高纯气体(例如惰性气体)的气氛中进行。此外，需要从两侧压住基板11A和2A。该接合处理可以在室温下进行或通过在100℃或更低的温度下加热基板来进行。使用加热可以提高基板11A和2A的接合强度。
本方法不需要在接合基板11A和2A之后在1000℃或更高的温度下进行退火处理。因此，基板11A和2A可以可靠地接合而不会有任何损伤。此外，利用表面活化处理的方法不需要任何粘合剂(例如树脂或金属)，并且实现了厚度减小的封装，因此可以实现封装的小型化。此外，通过比用于粘合剂更小的接合界面区域可以获得足够的接合强度，因此可以使封装最小化。在本发明中采用的接合处理可以应用于晶片。因此，可以通过使用晶片级压电基板和晶片级底基板一次制造大量的SAW器件1，其中该晶片级压电基板具有以多行和多列的形式整体设置的多个压电基板，该晶片级底基板具有以多行和多列的形式整体设置的多个底基板。这简化了制造工艺并提高了产量。
当金属膜4和16含有金时，这些膜可以更紧密地接合，因为金相对较软。膜4和16由表面活化处理通过含有金的接合表面而接合。金属膜4和16中只有一个可以含有金。
基于本发明的上述概念，可以使容纳IDT13的腔9最小。使用表面活化处理来接合压电基板11A和底基板2A减小了接合界面区域，同时可以确保足够的接合强度。这有助于SAW器件的小型化。可以在晶片级处理底基板2A，并且底基板2A可由较便宜的硅制成。这简化了制造工艺并以更高的产量制造便宜的SAW器件。现在，将基于上述概念描述本发明的实施例。
(第一实施例)将对本发明第一实施例进行描述。图6A、6B、7A、7B、7C和8示出了根据第一实施例的SAW器件21。更具体地说，图6A是SAW器件21的SAW芯片20的平面图，图6B是沿图6A所示的线B-B的剖面图。图7A是SAW器件21的底基板22的平面图，图7B是沿图7A所示的线C-C的剖面图，图7C是底基板22的仰视图。图8是SAW器件21的剖面图，该剖面图与沿前述的线B-B或C-C的剖面图相对应。
如图6A和6B所示，SAW芯片20具有LT基板11，该LT基板11具有主表面，在该主表面上具有以阶梯方式连接的IDT13、电极焊盘14以及连接IDT13和电极焊盘14的多个布线图案15。IDT13、电极焊盘14和布线图案15已在前面进行了说明。将金属膜16设置在主表面上，以包围IDT13和电极焊盘14。金属膜16通过具有相对高的电阻值的多个布线图案17与电极焊盘14相连。
如图7A到7C所示，底基板22可以是具有主表面的硅基板2，在该主表面上设置电极焊盘5以在位置上与电极焊盘14相对应。已对电极焊盘5进行了描述。
在底基板22上形成金属膜4，以包围电极焊盘5。金属膜4在位置上与金属膜16相对应。金属膜4通过穿透硅基板2的通路导体7电延伸到硅基板2的背面。金属膜4可以通过通路导体7在硅基板2的背面上接地。在已组装的状态下，IDT13、电极焊盘14和5以及金属膜16和4都接地。
将SAW芯片20接合到底基板22，以使SAW芯片20的主表面面向底基板22的主表面。即，SAW芯片20以面向下的状态安装。该接合产生图8所示的SAW器件21。上述表面活化处理可以应用于该接合。在将SAW芯片20接合到底基板22上时接合电极焊盘14和5。
现参照图9A到9J和图10A到10F描述SAW器件21的制造方法。图9A到9J显示了SAW器件21的SAW芯片20的制造工艺，图10A到10F显示了底基板22的制造工艺。
图9A的步骤制备LT基板11，该LT基板11的厚度例如为250μm。接下来，如图9B所示，在LT基板11的主表面上形成含有金属铝等主要成分的电极膜13A。电极膜13A是IDT13、电极焊盘14、布线图案15和金属膜16的底层(underlying layer)。然后，如图9C所示，在电极膜13A上设置掩模25。将掩模25光刻构图为IDT13、电极焊盘14、布线图案15和金属膜16。其后，对电极膜13A进行蚀刻，以形成构图电极膜13B，如图9D所示。
构图膜13B是IDT13、电极焊盘14、布线图案15和金属膜16的底层。去除蚀刻后剩余的掩模25，并提供绝缘膜(例如氧化硅(SiO2))，以覆盖包括构图电极膜13B的整个表面。然后，如图9F所示，光刻形成用于形成高电阻布线图案17的构图掩模27。然后，如图9G所示，利用掩模27对绝缘膜26进行蚀刻，以形成布线图案17。为了保护电极膜13B，可以在电极膜13B上设置绝缘膜28，如图9G所示。
然后，如图9H所示，提供金属膜14A以覆盖整个表面，并且光刻形成掩模29，如图9I所示。掩模29用于部分地去除限定IDT13、电极焊盘14和金属膜16的金属膜14A。随后，进行刻蚀(去除)，以限定IDT13、电极焊盘14、布线图案17和金属膜16，如图9J所示，为了简单起见，图9J中只示出了焊盘14和金属膜16。优选地，IDT13、电极焊盘14和布线图案17具有与金属膜16几乎相同的厚度。这避免了在接合底基板22和SAW芯片20时可能产生的问题。如果存在相当大的厚度差，则IDT13可能接触其它元件，或者焊盘14不与相应的电极焊盘5接触。
电极焊盘14和金属膜16通过布线图案17相连。然而，当LT基板11具有高达10-14到10-7Ω·m的电阻率时可省略布线图案17。这有利于进一步简化制造工艺。
如下制造底基板22。图10A的步骤制备硅基板2，硅基板2的厚度例如为250μm。在硅基板2的主表面上形成金属膜4A，后面将由金属膜4A限定电极焊盘5和金属膜4。然后，如图10C所示，光刻形成掩模35，该掩模35用于将金属膜4A成形为电极焊盘5和金属膜4，然后进行蚀刻，如图10D所示。掩模35包括用于限定通孔6a和7a的多个图案，这些通孔6a和7a将电极焊盘5和金属膜4电延伸到硅基板2的背面。
如下形成通孔6a和7a。光刻形成构图为通孔6a和7a的掩模36，如图10E所示。然后，对硅基底2进行反应离子蚀刻(RIE)(优选地，深-RIE)，以形成垂直延伸的通孔6a和7a。去除刻蚀后剩余的掩模36。
通过已参照图5A和5B描述过的工艺接合SAW芯片20和如此制造的底基板22。该接合产生了SAW器件21。使用导体(例如金属凸点)填充通孔6a和7a，以产生通路布线线路6和7。可以在接合基板11和2之前或之后将导体施加到通孔6a和7a。
图10A到10F的所有步骤是从底基板22的主表面进行的。甚至对于图10F所示的深-RIE也是如此。然而，深-RIE可以从与其上形成有金属膜4A的正面相反的硅衬底2的背面进行。下面将参照图11A到11F描述该另选工艺。
图11A和11B的步骤与图10A和10B的步骤相同。图11C的步骤光刻形成掩模35’，该掩模35’用于将金属膜4A构图为电极焊盘5’和电极膜4’。然后，如图11D所示，利用掩模35’进行蚀刻，以形成焊盘5’和金属膜4’。掩模35’没有用于限定通孔6a和7a的任何图案。
然后，如图11F所示，在硅基板2的背面形成掩模36’。图11E和11F显示了倒转的硅基板2。然后通过RIE(优选地，深-RIE)对硅基板2进行蚀刻，以形成通孔6a和7a，如图11F所示。去除蚀刻后剩余的掩模36’。
上述工艺不蚀刻金属膜4’和电极图案5’，以使金属膜4’和16以及电极焊盘5’和14可以在接合时自对准。这大大简化了制造工艺。在上述另选工艺中，可使用由图9A到9J所示的工艺制造的SAW芯片20。
上述制造方法分别完成了SAW芯片20和底基板22，然后接合它们。此外，可以在接合SAW芯片20和底基板22之后进行一些处理。例如，可以在接合之后在硅基板2中形成通孔6a和7a。这将在下面参照图12A到12G进行说明。下列工艺使用通过参照图9A到9J所述的工艺制备的SAW芯片。
图12A到12D的步骤与图11A到11D的步骤相同。图12E的后续步骤将SAW芯片20接合到硅基板2的主表面。然后，如图12F所示，在硅基板2的背面形成掩模36’，然后对掩模36’进行RIE(优选地，深-RIE)。这在硅基板2中形成了通孔6a和7a，如图12G所示。
上述工艺不蚀刻金属膜4’和电极焊盘5’。这样，金属膜4’和16以及电极焊盘5’和14可以在接合时自对准。这简化了制造工艺。如此制造的SAW器件21具有上述的结构和效果。
(第二实施例)
图13A到13C显示了根据本发明第二实施例的在SAW器件中使用的底基板32。更具体地说，图13A是底基板32的平面图，图13B是沿图13A所示的线D-D的剖面图，图13C是底基板32的背面视图。在第二实施例中使用的SAW芯片可以与第一实施例中使用的SAW芯片20相同。
在底基板32的主表面上形成给定的电子元件。该电子元件例如可以是匹配电路，该匹配电路改变SAW芯片20的输入阻抗，以使阻抗与外部电路匹配(阻抗变换)。在图13A中，阻抗匹配电路由电感器L1和电容器C1构成。图14示出了该阻抗匹配电路的电路构成。电感器L1位于从输入端延伸的输入线和地之间，电容器C1位于连接两个输出端的多条线之间。如此形成的该阻抗匹配电路防止了由于与外部电路的阻抗不匹配导致的退化。可安装到底基板32上的电子元件不限于阻抗匹配电路，还可以是任何部件，可以根据所需的目的、应用和特性来选择。
该电子元件可以与电极焊盘5和金属膜4同时形成，或者在形成这些图案之前或之后形成。该电子元件可由通过溅射法等淀积的铜(Cu)、铝(Al)或金(Au)构成。
SAW器件包括该电子元件，从而不需要外部地使用它。因此SAW器件可用于各种应用。根据第二实施例的SAW器件的其它结构、制造方法和效果与第一实施例的相同。
(第三实施例)图15A是根据本发明第三实施例的SAW器件的SAW芯片40的平面图，图15B是沿图15A所示的线E-E的剖面图。
SAW芯片40具有类似于LT基板的压电基板41a，其背面接合有由不同于压电基板41a的材料制成的另一基板41b。基板41b用作为支撑基板，并且例如可以是硅基板。基板41a和41b形成接合基板。
优选地，支撑基板41b具有比压电基板41a小的杨氏模量和线性膨胀系数。蓝宝石基板或硅基板可以用作为支撑基板41b。使用上述支撑基板41b限制了压电基板41a的热膨胀，并提高了其强度，因此通过该支撑基板可以实现压电基板的所需强度。这样，可以使接合基板比传统使用的压电基板薄，因此可以使SAW芯片变薄。当支撑基板41b由硅制成时，这是很容易处理的，可以更容易和更精确地制造SAW器件。此外，可以使用晶片级工艺，因此可以提高生产率。根据上述观点，优选地，支撑基板41是具有低到1000Ω·m或更高的电阻率的硅物质，目的是为了避免由于硅的电阻而产生的滤波特性退化的问题。
优选地，通过基于表面活化处理的接合方法接合压电基板41a和支撑基板41b。这样，可以更牢固地、甚至在室温下接合基板41a和41b。这防止了在处理过程产生任何损伤和特性的退化。提高的接合强度使得能够采用减小的接合界面区域，因此可以使SAW芯片40小型化。此外，提高的接合强度有效地限制了由硅基板41b引起的LT基板41a的热膨胀，因此可以提高对温度变化的频率稳定性。
可以如图16A和16B所示制造SAW芯片40。图16A示出了接合LT基板41A和硅基板41B的步骤。例如，LT基板41A的厚度为250μm，硅基板41B的厚度也为250μm。优选地，通过使用表面活化处理接合基板41A和41B。然而，也可以将粘合剂(例如树脂)用于接合。
对该接合基底进行研磨并从其两侧进行抛光，由此可以制造由基板41a和41b构成的接合基底41。接合基板41比单独的LT基板薄。然后，以如图9A到9J所示的方式处理接合基板41，其中以接合基板41替代了LT基板11。可以在在LT基板41a上形成IDT13、焊盘14、布线图案15和金属膜16之前或之后、以及在接合之前或之后对硅基板41a进行研磨和抛光。
(第四实施例)本发明的第四实施例致力于一次制造大量的SAW器件。为此，使用了分别由图17A和17B所示的基板50A和52A。基板50A具有以多行和多列的方式整体设置的大量SAW芯片20。基板52A具有以多行和多列的方式整体设置的底基板22。接合基板50A和52A并通过使用切割刀片或激光束的切割工艺将其分割成多个SAW器件。使用基板50A和52A降低了成本。
在图11F或图12G的步骤中形成通孔6a和7a时，可以同时形成用于切割的孔。使用用于切割的孔使得能够快速和准确地执行切割工作。第四实施例的其它结构、制造方法和效果与前面的实施例相同。
(第五实施例)第三实施例的SAW器件可以通过与第四实施例类似的工艺来制造。在这种情况下，使用如图18所示的基板60A。基板60A具有以多行和多列的方式整体设置的SAW芯片40。基板60A的压电基板41a由支撑基板41b支撑。在第四实施例中使用的底基板可以在第五实施例中使用。
第五实施例的其它结构、制造方法和效果与前面的实施例相同。
(第六实施例)本发明的第六实施例致力于将底基板22或42直接接合到低温共烧陶瓷(LTCC)基板或印刷电路板上。图19是其上安装有用于发送电路的芯片81、用于接收电路的芯片82和RF电路83的LTCC基板72A的平面图。将例如与上述底基板22相对应的底基板72a和72b设置在LTCC基板72A上并位于将RF电路83与芯片81和82相连的多条发送线路上。底基板72a和72b具有与该多条发送线路相连的多个焊盘。将SAW芯片20接合到底基板72a和72b，以使芯片20的金属膜与底基板72a和72b接合在一起。
(第七实施例)本发明的第七实施例是配备有两个或更多个SAW滤波器的SAW器件，而上述实施例中的任何一个只配备有一个SAW滤波器。图20A示出了作为双工器90的SAW芯片，它具有发送滤波器90a和接收滤波器90b。
图20B示出了配备有双工器90以及插入在公共输入端子和接收滤波器90b之间的匹配电路的SAW器件。图20B所示的匹配电路是由电容器C2和C3以及电感器L2构成的低通滤波器。电容器C2和C3连接在电感器L2的端部和地之间。除用于接收滤波器90b的低通滤波器以外，可以将该低通滤波器设置在公共输入端子和发送滤波器90a之间，或者以该低通滤波器替代用于接收滤波器90b的低通滤波器。例如，该低通滤波器可以只应用于较高频端。该匹配电路不限于该低通滤波器。
本发明不限于所具体公开的实施例，在不脱离本发明的范围的情况下可以做出其它实施例、变化和改进。
本申请基于2003年3月31日提交的日本专利申请No.2003-096577，这里引入全部内容供参考。
权利要求
1.一种表面声波器件，其包括具有第一表面的压电基板，在所述第一表面上设置多个梳状电极、与其相连的多个第一焊盘、和第一膜，所述第一膜被设置为包围所述梳状电极；和具有第二表面的底基板，在所述第二表面上设置与所述第一焊盘接合的多个第二焊盘和与所述第一膜接合的第二膜，通过表面活化处理而接合的所述第一和第二膜限定了其中气密地密封有所述梳状电极以及所述第一和第二焊盘的腔。
2.根据权利要求1所述的表面声波器件，其中所述第一和第二膜中的每一个都含有作为主要成分的金属。
3.根据权利要求1所述的表面声波器件，其中所述第一和第二膜通过含有金的多个接合表面而接合。
4.根据权利要求1所述的表面声波器件，其中所述底基板是半导体基板和绝缘体基板之一。
5.根据权利要求1所述的表面声波器件，其中所述底基板由硅制成。
6.根据权利要求1所述的表面声波器件，还包括设置在所述底基板的所述第二表面上的电子元件。
7.根据权利要求1所述的表面声波器件，还包括所述底基板的所述第二表面上的阻抗匹配电路，所述阻抗匹配电路与所述多个梳状电极中的至少一个耦接。
8.根据权利要求1所述的表面声波器件，其中所述梳状电极和所述第一焊盘形成发送滤波器和接收滤波器。
9.根据权利要求1所述的表面声波器件，其中所述梳状电极和所述第一焊盘形成发送滤波器和接收滤波器；所述表面声波器件包括与所述发送滤波器和接收滤波器中的至少一个耦接的阻抗匹配电路；和公共端子，通过该公共端子可以进行与所述阻抗匹配电路的外部连接。
10.根据权利要求1所述的表面声波器件，其中所述底基板具有与所述第二焊盘相连的多个通路布线线路，以使得可以将所述第一焊盘和与所述第二表面相对的所述底基板的一表面电连接。
11.根据权利要求1所述的表面声波器件，还包括接合到与所述第一表面相对的所述压电基板的第三表面的支撑基板，其中所述压电基板和所述支撑基板已进行了表面活化处理；并且所述支撑基板是硅基板和蓝宝石基板中的一种。
12.根据权利要求1所述的表面声波器件，其中所述第一膜设置在所述压电基板的所述第一表面的外围部分上，所述第二膜设置在所述底基板的所述第二表面的外围部分上。
13.一种制造表面声波器件的方法，包括以下步骤(a)在压电基板的第一表面上形成第一膜，其中在所述第一表面上形成多个梳状电极和多个第一焊盘以被所述第一膜包围；(b)在底基板的第二表面上形成第二膜，所述第二膜在位置上与所述第一膜相对应；(c)对所述第一和第二膜的表面进行表面活化处理；和(d)接合所述第一和第二膜，以接合其被活化的表面，所述梳状电极被气密地密封在由所述第一和第二膜限定的腔中。
14.根据权利要求13所述的方法，其中步骤(a)和/或(b)形成含有作为主要成分的金属的所述第一和/或第二膜。
15.根据权利要求13所述的方法，还包括在所述第二表面上形成电子元件的步骤。
16.根据权利要求13所述的方法，还包括在所述底基板中形成通路布线线路的步骤，以使所述第二焊盘可以延伸到与所述第二表面相对的所述底基板的第三表面。
17.根据权利要求13所述的方法，还包括在对所述压电基板和一支撑基板之间的界面进行表面活化处理之后，将所述支撑基板接合到与所述第一表面相对的所述压电基板的背面上的步骤，所述支撑基板是硅基板和蓝宝石基板中的一种。
全文摘要
一种表面声波器件，包括具有第一表面的压电基板，在该第一表面上设置多个梳状电极、与其相连的多个第一焊盘、和第一膜。该第一膜被设置为包围该梳状电极。底基板具有第二表面，在该第二表面上设置与该第一焊盘接合的多个第二焊盘和与该第一膜接合的第二膜。通过表面活化处理而接合的该第一和第二膜限定了其中气密地密封有该梳状电极以及该第一和第二焊盘的腔。
文档编号H03H3/08GK1534869SQ20041003421
公开日2004年10月6日 申请日期2004年3月30日 优先权日2003年3月31日
发明者川内治, 伊形理, 上田政则, 藁科卓, 则 申请人:富士通媒体部品株式会社, 富士通株式会社