专利名称：调制方法与装置，解调方法与装置，传输方法与传输装置的制作方法
技术领域：
本发明涉及调制方法、调制装置、解调方法、解调装置、信息记录媒体、信息传输方法及信息传输装置，特别是使数字信息信号在(1，k)游程·长度·限制(以下称“(1，k)RLL”)的限制下，通过具有k＝7以上12以下的任何数限制的记录码系列，记录在光盘及磁盘等记录媒体上，按(1，k)游程·长度·限制(以下称“(1，k)RLL”)的限制，适合于对具有k＝7以上12以下的任何数限制的信息码系列进行调制、解调、记录、传输的调制方法、调制装置、解调方法、解调装置、信息记录媒体、信息记录方法及信息传输装置。
背景技术：
目前，作为在光盘或磁盘等的记录媒体上记录一系列数字信息信号的记录调制方式，经常使用(1、7)RLL。但是用目前所使用的(1、7)RLL的问题是很难抑制直流(DC)附近的信号成分，根据比特码型不同将产生大的DC成分，例如在伺服信号频带中混入信息信号成分的频谱，对伺服性能造成恶劣影响。
对此，在特开平6-195887号公报“记录码调制装置”中，提出了用防止特定比特码型的重复，对DC成分进行抑制的方案。另外，在特开平10-340543号公报“编码装置、解码装置、编码方法及解码方法”中，提出了通过插入冗余位使(1、7)RLL规则不乱，来抑制DC成分的方案。
在特开2000-105981公报“数据变换方式及装置”中，提出了利用(1，8)RLL规则的8/12调制，使最大游程长度比(1，7)RLL规则在码字数上有裕量，将该裕量用在DC成分的抑制控制中的方案。
然而，根据特开平6-195887号公报，用位反转、及随机化等手段虽然可以降低特定码型的重复，但很难充分抑制DC成分。根据特开平10-340543号公报，虽然DC成分的抑制比前者大，但却因冗余位的插入使记录容量降低。根据特开2000-105981公报，虽然可以在无冗余位的情况下实现DC成分的抑制，但是需要多个12位的编码表，存在编码规则复杂的问题。
发明内容
本发明鉴于上述问题，利用可将4位变换为6位的编码表，达到不用冗余位，按(1，k)RLL规则，抑制k＝7以上12以下的任何数的限制下的DC成分。
本发明为了解决上述问题，提供一种调制方法，其特征在于当进行将以4位的N倍(N为正整数)为单位的输入数据字编码为以6位的N倍(N为正整数)为单位的输出码字的变换时，参照包括对应于上述各输入数据字的上述各输出码字，及指定对下个上述输入数据字进行编码所使用的编码表编码表指定信息的多个编码表；上述各输出码字作为二进制数的输出码字串依次直接结合，按(1，k)游程·长度·限制规则，作为满足k是7以上12以下的任何数的输出码字进行输出。
本发明还提供了一种调制装置，其特征于具有将以4位的N倍(N为正整数)为单位的输入数据字编码为以6位的N倍(N为正整数)为单位的输出码字的变换装置；上述变换装置具有多个将上述输入数据字分别编码为上述输出码字的编码表；上述各编码表分别包括，对应于上述各输入数据字的上述各输出码字，以及指定为对下个上述输入数据字进行编码所使用的编码表的编码表指定信息；上述变换装置作为二进制数的输出码字串依次直接结合，按(1，k)游程·长度·限制规则，作为满足K为7以上12以下的任何数的输出码字进行输出。
本发明还提供了一种解调方法，将利用上述调制方法所编码的以6位的N倍(N为正整数)为单位的码字连续形成的码字串，解调为重放数据串，其特征在于使上述码字串再构成为每6位的N倍(N为正整数)的码字，后续的码字在上述多个编码表中，根据表示用哪个编码表进行编码的判断信息和后续的码字，使上述码字串解调为重放数据串。
另外，本发明还提供了一种解调装置，将利用上述调制装置所编码的以6位为单位的码字连续形成的码字解调为重放数据串，其特征在于该解调装置具有将上述码字串再构成为每6位的N倍(N为正整数)的码字的装置；根据表示用上述多个的编码表中的哪个编码表对后续的码字进行编码的判断信息、及后续的码字，使上述码字串解调为重放数据串的装置。
本发明进一步提供了一种信息传输装置，其特征在于利用上述调制装置进行编码的码字作为传输信息，进行信息传输。
附图的简要说明
图1是本发明的调制装置的基本构成图。
图2是本发明的调制装置的方框构成图。
图3是图2中所示的编码部周围的方框构成图。
图4是为说明图2中所示调制装置的编码操作的流程图。
图5是表示本发明的(1，7)RLL时的DSV控制的流程图。
图6是表示本发明的(1，8)RLL时的DSV控制的流程图。
图7是表示对应于以4位为单位十进制输入数据字的以6位为单位的二进制输出码字的图。
图8是表示本发明的调制装置中所使用的4个编码表S(k)＝0～S(k)＝3的各内容的图。
图9是用于说明本发明的调制装置上的编码过程的图。
图10是用于说明本发明的调制装置工作的图。
图11是本发明的解调装置的实施例的方框图。
图12是表示本发明的解调装置中所用的判断信息的图。
图13是表示本发明的解调装置中所用的解调表的图。
图14是用于说明本发明的解调装置工作的图。
图15是表示本发明的编码表的另一例的图。
优选实施方式下面参照图1～图9说明本发明有关调制的实施例，图1是本发明的调制装置的基本构成图，图2是本发明的调制装置的方框构成图，图3是图2中所示的编码部周围的方框构成图，图4是为说明图2中所示的调制装置的编码操作的流程图。图5是为说明本发明的调制装置为满足RLL(1，7)规则的DSV控制流程图，图6是为说明本发明的调制装置为满足RLL(1，8)规则的DSV控制流程图，图8是表示在本发明的调制装置中所使用的4个编码表“S(k)＝0”～“S(k)＝3”的各内容的图，S(k)是表的状态，D(k)是输入数据字，C(k)是输出码字，用十进制和二进制表示。另外，S(k+1)是表示下次取的表的状态。
满足(1，7)RLL或(1，8)RLL限制的以6位为单位的输出码字的种类如图7所示。作为以该码字种类为基础的编码表的一例，可构成图8中所示的4个编码表(编码表序号S(k)＝“0”～“3”)。S(k)＝“0”～S(k)＝“3”表示在4个编码表中分别分配的编码表选择序号。另外，图8中的S(k+1)表示选择进行下次编码采用的编码表的编码表选择序号。数据字D(k)和码字C(k)的分配可以改变配置，使编码规则不乱，并且对解调没有妨碍。例如图15中所示的编码表进行改变图8的表的数据字D(k)和码字C(k)分配的配置，这样对数据字D(k)和码字C(k)的分配可以改变配置使编码规则不乱，本发明的实施即使是对图8的编码表以外的构成，也是有效的。
另外，在满足本发明的DSV控制规则的同时，为使例如8位的数据字分配在12位的码字位中，本发明可以很容易类推为将由4的整数倍的位构成的数据字变换为6的整数倍码位的编码表的构成，很明显这也包含在本发明中。
首先参照图1对本发明的调制装置1进行说明。通过图中未画出的离散化装置将应进行调制的图像、声音变换为二进制系列的数字信息信号，在格式化部11进行附加错误校正码及扇区结构化等所谓格式化后，变为每个4位的源码系列，加到4-6调制器12上。
作为一例，4-6调制器12采用图8中所示的编码表13，进行下述的编码处理，并且在附加规定的同步字之后，在变换电路14上进行NRZI变换，作为记录信号传送给记录驱动电路15，记录在记录媒体2上或由传输编码装置31进行传输编码，传送给传输媒体3。
图2是表示更详细说明图1的4-6调制器12操作的构成例的方框图。输入数据字(源码)D(k)分别加在码字选择分支有无检测电路121、编码表地址运算部122、及同步字生成部123上。在码字选择有无检测电路121上用D(k)和状态S(k)，检测是否有DSV极性不同的备选码字。以该检测结果和D(k)为基础，进行编码表地址运算，从多个的编码表13将备选编码作为C(k)0、C(k)1，使前者传送给码字存储器“0”124，后者传送给码字存储器“1”125。
在码字存储器“0”124、码字存储器“1”125上，连接DSV运算存储器“0”126、DSV运算存储器“1”127，每当码字C(k)0、C(k)1输入到码字存储器“0”124、码字存储器“1”125中时，进行CDS计算，更新所存储的DSV值。此处，当通过码字选择分支有无检测电路121检测出是有选择分支的源码D(k)时，通过绝对值比较部128，比较在DSV存储器“0”126、DSV存储器“1”127中所存储的DSV绝对值，在存储器控制部129上，选择在DSV绝对值小的码字存储器中所存储的码字，作为输出码字向外部输出，同时将未被选择的码字存储器、DSV运算存储器的内容，替换在选择的码字存储器、DSV运算存储器的内容中。
图3是详细表示图2的编码表周围的图，图4是详细表示上述内容的流程图，在本说明中，说明了码字存储器为2个，当由码字选择分支有无检测电路121检测出是具有选择分支的D(k)时，立即将输出码字输出的情况，但是当码字存储器不限于2个，检测出具有选择分支的D(k)时，并不需要立即将输出码字输出，还要看有几个存储器、有几个可以选择的源码，然后选择DSV最小的码字串进行输出，本发明这种方法是有效的。在图3中，最大游程长度设定130是对在(1，7)RLL中有限制还是将k限制在8以上的控制信号，输出到码字选择分支有无检测电路上的装置，其操作的详细情况将在后面叙述。另外，在该图中，最小游程重复检测131是监视最短反转的重复数的装置，其操作详细情况在后面叙述。
下面参照图9，对以4位为单位的输入数据字D(k)用(1，7)RLL限制进行编码的情况进行具体说明。输入数据字D(k)、D(k+1)......以“4、5、6、7、8(十进制)”为例。在编码的初始状态，通过省略说明的同步字插入等的操作，决定编码表的初始选择号，例如选择编码表S(k)＝“0”。当该编码表S(k)＝“0”中输入输入数据字D(k)＝4时，则输出输出码字C(k)＝18(十进制)，并且，选择下个编码表选择序号S(k+1)＝“1”。接着当在所选择的编码表S(k)＝“1”中，输入输入数据字D(k)＝5时，则输出输出码字C(k)＝2(十进制)，并且，选择下个编码表选择号S(k+1)＝“2”。以下同样，当在编码表S(k)＝“2”中，输入输入数据字D(k)＝6时，则输出输出码字C(k)＝18，并选择编码表选择号S(k+1)＝“3”，接着当在编码表S(k)＝“3”中，输入输入数据字D(k)＝7时，则输出输出码字C(k)＝21，选择编码表选择号S(k+1)＝“0”。而且当在编码表S(k)＝“0”中输入输入数据字D(k)＝8时，则输出输出码字C(k)＝21，选择编码表选择号S(k+1)＝“1”。
结果，作为输入数据字D(k)的“4、5、6、7、8(十进制)”，编码为作为输出码字C(k)的“010010、000010、010010、010101、010101(二进制)”依此输出，从而，将上述5个输出码字C(k)依次直接结合的一系列的输出码字串为010010000010010010010101010101，可以得到满足(1，7)RLL限制的输出码字串。
在该例中，未出现存在选择分支的源码，这样，通过图1到图3中所示的调制装置，利用图8中形成的编码表，通过将每4位的源码D(k)、及输出前一个码字时所输出的S(k+1)延迟1个字(源码中的4位长)的S(k)，可以对满足(1，7)RLL限制的码字串依次直接结合得到。
下面参照图5，对码字选择分支有无检测电路121的操作进行详细说明。图5表示(1，7)RLL时的选择分支有无运算电路121操作的流程图。看一看步骤201的条件1，检测前一个进行编码的码字C(k-1)的LSB一侧的零游程，当为4时(在步骤201上为是时)，即在图8的编码表上C(k-1)为二进制010000时，S(k)＝3、D(k)为0～3时(条件1-1、在步骤202上为是时)，作为C(k)0，从S(k)＝3的表中选择码字，作为C(k)1，选择S(k)＝1的码字，从选择分支有无检测电路121中输出“有选择分支”的检测信号(步骤206)。在S(k)＝2、D(k)在7以上时(条件1-2，在步骤203为是时)，作为C(k)0，从S(k)＝2的表中选择码字，作为C(k)1，选择S(k)＝1的码字，从选择分支有无检测电路121输出“有选择分支”的检测信号(步骤207)，当步骤201、步骤202及步骤203上分别为否时，C(k)0、C(k)1都是在D(k)、S(k)上选择的码字“无选择分支”(步骤208)，判断结束。
同样，在条件2(步骤204)中C(k-1)的LSB一侧的零游程为5时，或者在条件3(步骤205)中C(k-1)的LSB一侧的零游程为1或2时，也根据图5的流程图的判断，检测是否有选择分支。
看一看步骤204的条件2，检测前一个进行编码的码字C(k-1)的LSB一侧的零游程，当为5时(在步骤204上为是时)，即在图8的编码表中C(k-1)为二进制100000时，S(k)＝3、D(k)为0～1时(条件2-1，在步骤209上为是时)，作为C(k)0从S(k)＝3的表中选择码字，作为C(k)1选择S(k)＝1的码字，从选择分支有无检测电路121输出“有选择分支”的检测信号(步骤210)。当在S(k)＝2、D(k)在10以上时(条件2-2，在步骤211上为是时)，作为C(k)0从S(k)＝2的表中选择码字，作为C(k)1选择S(k)＝0的码字，从选择分支有无电路121中输出“有选择分支”的检测信号(步骤212)。当在步骤204、步骤209及步骤211上分别为否时，C(k)0、C(k)1都是由D(k)、S(k)所选择的码字“无选择分支”(步骤208)，判断结束。
看一看步骤205的条件3，检测前一个进行编码的码字C(k-1)的LSB一侧的零游程，当为1或2时(在步骤205上为是时)，即在图8的编码表中C(k-1)为二进制010010、010100、000010、000100、001010、100100、101010、或100010时，S(k)＝2、D(k)为0～1时(在步骤213上为是时)，作为C(k)0从S(k)＝2的表中选择码字，作为C(k)1，选择S(k)＝0的码字，从选择分支有无检测电路121输出“有选择分支”的检测信号(步骤214)。当在步骤205及步骤213上分别为否时，C(k)0、C(k)1都是由D(k)、S(k)所选择的码字“无选择分支”(步骤208)，判断结束。
看一看步骤215的条件4，检测前一个进行编码的码字C(k-1)的LSB一侧的零游程，当为1时(在步骤215上为是时)，即为010010、000010、001010、101010或100010时，S(k)＝2、D(k)为12或13或二进制101010时(在步骤216上为是时)，下面连接的码字的MSB(最高位)为1时(在步骤217上为是时)，作为C(k)0选择S(k)＝2的码字，作为C(k)1选择S(k)＝0的码字，从选择分支有无检测电路121输出“有选择分支”的检测信号(步骤218)。当在步骤215、216及217上分别为否时，C(k)0、C(k)1都是由D(k)、S(k)所选择的码字“无选择分支”(步骤208)，判断结束。
当C(k-1)为010000、S(k)＝3、D(k)在3以下时，可以与S(k)＝1的码字交换，无论选择哪一个最大的0连续都在7以内，可见不会使(1，7)RLL规则紊乱，另外，当C(k-1)为010000时，下次取的码字为S(k)＝2或3，通过编码表13限定编码的进行，并且，在S(k)为1、2、3的编码表中包含的码字是各自独立的，即不存在相同的码字，所以在解码时不会产生问题。
同样，在C(k-1)为100000，即LSB一侧的零游程为5时也一样不会使(1，7)RLL紊乱，并在解码时不会产生问题。
C(k-1)的LSB一侧的零游程为1或2的码字是取S(k)＝1或2或3的码字，在S(k)＝0的编码表中包含的码字存在与S(k)＝2或3中所包含的码字相同的码字。但是，在S(k)＝0的码字中，D(k)＝0或1的码字000001是在其他表中不存在的唯一码字，即使与S(k)＝2的码字交换，在解码时也不会产生问题。
同样，C(k-1)的LSB一侧的零游程为1的码字是下个取S(k)＝1或2或3的码字，在S(k)＝0的编码表中包含的码字存在与S(k)＝2或3所包含的码字相同的码字。但是在S(k)＝0的码字中，D(k)＝12或13的码字000000是在其他表中不存在的唯一码字，并且如果下个码字的最高位为1，则可以维持k＝7，及使与S(k)＝2的码字交换，在解码时也不会产生问题。
如以上说明，通过图5的码字交换可进行DSV控制，可以从在所交换的码字中包含的1的奇偶的不同来进行说明。即当C(k-1)为100000、S(k)＝3、D(k)＝0时，C(k)0为101001，C(k)1为001001。当在NRZI交换之前的极性已经为1时，前者为001111，最终位是1，变为0，而后者为111000，最终位为1，变为1。图10表示了这一情况，a)为前者，b)为后者。上段为C(k-1)、C(k)、C(k+1)，下段为NRZI变换后的码字。从图10可以看出，通过交换C(k)，使NRZI变换后的极性改变，DSV值改变。从而通过选择DSV变小的码型，可以抑制DC成分。
下面参照图6，对具有(1，8)RLL限制的码字调制法进行说明。是(1，7)RLL还是(1，8)RLL可通过图3的最大游程长度设定130确定，或者从初始设定确定是哪一个。另外，(1，8)RLL时的编码表可以使用与图8的(1，7)RLL相同的编码表。
(1，8)RLL时，由于最大游程长度容许比(1，7)RLL长1位，所以条件与图5相比是不同的。图6中，条件1是当C(k-1)的LSB一侧的零游程为4或5时(步骤301上为是时)，选择S(k)＝3的表，并且当D(k)为0～3时(条件1-1，步骤302上为是时)可以在C(k)0中选择S(k)＝3的码字，在C(k)1中选择S(k)＝1的码字(步骤303)。另外，当LSB一侧的零游程为4或5时(步骤301上为是时)，选择S(k)＝2的表，并且当D(k)为7以上时(条件1-2，步骤304上为是时)可以在C(k)＝0中选择S(k)＝2的码字，在C(k)1中选择S(k)＝1的码字(步骤305)。当在步骤301、步骤302及步骤304上分别为否时，C(k)0、C(k)1都是由D(k)、S(k)所选择的码字“无选择分支”(步骤306)，判断结束。
同样，条件2是当C(k-1)的LSB一侧的零游程为1时(步骤307上为是时)，选择了S(k)＝2时如果D(k)＝12或13(步骤308上为是时)，可以在C(k)0中选择S(k)＝2的码字，在C(k)1中选择S(k)＝0的码字(步骤309)。当在步骤307及步骤308上分别为否时，C(k)0、C(k)1都是由D(k)、S(k)所选择的码字“无选择分支”(步骤306)，判断结束。
另外，条件3是在C(k-1)的LSB一侧的零游程为3以下时(步骤310上为是时)，S(k)＝2，D(k)是0或1时(步骤311上为是时)，可以在C(k)0中选择S(k)＝2的码字，在C(k)1中选择S(k)＝0的码字(步骤312)。当在步骤310及步骤311上分别为否时，C(k)0、C(k)1都是由D(k)、S(k)所选择的码字“无选择分支”(步骤306)，判断结束。
条件4是在C(k-1)的LSB一侧的零游程为2时(步骤313上为是时)，S(k)＝2，D(k)为12或13时(步骤314上为是时)，下面所选择的码字的MSB为1时(步骤315上为是时)，可以在C(k)0中选择S(k)＝2的码字，在C(k)1中选择S(k)＝0的码字(步骤316)。当在步骤313、步骤314及315上都是否时，C(k)0、C(k)1都是由D(k)、S(k)所选择的码字“无选择分支”(步骤306)，判断结束。
如上所述，根据图6的条件判断，可以生成满足(1，8)RLL规则的抑制DC成分的码字。
在k＝9的RLL规则的编码时，在步骤301的判断中除了零游程为6的情况外，还加上满足k＝9时，执行步骤303、步骤305。另外，不需要步骤315的判断，下个的码字在任何情况下都可以在C(k)＝0中选择S(k)＝2的码字，在C(k)1中选择S(k)＝0的码字。
在k＝10的RLL规则的编码时，在图6的步骤301的判断中除了零游程为6的情况外，还在步骤313上可以选择零游程为3，不需要步骤315的判断，下个的码字在任何情况下都可以在C(k)＝0中选择S(k)＝2的码字，在C(k)＝1中选择S(k)＝0的码字。
在k＝11时，还在步骤313上，零游程为4时也可以选择，不需要步骤315的判断，下个码字在任何情况都可以在C(k)0中选择S(k)＝2的码字，在C(k)＝1中选择S(k)＝0的码字。
在k＝12时，还在步骤313上，零游程为5时也可以选择，不需要步骤315的判断，下个码字在任何情况都可以在C(k)0中选择S(k)＝2的码字，在C(k)＝1中选择S(k)＝0的码字。
如上所述，通过采用本发明的编码表，可以实现具有(1，7)RLL限制或者k＝8以上12以下任何数的RLL限制的可生成码的调制方法或调制装置。
根据上述的DVS控制，将4位的数据字变换为6位的码字的调制方法或调制装置，具有多个可以预先选择的比特码型，容易构成例如从8位的数据字变换为12位的码字，或从4的整数倍的位构成的数据字变换成6的整数倍构成的码字的编码表，这也包含在本发明中。
下面参照图2至图4，根据上述的码字选择对DSV控制方法加以说明。在说明中采用图5中所示的(1，7)RLL的调制过程，即使是k＝8以上12以下任何数的RLL限制的码字，也可以通过像图6所示那样判断是否有选择分支，同样进行DSV控制。
首先，在图4中，初始表设定(步101)可以通过决定在码字上附加的同步字等后续的S(k)来设定，然后输入4位的源码D(k)(步102)，通过S(k)和D(k)不同，按图8的编码表进行编码。在该过程中，根据前一个编码的C(k-1)，运算LSB一例的零游程长度，并根据图5的条件，判断是否有码字的选择分支(步103)。在图2、图3中，C(k-1)从码输出装置输入，也可以通过前一个输入数据、及保持状态S(k)求出。
当在编码表中不存在可以选择的码字时(在步103上“否”时)，在码字存储器“0”124、码字存储器“1”125中，将从编码表输出的码字作为C(k)0、C(k)1(步107)、分别附加在码字存储器“0”124、码字存储器“1”125中，运算CDS，更新DSV存储器126、DSV存储器127(步108)。
当在编码表中存在可以选择的码字时，(步103上为“是”时)，从码字选择分支有无检测电路121输出表示存在选择分支的信号，通过绝对值运算电路对DSV存储器0、1的绝对值进行运算，从码字存储器通过输出装置输出绝对值小的码系列(步104)，然后在选择的码字系列中更换未选择的码字存储器的内容，同时在采用DSV运算存储器的值中更换未采用的值(步105)。然后，如图5、图6的说明所述，作为备选码字，对可以选择的码字从由S(k)决定的一个编码表和另一个编码表中进行选择，以C(k)0、C(k)1进行输出(步106)。然后在码字存储器“0”124、码字存储器“1”125中，使从编码表输出的码字作为C(k)0、C(k)1(步107)，分别对备选码字C(k)0、C(k)1计算CDS，更新DSV存储器“0”、“1”，在码字存储器“0”、“1”中附加C(k)0、C(k)1，更新DSV存储器126、DSV存储器127(步108)，通过使以上操作一直进行到编码结束(步109)，抑制DC成分的码字生成结束。
下面对本发明的最短位反转连续时的位操作进行说明。最短位的反转在传输通路的频率特性低时，存在难以相位同步的情况，对于这样的传输通路，在本发明中通过下述的方法可以阻止最短位反转的连续。
根据图8的编码表，最短位反转的连续通过010101的重复或101010的重复产生。010101的重复在S(k)＝0或S(k)＝3之后，D(k)＝7连续时产生。这时，通过最小游程重复计数器，在S(k)＝0、D(k)＝7之后，例如D(k+1)＝7、D(k+2)＝7时，选择D(k+1)＝13。由于本来该码字是S(k+2)＝3的码字，所以在C(k+1)＝000000后，为使RLL规则不乱，选择S(k)＝1的码字，从而可以检测并解码010101重复的发生。
例如当k＝9至12时，S(k)＝0、D(k)＝7之后，例如D(k+1)＝7、D(k+2)＝7时，选择D(k+1)＝13(选择C(k)＝000000)，输出S(k+2)＝1。这时，由于D(k+2)为7，所以输出C(k+2)＝4即二进制00100。解码时，在000000之后检测出000100时，可知产生了最小游程重复限制的码字替换，D(k+1)、D(k+2)都可以正常解码。在k＝8时，例如使D(k+2)变为从10到15的任何数，同样可以解码。
当101010重复时，在S(k)＝2、D(k)＝12时，码字为101010、S(k+1)＝2，此后，D(k+1)＝12时，码字为101010、S(k+2)＝2、D(k+2)＝12，输出101010的码字。这时，通过使S(k+1)变为“0”，101010可以变换成000000，通过下述的解调方法，可以无问题地进行解调。如上所述，根据本发明，可以阻止最小反转的重复。
参照图3再次说明以上的操作。最小游程重复监视131一边监视S(k)和D(k)，一边对造成最小反转重复的D(k)和S(k)进行计数(最小游程重复计数)。将该信息发送给码字选择分支有无检测电路，通过上述方法阻止最小游程的重复。
还在码字选择分支有无检测电路上连接有最大游程长度设定130，进行最大游程的设定，即设定是进行(1，7)PLL调制，还是进行k＝8以上12以下的某个调制。该设定可以通过图中未画出的系统控制器等装置进行转换。
下面对本发明的解调方法和解调装置进行说明。图11是本发明的最佳解调装置一实施例。输入码字的位串由NRZI解调装置501进行NRZI解调，通过同步检测电路502检测同步字，被NRZI解调的信号及同步字通过变换为并行6位的定时信号的字时钟，由串行/并行变换器503构成每6位的码串C(k)。然后输入到字寄存器504中，进行1字延迟的码字C(k-1)输入到码字判断信息的检测装置505，运算并输出下述的判断信息。判断信息和输入码字Ck输入到状态运算器506中，输出表示在4个编码表中由哪个编码表进行编码的状态S(k)，并根据在地址生成部507由C(k-1)和S(k)所指定的地址，从例如图12中所示的解码表508中输出输出数据字。
判断信息如图12所示，表示进行0、1、2三种情况，根据LSB一侧的零游程长度不同，下个码字由哪个编码表进行编码。即，通过了解前一个码字C(k-1)和现在的码字是用哪个编码表进行的编码，就可使C(k-1)解调为D(k-1)。
(式1)<pre listing-type="program-listing"><![CDATA[if(判断信息＝＝0)[if(C(k)是在0的编码表中的码字)S(k)＝0；elseif(C(k)是在1的编码表中的码字)S(k)＝1；]if(判断信息＝＝1)[if(C(k)是在1的编码表中的码字)S(k)＝1；elseif(C(k)是在2的编码表中的码字)S(k)＝2；elseif(C(k)是在3的编码表中的码字‖1)S(k)＝3；elseif(C(k)＝＝0&&C(k-1)＝＝32)S(k)＝3；elseif(C(k)＝＝0&&C(k-1)＝＝42)S(k)＝2；]if(判断信息＝＝2)[if(C(k)是在3的编码表中的码字‖9‖5‖2)S(k)＝3；elseif(C(k)是在2的编码表中的码字‖10‖8)S(k)＝2；elseif(C(k)＝＝21)S(k)＝0；]if(D(k-1)＝＝2)[if(C(k)为4)D(k-1)为7]]]></pre>式1是从C(k)和判断信息求出S(k)的运算，由C语言描述。通过本运算，从判断信息和C(k)、C(k-1)可求出S(k)，通过图13的解调表可以将C(k-1)解调为D(k-1)。在本运算中，包括(1，7)RLL时、k＝从8到12时、设定k＝比9大的最小游程长度的限制时所有的解调运算。因此，即使是(1，7)RLL，对k＝从8到12时DSV的控制方法即选择图5、图6的某一个时，解调装置都可由同一装置进行正常解调。
例如，如图14所示，当010000 001001 000001 000101 010001组成的码字串输入到图11中所示的解调装置时，C(k-1)＝010000的判断信息由于LSB一侧的零游程长度为4，所以如图12所示，判断信息为2。另外，下个码字C(k)是连着001001(十进制9)的，相当于式1最初的条件判断，所以可知S(k)是3。这样在图13的解调表的C(k-1)上，010000一行的S(k)为3，所以求出D(k-1)为15。即，从k时刻的C(k)所生成的编码表的状态信息(序号)S(k)，可解码与k-1时刻的C(k-1)对应的D(k-1)。同样，001001是判断信息为0，接着的码字000001是在编码表的S(k)＝0中，所以通过图13的解码表可求出D(k-1)为0。同样，000001是D(k-1)为1，000101可求出D(k-1)为2。001001由于是DSV控制，所以虽然是由图5的条件1-1进行交换的码字，但从以上说明可知可以正常进行解码。
如上面所述，根据本发明，在将连续的2进制数的数据系列变换成以4位为单位的输入数据字之后，可以变换为满足(1，7)RLL规则或k＝8以上12以下的任何数的RLL规则的以6位为单位的输出码字串，另外，由于在输出码字串上不必加冗余位就可以进行DSV控制，所以具有可提供能有效抑制输出码字串的DC成分的调制装置及其解调装置的优点。
权利要求
1.一种调制方法，其特征在于当进行将以4位的N倍(N为正整数)为单位的输入数据字编码为以6位的N倍(N为正整数)为单位的输出码字的变换时，参照包括对应于上述各输入数据字的上述各输出码字，及指定对下个上述输入数据字进行编码所使用的编码表编码表指定信息的多个编码表；上述各输出码字作为二进制数的输出码字串依次直接结合，按(1，k)游程·长度·限制规则，作为满足k是7以上12以下的任何数的输出码字进行输出。
2.如权利要求1所述的调制方法，其特征在于上述多个的编码表至少具有第一，第二编码表；对对应于规定输入数据字的上述第一编码表上的第一输出码字、和对应于与上述规定的输入数据字相同的输入数据字的上述第二编码表上的第二输出码字分别进行NRZI调制的信号是相反极性的；并且，在输出某特定输出码字后，选择上述第一、第二输出码字的某一个，所选择的输出码字都是按(1，k)游程·长度·限制规则，满足k是7以上12以下的任何数的输出码字。
3.如权利要求2所述的调制方法，其特征在于选择上述第一、第二输出码字中的某一个。
4.一种调制装置，其特征于具有将以4位的N倍(N为正整数)为单位的输入数据字编码为以6位的N倍(N为正整数)为单位的输出码字的变换装置；上述变换装置具有多个将上述输入数据字分别编码为上述输出码字的编码表；上述各编码表分别包括，对应于上述各输入数据字的上述各输出码字，以及指定为对下个上述输入数据字进行编码所使用的编码表的编码表指定信息；上述变换装置作为二进制数的输出码字串依次直接结合，按(1，k)游程·长度·限制规则，作为满足K为7以上12以下的任何数的输出码字进行输出。
5.如权利要求4所述的调制装置，其特征在于上述多个编码表至少具用第一、第二编码表；对对应于规定输入数据字的上述第一编码表上的第一输出码字、和对应于与上述规定输入数据字相同的输入数据字的上述第二编码表上的第二输出码字分别进行NRZI调制的信号是相反极性的；并且，输出某特定的输出码字后，选择上述第一、第二输出码字的某一个，所选择的输出码字都是按(1，k)游程·长度·限制规则满足k为7以上12以下的任何数的输出码字。
6.如权利要求5所述的调制装置，其特征在于具有选择上述第一、第二输出码字的某一个的选择装置。
7.一种解调方法，将利用权利要求1至3中任一项所述的调制方法所编码的以6位的N倍(N为正整数)为单位的码字连续形成的码字串，解调为重放数据串，其特征在于使上述码字串再构成为每6位的N倍(N为正整数)的码字，后续的码字在上述多个编码表中，根据表示用哪个编码表进行编码的判断信息和后续的码字，使上述码字串解调为重放数据串。
8.一种解调装置，将利用权利要求4至6中任一项所述的调制装置所编码的以6位为单位的码字连续形成的码字解调为重放数据串，其特征在于该解调装置具有将上述码字串再构成为每6位的N倍(N为正整数)的码字的装置；根据表示用上述多个的编码表中的哪个编码表对后续的码字进行编码的判断信息、及后续的码字，使上述码字串解调为重放数据串的装置。
9.一种信息传输装置，其特征在于利用权利要求4至6中任一项所述的调制装置进行编码的码字作为传输信息，进行信息传输。
全文摘要
本发明在将连续的二进制数的数据系列变换成以4位的N倍(N为正整数)为单位的输入数据后，可变换成以6位的N倍(N为正整数)为单位的输出码字串，可以在不对输出码字串中加冗余位的情况下进行DSV控制，有效抑制输出码字串的DC成分。不用冗余位，按(1，k)RLL规则，利用可将4位变换成6位的编码表，进行k＝7或8的限制下的DC成分抑制。
文档编号H03M7/14GK1529416SQ20041003960
公开日2004年9月15日 申请日期2001年12月31日 优先权日2001年1月12日
发明者速水淳 申请人:日本胜利株式会社