专利名称：具有自调节反馈的振荡电路的制作方法
技术领域：
本发明涉及一种具有一个通过外部线路去阻尼的振荡回路的、用于产生具有确定频率的振荡的电路。
背景技术：
这样的电路其本身是公知的，普通的振荡器及专门的高频振荡器通常被这样地构成，即一个受阻尼的振荡回路通过外部线路去阻尼，以使得在理想情况下出现具有确定的频率、即振荡回路的固有频率的无阻尼的振荡。对于工作点所需的准确去阻尼基于由环境影响及电路容差引起的电路参数的波动在技术上不能充分精确地被调节。因此，在实践中在考虑适当的裕度(Reserven)的情况下抑制去阻尼或反馈的影响。为了保证振荡器的可靠起振这也是需要的。振幅增大，直到饱和或限幅作用阻止进一步地增大及由此使幅值保持在一定值上。
但是，属于自限幅振荡器原理之上位概念的方案对相位噪声起到不利作用，尤其当振荡回路的空载品质因数低时。当输入振荡回路的能量与其固有损耗所消耗的能量精确相同时，则达到相位噪声的最佳值。如果振荡回路的损耗高，则尤其应输入更多的能量，及相应地预保持的裕度很高。
通常占第二位的、但仍然重要的是振荡器的电流损耗。在限幅振荡器中原理上电流损耗较高，因为在限幅作用时也必需提供能量。此外在CMOS振荡器上在每两个互补晶体管短时同时导通的过渡区中还附加有横向电流。
与纯放大器不同，一个振荡器是一个反馈放大系统。在输出端上被分支出的能量通过一个放大器反馈到输入端上。如果放大倍数如此大，以致反馈的能量超过阻尼损耗，则振荡回路输出端的幅值连续地上升。该上升例如被这样地限制，即它的某一部分在所属的电装置中受到其功率的限制。在此情况下称其为振荡器的自限幅。其中所产生的振荡通常不具有最佳频谱纯度，该频谱纯度通过边带噪声的出现及量度来表现。
除自限幅振荡器外还公知了外部调节的振荡器。在外部调节的振荡器中放大倍数通过手动干预这样地被调节，即由振荡器提供的振荡的幅度不用尽放大器的功率裕度。所产生的反馈具有比自限幅的情况大的频谱纯度。在理想情况下放大系数根本不波动。
发明内容
在该背景下本发明的任务在于给出一种电路，它借助一个适合的桥式电路并通过振荡回路的可调节去阻尼提供振荡，它比上述公知的自限幅及外部调节的方案更接近具有大频谱纯度的、非阻尼振荡的理想状态。
该任务将在开始部分所述类型的电路上这样来解决外部线路借助一个整流电路使振荡回路去阻尼，该整流电路在由振荡导出的交变电压上叠加一个与该交变电压的幅值相关的直流电压，其中外部线路具有由场效应晶体管组成的一个CMOS桥式电路。
通过这些特征本发明的任务可被彻底地解决。通过自调节实现了振荡回路的准确去阻尼。然后振荡回路产生无阻尼的振荡，它不受到限幅作用的影响。
该特性-如其它构型所占有的一样-允许从电路技术上简单地被实现并使得在精确度及起振速度方面得到令人满意的结果。
优选地，外部线路具有MOSFET晶体管(MOSFET＝金属氧化物场效应晶体管)或JFET晶体管(JFET＝结型场效应晶体管)组成的一个对称结构，这些晶体管与振荡回路一起被设置在一个集成电路上。在此情况下，对称的概念主要涉及振荡回路的端子与之相连接的桥支路，及涉及被叠加的直流电压的差动地(differenzielle)产生。
被叠加的、调节相关晶体管中漏极电流的直流电压的对称性这里允许相应的PMOS晶体管及NMOS晶体管的工作点的差动移动。因此可输入振荡回路能量，而不会引起输入振荡回路的能量在两个半波中引起不希望的非对称性。
此外有利的是，该桥式电路具有至少一个第一桥支路和/或一个第二桥支路，其中每个桥支路具有由彼此互补的MOSFET晶体管组成的一个对，及其中桥式电路具有一个第一整流电路及一个第二整流电路，其中第一整流电路根据振荡回路的第一端子上的信号控制第一桥支路的晶体管的控制栅极，及其中第二整流电路根据振荡回路的第二端子上的信号控制第二桥支路的晶体管的控制栅极。在此情况下，一个互补的晶体管对例如可理解为由一个PMOS晶体管及一个NMOS晶体管组成的一对晶体管，其中P及N表示多数载流子的符号。该构型可作为由两个180°相移控制的半桥或桥支路组成的全桥或作为半桥来实现。
通过该特征可提供一个差动调节电压，它均匀地作用在相应的PMOS晶体管及NMOS晶体管的工作点上。由此可有效地减小边带噪声。此外通过在电路技术上可简单实现的、晶体管控制栅极之间的直流电压差可改变每个桥支路的导电性。由此限制了流过振荡回路旁桥支路的电流损耗(横向电流或漏极电流)，这导致了所希望的电路电流消耗的减小。通过根据振荡回路输出端上的信号对晶体管的控制实现了反馈。
另一优选构型的特征在于每个整流电路具有一个信号路径，通过该信号路径使处于振荡回路的所属端子上的交变电压施加到控制栅极上。
有利的是，整流电路具有比例特性。
该构型可保证每一个晶体管的导电性随振荡回路的固有频率改变。因为向振荡回路的能量输入通过晶体管的导电性来控制，由此在振荡回路输入端上得到了它的交变电压的相位正确的放大反馈。
优选的是，每个整流电路对在振荡回路上形成的电压进行整流及将整流后的电压作为调节干预量(Regeleingriff)给出。
通过该构型可用简单的电路技术措施来提供与振荡回路上的交变电压的幅值成比例的调节干预量。
此外优选的是，调节干预量差动地移动一个桥支路的互补PMOS晶体管及NMOS晶体管的工作点。
在此情况下对称电路产生差动的调节电压，该调节电压对称地移动相应的PMOS晶体管及NMOS晶体管的工作点。由此对晶体管的跨导施加了影响，而不会引起输入谐振器的能量中的半波不对称。
另一优选构型的特征在于每个整流电路产生一个在互补PMOS晶体管及NMOS晶体管的控制栅极之间的直流电压差作为干预量，该干预量通过互补PMOS晶体管及NMOS晶体管的栅极-源极电压的改变来移动工作点。
通过这些特征所实现的对CMOS结构的对称地作用引起两个半波的平衡处理。这就使得正是在具有较小空载品质因数的振荡回路中振荡器边带噪声的明显改善。此外该电路仅近似地接收维持振荡所需的工作电流。通过栅极之间的差动直流电压使在CMOS结构中否则会出现的周期性的大横向电流显著地下降。此外当振荡电路负载增大时它的电流吸收增大，由此使电路动态地适配负载情况。这也附加地实现了通过电流吸收的振荡器品质测量。
此外优选的是，直流电压差的极性被这样地定向，以使得相应桥支路中的漏极电流随着振荡回路的振荡幅值的增大而减小。
随着振荡回路上交变电压的增大漏极电流下降及由此晶体管的放大倍数下降。这使反馈减小并导致交变电压的下降。其结果是，通过所述措施得到一个在电路技术上可简单实现的自调节。
有利的是，每个整流电路具有一个带有第一阳极和第一阴极的第一整流二极管以及一个带有第二阳极和第二阴极的第二整流二极管，其中第一整流二极管这样地设置在第一桥支路的第一晶体管的控制栅极与一个参考电位之间并且第二整流二极管这样地连接在第一桥支路的第二晶体管的控制栅极与该参考电位之间，以使得第一阳极与第二阴极处于参考电位上。
通过该构型使具有所需特性的调节电路以很小的电路技术成本来实现。此外二极管可集成在一个半导体基片上，这易于以集成电路的形式完成所需的实施。
此外优选的是，每个整流电路由出现在振荡回路上的振荡幅值导出直流电压差。
通过该措施提供了一个调节干预量，该调节干预量具有相对于振荡回路的振荡幅值的所需比例关系。
另外优选的是，整流二极管处于一个正好相应于振幅的平均值(Mittelwert)的参考电位上。
该措施用于使调节干预量完全对称地影响通过桥支路的横向电流，这有助于所期望的相位噪声的减小及由此有助于所产生的振荡的所期望的频谱纯度。
另一优选构型的特征在于该参考电位通过振荡回路线圈的中间抽头来产生，其中该中间抽头仅提供一个中间的直流电压值，而不提供出交变电压。
作为所预期的后果，在该构型中消除了通过交变电压分量在调节回路该位置上可能产生的对调节干预量的干扰。
另外优选的是，该参考电位通过振荡回路线圈在振荡回路线圈中点以外进行地分接来产生。
通过该构型可补偿晶体管的不对称。
另外优选的是，每个子电路还具有由一个电容及一个欧姆电阻组成的并联电路，其中该并联电路与所属的整流二极管串联地连接。
通过该措施，一方面与两个子电路中所属的整流二极管相互作用得到一个差动控制电压，即一个桥支路的互补晶体管的控制栅极之间的直流电压差。此外通过并联电路提供了一个信号路径，通过该信号路径振荡回路上的交变电压可相位正确地耦合到放大器结构中。另一方面电容器使被整流后的信号尽量地摆脱交变电压分量。
其它的优点将由说明部分及附图中得到。
可以理解，上述的及以下将要描述的特征不仅可用给出的组合，而且也可用其它组合或单独地使用，而不会脱离本发明的范围。
在附图中表示出本发明的实施例及在以下的描述中详细地对它们进行说明，附图以概要的形式表示图1一个无自调节的、具有带有场效应晶体管的CMOS全桥式电路的振荡电路；图2一个根据本发明的、具有自调节的电路的实施例；图3根据图2的电路的振荡回路上的交变电压在起振过程中的典型幅值波形图；图4在图2中电路的互补晶体管栅极之间构成的、用于移动工作点的直流电压，及图5图2中电路在根据图4的起振过程中的吸收电流。
具体实施例方式
图1表示一个具有振荡回路12的振荡器电路10，该振荡回路由具有用于去阻尼能量的电压供给14供电。如集成电路中的应用通常涉及对称的基本结构那样，这些考虑也同样适用于不对称的结构。这里考虑用CMOS技术的全桥式电路来作为对称结构的例子。振荡回路12是一个桥式电路的一部分，该桥式电路除振荡回路12外还具有一个第一桥支路18及一个第二桥支路20。第一桥支路18具有由两个互补晶体管22及24组成的串联电路，其中在图1的例中晶体管22被作成PMOS晶体管(箭头向内)及晶体管24被作成NMOS晶体管(箭头向外)。类似地，第二桥支路20具有由两个互补晶体管26及28、即一个PMOS晶体管26及一个NMOS晶体管28组成的串联电路。振荡回路12例如被作成一个电感30及一个电容32的并联电路。振荡回路12的第一端子34通过一个节点35控制第二桥支路20的晶体管26及28的栅极36及38，及振荡回路12的第二端子40通过一个节点41控制第一桥支路18的晶体管22及24的栅极42，44。此外端子34连接到位于第一桥支路18的晶体管22与24之间的节点46上。与此对称地，振荡回路12的第二端子40与位于第二桥支路的晶体管26与28之间的节点48相连接。在接通电压供给14的情况下，由振荡回路12提供的、加在振荡回路12上的交变电压可在接线端子50与52之间被提取。能量可经过节点46和34以及经过节点48和40流入振荡回路12并经过节点34和35以及节点40和41流出。
振荡回路12通过噪音及通过桥支路中的不对称性起振。当接通电压供给情况下作为振荡的后果在第一端子34与第二端子40之间出现了一个电位降并在端子34上具有相对的正电位时，则晶体管26及24很少地导通，而晶体管22及28很多地导通。其结果是，振荡回路12处于节点46和48上的导通晶体管22和28的端子之间的电流路径上。如果在第一端子34上与第二端子40上的极性翻转，则在先前导通多的晶体管22及28导通得少并且振荡回路12处于晶体管24与26的端子56与58之间的电流路径上。由此振荡回路12的阻尼损耗总是同相地通过电流的补给及由此首先被来自电压源14的能量过补偿。其结果是，振荡回路的交变电压的幅值一直增大，直至晶体管中的限幅效应阻止幅值进一步增长为止。因为随着振荡回路12上的交变电压幅值增大地接近电压源14的电压，其放大倍数(反馈)下降，由此限制了该电压最终值的继续增高。
当晶体管数字式地阻断或导通时，电流仅流过振荡回路12。当用场效应晶体管实施根据图1的电路时，在具有互补晶体管22和24(第一桥支路)及互补晶体管26和28(第二桥支路)的桥支路中出现高的横向电流，该横向电流在振荡回路12上流过。实际上晶体管22，24，26，28并非数字式地在导通及阻断状态之间转换。而是该转换通过振荡回路12的端子34与40之间持续变化的模拟电压来实现的，因为振荡回路输出具有最终增幅及带有过零点的振荡。与晶体管22，24，26，28的持续的、局部近似平方变化的、I_D相对U_GS-特性曲线相关地，由此得到控制模拟电压值的一个中间区域，在该区域中一个桥支路的两个晶体管22，24或26，28导通。在该中间区域中，由电压源14供给的电流的一部分流过振荡回路12旁边的所述桥支路。该称为横向电流的电流仅消耗能量，而在振荡回路12中不具有放大功能。当这些相关晶体管的两个栅极上的电压正好处于平均值时，该横向电流达到其最大值。
为了通过外部电路布置来影响振荡回路12的去阻尼，原则上可采取不同的措施。一方面可提高振荡回路的空载品质因数、即在谐振频率时无功电阻(Blindwiderstand)与其有功电阻的比。为此需改变构成谐振回路的元件的品质因数。这在实践中不是常见的途径，因为鉴于尽可能小的相位噪声，振荡回路的品质因数已尽量达到最佳的品质因数，由此对于进一步的改进干预已无余地。在相同品质因数的情况下可增大LC的比例，由此近似作为电流源工作的晶体管可提供更高的电压或相应地提供更大的放大倍数。
第三种可能性是影响晶体管的跨导。在本发明的范围通过使用FET三极管来应用该方法。在这方面一个晶体管的跨导(Steilheit)S被理解为在恒定漏极-源极电压U_DS下，漏极电流I_D与栅极-源极电压U_GS相关性的梯度，即S=∂I_D∂U_GS.]]>对于场效应晶体管的跨导可通过其几何参数来影响。但这些参数在电路工作时不可被电控制及由此不适于控制。另一改变晶体管跨导的可能性是影响漏极电流，这在图1的振荡器例中相应于通过相应的桥支路的横向电流。在该电路中可通过工作电压或栅极-源极电压的改变来引起。后者作为本发明的基础，其中的控制通过在相应的互补晶体管的栅极之间的直流电压差来实现。
图2表示一个根据本发明的具有自调节的电路54的实施例，借助该自调节部分既可避免限幅作用也可减小损耗电流。图2中的主题与图1中的主题的区别在于中点(Mittelpunkt)-整流电路60及62。整流电路60电连接在第一桥支路18的栅极端子42和44与振荡回路12的另一端子64之间。与此类似地，第二整流电路62电连接在第二桥支路20的栅极端子36和38与该另一端子64之间。第一整流电路60及第二整流电路62表示了用于振荡回路12的、自调节部分的基本单元。
因此图2表示一个具有通过外部线路14，18，20去阻尼的振荡回路12的、用于产生具有确定频率的振荡的电路54，其中外部线路14，18，20借助一个自调节部分来对振荡回路12去阻尼及其中该外部线路具有场效应晶体管22，24，26，28的一个桥式电路。晶体管22，24，26，28优选被作成MOSFET晶体管，它们与振荡回路12一起被设置在一个集成电路54中。在图2的主题中桥式电路也具有第一桥支路18及第二桥支路20，其中每个桥支路18，20分别具有彼此互补的MOSFET晶体管22，24，26，28中的一对晶体管22，24；26，28。第一整流电路60根据振荡回路12的第一端子34上的信号来控制第一桥支路18的晶体管22，24的控制栅极42，44，及第二整流电路62根据振荡回路12的第二端子40上的信号来控制第二桥支路20的晶体管26，28的控制栅极36，38。在此情况下每个整流电路60，62具有一个信号通路，通过该信号通路使一个处于振荡回路12的所属端子34，40上的交变电压施加到控制栅极42，44，36，38上。在图2所示的实施例中，该信号路径通过-构成第一整流电路60一部分的-并联电路66，68延伸，及通过-构成第二整流电路62一部分的-并联电路70，72延伸。这些电阻R让振荡器12、30、32的AC和DC分量通过，而这些电容则阻止DC分量。
除了提供交变电压的功能外，每个整流电路60，62使形成在振荡回路12上的电压整流及将整流后的电压作为调节干预量来提供。在此情况下该调节干预量对称地移动一个桥支路18；20的互补PMOS晶体管及NMOS晶体管22，24；26，28的工作点。具体地，整流电路60产生一个PMOS晶体管22与一个互补的NMOS晶体管24的控制栅极42，44之间的直流电压差作为调节干预量，该直流电压差通过互补的PMOS晶体管及NMOS晶体管22，24的栅极-源极电压的变化使工作点移动。类似地，第二整流电路62产生一个PMOS晶体管26和一个互补的NMOS晶体管28的控制栅极36和38之间的直流电压差作为调节干预量，该直流电压差通过互补的PMOS晶体管及NMOS晶体管26，28的栅极-源极电压的变化使工作点移动。直流电压差的极性总是这样地定向，即使得相应桥支路18，20中的横向电流随着振荡回路的振荡幅值的增大而减小。
为此整流电路60具有一个带有第一阳极76和第一阴极78的第一整流二极管74及一个带有第二阳极82和第二阴极84的第二整流二极管80。第一整流二极管74这样地连接在第一桥支路18的第一晶体管22的控制栅极42与一个参考电位之间及第二整流二极管80这样地连接在第一桥支路18的第二晶体管24的控制栅极44与该参考电位之间，以使得第一阳极76与第二阴极84处于参考电位上。第二整流电路类似地由二极管86及88的串联电路构成。
每个整流电路60，62由在振荡回路12上出现的振荡幅值导出直流电压差。为此整流二极管74，80，86，88处于一个参考电位上，该参考电位正好相应于振荡幅值的平均值。在根据图2的电路中该参考电位由电感30的振荡回路线圈90的一个中间抽头来产生。该中间抽头在对称的电路结构的情况下仅输出一个平均的直流电压值，而不是交变电压。每个并联电路66，68，70，72与一个二极管74，80，86，88串联。
当PMOS晶体管22及26与NMOS晶体管24及28具有相似的特性时，该振荡回路12上的平均直流电压为电源电压的一半。尽管通常由于制造时的分散度不能精确地适配，但对于电路的理解可从相似特性出发。当例如由电压源14供给的电源电压假定为+10V时，晶体管22，24，26，28的漏极端子各在+5V上。由于电感30(线圈90)引起的直流电压短路，这也适用于所述晶体管的栅极端子36，38，42及44。如果振荡回路12上现在出现4V的振荡幅值，则振荡回路12的一个端子34在+3V与+7V之间摆动，而另一端子40在+7V与+3V之间摆动，并具有正好相反的相位。在线圈90的准确中点上的电压测量将恒定地得到+5V的电压。
在接通电压供给14后，该电路处于晶体管具有最大漏极电流及由此具有最大放大系数的起始状态，其中振荡回路12被很强地去阻尼，这就导致电路急速地起振。
当第一端子34上出现相对平均值的负半波时，在第二端子40上出现正半波。该负半波使通过NMOS晶体管24的电流减小及使通过PMOS晶体管22的电流增大。通过第一二极管74的电流增大及通过第二二极管80的电流减小。因为第一二极管74导通，通过该二极管及并联电路66流过一个电流，该电流在并联电路66上产生一个电压。该电压被这样定向，即它减小在栅极端子42上负半波的通过(Durchgriff)。由此与负半波完全经过相比通过晶体管22的电流增加较小，这相应于通过其栅极-源极电压的改变使其工作点移动。该负半波的幅值愈大，负半波的通过减小得愈强，由此得到比例调节作用。
因为在负半波时第二二极管80工作在阻断方向上，负半波完全通到NMOS晶体管24的控制栅极44上，由此总地得到控制栅极42与44之间的直流电压差。
当下个半周期期间在第一端子34上出现一个正半波。该正半波使通过NMOS晶体管24的电流增大及使通过PMOS晶体管22的电流减小。通过第一二极管74的电流减小及通过第二二极管80的电流增大。因为第二二极管80导通，电流流过二极管80和并联电路68，该电流在并联电路68上产生一个电压。该电压被这样定向，使得在栅极端子44上正半波的通过减小。由此与正半波完全通过相比，通过晶体管24的电流增加较小，这相应于通过其栅极-源极电压的改变使其工作点移动。这里也是该正半波的幅值愈大，正半波的通过减小得愈强。类似的考虑适用于第二整流电路62。
在第一半周期期间，晶体管22与振荡回路12及晶体管28构成了一个分压器，在该分压器中，施加在振荡回路上的、使振荡增强的部分电压作为电源电压与晶体管22和28上电压降的差值被给出。类似地在第二半周期期间晶体管26与振荡回路12及晶体管24构成了一个分压器，在该分压器中，施加在振荡回路上的部分电压作为电源电压与晶体管26及24上电压降的差值被给出。当将晶体管22，24，26及28作为可调节的电阻来考虑时，则由于所述调节干预，参与该分压器的晶体管的电阻与无调节干预的状态相比有所增高，其中该增高与振荡回路12的振荡幅值相关且随着幅值上升。
换句话说，在振荡回路12上形成的电压被整流及利用来控制去阻尼。该去阻尼随着振荡幅值的上升而减小，直到幅值与去阻尼稳定在一个点上为止。在此情况下该对称电路产生一个差动调节电压，该调节电压对称地移动相应PMOS晶体管及NMOS晶体管的工作点。因此对晶体管的跨导施加影响，而不会引起输入谐振器的能量中的半波不对称。
通过谐振器的准确去阻尼产生了无阻尼的振荡，该振荡不受到限制。此外这里实现的、对CMOS结构的差动作用引起了两个半波的平衡处理。这导致了振荡器边带噪声的明显改善同时谐振器的空载品质因数减小。此外该电路仅消耗对维持振荡需要的工作电流。通过栅极之间的差动直流电压使在CMOS结构中否则会出现的、周期性的高横向电流显著地下降。此外当振荡器电路54负载增大时它的电流吸收(Stromaufnahme)增大，由此使电路54动态地适配负载情况。这也附加地实现了对振荡回路品质及该电路品质的有关电流吸收的测量。
直流电压差由振荡回路上出现的振荡幅值导出。为此使用了一个整流电路，它将交变电压不变地传递到相应的PMOS晶体管及NMOS晶体管的栅极上，并根据该幅值在栅极之间产生一个随交变电压增大而增大的直流电压。该直流电压的极性这样地影响相应的互补支路中的横向电流，即使得随着幅值的增大漏极电流下降及由此放大系数或反馈下降。相应地使回路的去阻尼受到影响。
图3以任意单位表示起振过程期间振荡回路上的电压U的典型幅值随时间t变化的波形91。其中在晶体管栅极之间无附加的直流电压差，电路的放大倍数及由此振荡回路的去阻尼首先达到最大。这必须足够，以便使振荡电路54在所有可能情况及影响下能可靠地起振。其结果是幅值增大，直到它在一个过冲92后达到一个确定的值94。该值通过在振荡回路中产生的无功功率确定边带信噪比，但也必需阻止限幅过程。
在此情况下，在栅极之间产生出一个电压UR，该电压以任意的单位相对时间t表示在图4中。这些桥支路中的横向电流及由此振荡回路的去阻尼随着幅值的增大而减小，直到按照电路技术的反馈及幅值引起稳定过程摆动到确定的工作点上。该过程是基于比例调节的原理。
图5以任意单位表示起振过程期间电路54的平均的总吸收电流及在此情况下出现的晶体管中的横向电流I的回转(Rückgang)随时间t变化的波形。如果影响因素如工作电压、晶体管温度或振荡回路品质改变时，反馈相应地跟随，由此电路54动态地不仅适配环境变化而且适配负载状况。这甚至允许关于电流吸收的、谐振器品质的测量。
作为差动调节电压的直流电压差UR的产生对于边带噪声的有效减小是重要的，因为它均匀地作用在相应的PMOS晶体管及NMOS晶体管的工作点上。因此对晶体管的跨导施加了影响，而不会引起在两个半波中输入谐振器的能量的不对称。对此特别有利的是，整流二极管处于正好相当于振荡幅值的平均值的参考电位上。
该电位基本上也可借助低通滤波器在谐振器高点上来取得，但这使谐振回路受到负载及由此使它的品质因数变差。因此该电位通过振荡回路的中间抽头来产生，在对称结构的情况下在该中间抽头上仅加有一个平均的直流电压值，而非交变电压。
如上所述，本发明的另一优点是电路54仅吸取维持振荡所需的工作电流。并且通过栅极之间的差动直流电压使在CMOS结构上桥支路中否则会出现的周期性大横向电流显著地减小，这时电路的相应设计保证了在两个互补晶体管中不会同时流过电流。
因此本发明有助于CMOS技术中的谐振器在噪声及电流损耗方面显著地改善。
振荡回路产生理想的正弦波电压，即产生通过零点的“软边沿(weiche Flanke)”的电压。整流电路这时在两个栅极之间产生出反极性的直流电压。因此这些工作点在相关晶体管的特性曲线上来回移动，以使得相同的半波导致两个晶体管的栅极-源极区段上较小的电压。与图1相比在图2的技术方案中控制电压在一定程度上被扣除了一些。
因此不仅平均地由晶体管在输出端产生的电流变小，并且基于平方特性曲线放大倍数(dI/dU)也下降。此外晶体管开始导通的点被移出。因此电流相重叠的区域减小或甚至可消失。但这仅是该电路的一个正面附加影响，然而它导致了显著的节电，及由此提高了效率。而本发明的实质性优点则在于改善了所产生振荡的频谱纯度。
权利要求
1.具有一个通过一个外部线路(14，18，20)去阻尼的振荡回路(12)的、用于产生具有确定频率的振荡的电路(54)，其特征在于该外部线路(14，18，20)借助至少一个整流电路(60，62)使该振荡回路(12)去阻尼，其中该外部线路(14，18，20)具有一个由场效应晶体管(22，24，26，28)组成的桥式电路。
2.根据权利要求1的电路(54)，其特征在于所述整流电路(60，62)具有比例特性。
3.根据权利要求1或2的电路(54)，其特征在于该外部线路(14，18，20)具有作为场效应晶体管的一些MOSFET晶体管或JFET晶体管(22，24，26，28)组成的一个对称结构，这些晶体管与该振荡回路(12)一起被设置在一个集成电路上。
4.根据权利要求1至3中至少一项的电路(54)，其特征在于该桥式电路具有至少一个第一桥支路(18)和/或一个第二桥支路(20)，其中每个桥支路(18，20)具有由彼此互补的MOSFET晶体管(22，24，26，28)组成的一个对(22，24；26，28)，及其中该整流电路(60，62)具有一个第一整流电路(60)及一个第二整流电路(62)，其中该第一整流电路(60)根据该振荡回路(12)的一个第一端子(34)上的信号控制该第一桥支路(18)的这些晶体管(22，24)的控制栅极(42，44)，及其中该第二整流电路(62)根据该振荡回路(12)的一个第二端子(40)上的信号控制该第二桥支路(20)的这些晶体管(26，28)的控制栅极(36，38)。
5.根据权利要求4的电路(54)，其特征在于每个整流电路(60，62)具有一个信号路径，通过该信号路径使一个处于该振荡回路(12)的所属端子(34，40)上的交变电压施加到这些控制栅极(36，38，42，44)上。
6.根据权利要求4或5的电路(54)，其特征在于每个整流电路(60，62)对一个在该振荡回路(12)上形成的电压进行整流并将该被整流后的电压作为调节干预量提供。
7.根据权利要求6的电路(54)，其特征在于该调节干预量差动地移动一个桥支路(20；18)的互补PMOS晶体管(22；26)及NMOS晶体管(24；28)的工作点。
8.根据权利要求7的电路(54)，其特征在于每个整流电路(60，62)产生一个在互补PMOS晶体管(22；26)及NMOS晶体管(24；28)的控制栅极(42，44；36，38)之间的直流电压差作为调节干预量，该调节干预量通过这些互补PMOS晶体管(22；26)及NMOS晶体管(24；28)的栅极-源极电压的改变来移动这些工作点。
9.根据权利要求8的电路(54)，其特征在于该直流电压差的极性被这样地定向，以使得这些相应的桥支路(18，20)中的横向电流随着振荡回路的振幅的增大而减小。
10.根据权利要求4至9中至少一项的电路(54)，其特征在于每个整流电路(60)，(62)具有一个带有一个第一阳极及一个第一阴极的第一整流二极管(74)，(86)和一个带有一个第二阳极及一个第二阴极的第二整流二极管(80)，(88)，其中该第一整流二极管(74)被这样地设置在该第一桥支路(18)的一个第一晶体管(22)的控制栅极(42)与一个参考电位之间，及该第二整流二极管(80)被这样地设置在该第一桥支路(18)的该第二晶体管(24)的控制栅极(44)与该参考电位之间，以使得所述第一阳极与所述第二阴极处于该参考电位上。
11.根据权利要求8至10中至少一项的电路(54)，其特征在于每个整流电路(60)，(62)由出现在该振荡回路(12)上的振幅导出该直流电压差。
12.根据权利要求10的电路(54)，其特征在于这些整流二极管(74，80，86，88)处于一个精确地与该振幅的平均值相等的参考电位上。
13.根据权利要求12的电路(54)，其特征在于该参考电位通过一个振荡回路线圈(90)的中间抽头来产生，其中该中间抽头仅提供一个平均的直流电压值，而不提供交变电压。
14.根据权利要求11的电路(54)，其特征在于该参考电位通过该振荡器回路线圈在该振荡回路线圈(90)中点以外进行分接来产生。
15.根据权利要求10的电路(54)，其特征在于每个整流电路(60，62)还具有一个由一个电容及一个欧姆电阻组成的并联电路(66，68，70，72)，其中该并联电路(66，68，70，72)与所属的整流二极管(76，80，86，88)串联地连接。
全文摘要
本发明涉及一个具有一个通过外部线路(14，18，20)去阻尼的振荡回路(12)的、用于产生具有确定频率的振荡的电路(54)。该电路(54)的特征在于外部线路(14，18，20)借助一个整流电路(60，62)使振荡回路(12)去阻尼，其中外部线路(14，18，20)具有由场效应晶体管(22，24，26，28)组成的一个CMOS桥式电路。
文档编号H03L5/00GK1649252SQ20051000670
公开日2005年8月3日 申请日期2005年1月31日 优先权日2004年1月30日
发明者H－于尔根·舒尔茨 申请人:Atmel德国有限公司