专利名称：电位转换器的制作方法
技术领域：
本发明是有关于一种电位转换器，且特别是有关于以低温多晶硅制造的电位转换器。
(2)背景技术低温多晶硅(Low Temperature Poly-Silicon，LTPS)的显示器制造技术，其特色系直接在玻璃基板上制作且整合外围电路，使信号传输更为快速而达到较高分辨率的支持。但LTPS较非晶硅(amorphous silicon，a-Si)的制造过程复杂，而造成生产率的下降及增加制造成本。LTPS的主要组件系以互补性氧化金属半导体(Complementary Metal-Oxide Semiconductor，CMOS)的技术较为成熟，而若以P型金属氧化半导体(PMOS晶体管)为主要组件取代CMOS，则可减少光罩数而使制造过程简化。
为了整合电路及成本下降的目的，将以PMOS晶体管设计的各类电路应用于LTPS系为现今设计显示器之一着力方向，而电位转换器(Level Shifter)即为显示器中所应用的电路之一。请参照图1，其绘示系为传统之电位转换器。其依据电压VDD(为0伏特)、VSB(为-20伏特)、VSS(为-30伏特)、VSA(为-15伏特)及输入信号输入以产生输出信号输出。其输入信号输入之振幅系于0至-10伏特之间，其输出信号输出的振幅则于0至-20伏特之间。其为使输出信号输出的振幅于0至-20伏特之间，而增加-30伏特的电压VSS与-15伏特的电压VSA。增加更负的电压提供的代价，即增加额外的功率消耗，并非如此实用。
请参照图2，其显示的乃是一种现有的电位转换器。其中包括晶体管T1、T2、T3、T4、T5、T6、T7、T8、T9及T10，且晶体管T1至T10皆具有漏极D、源极S与门极G。图2的电位转换器系根据电压VSS、VDD、输入信号In1及In2动作，且分为输入级(Input Stage)、开关级(Switch stage)及输出级(Output stage)，并产生电压V1、V2、V3及V4以对各级的电路产生不同的影响。而图中的晶体管T7及T8于动作时，会形成一电流路径自电压VDD至电压VSS，产生一静态电流(StaticCurrent)而造成持续的功率损耗。晶体管T1及T2与晶体管T3及T4亦有类似情况。
然而，今携带式的电子产品，如行动电话，若将上述的电位转换器用于携带式的电子产品的显示面板，另其耗电的缺点，使得电子产品的电池续航力不如预期而使产品的市场竞争力将大幅下滑。
(3)发明内容有鉴于此，本发明的目的就是在提供一种以低温多晶硅的制造方法制成的电位转换器。
根据本发明的目的，提出一种电位转换器，系以低温多晶硅的制造方法制成。电位转换器包括耦合电路、PMOS开关、第一PMOS晶体管及第二PMOS晶体管。耦合电路接收第一信号及第二信号产生第一控制信号及第一参考电压。第一信号与第二信号系为反相。PMOS开关系受第一控制信号的控制，以选择第一参考电压或第二参考电压为一第二控制信号。第一PMOS晶体管系受第一控制信号的控制。第二PMOS晶体管系受第二控制信号的控制。第二PMOS开关与第一PMOS开关的连接点系产生一输出信号，且输出信号的位准系为第一信号的位准平移所得。
(4)
为让本发明的上述目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明如下图1绘示系为传统的电位转换器。
图2绘示系另一传统的电位转换器。
图3绘示系依照本发明第一实施例的电位转换器的电路图。
图4绘示系单向导通装置的第一实施例的电路图。
图5绘示系单向导通装置的第二实施例的电路图。
图6绘示系第一实施例的电位转换器的信号时序图。
图7绘示系依本发明一第二实施例的电位转换器的电路图。
图8绘示系第二实施例中的电位转换器的信号时序图。
(5)具体实施方式
请参照图3，其绘示依照本发明一第一实施例的电位转换器的电路图。本实施提出的电位转换器300系以低温多晶硅(Low Temperature Poly-Silicon，LTPS)的制造方式制成。电位转换器300包括PMOS开关M31、PMOS晶体管M32、PMOS晶体管M33及耦合电路310。PMOS开关M31的栅极系接收信号S32，其漏极系提供第一参考电压。PMOS开关M31则选择第一参考电压或第二参考电压为信号S33，其源极系接收信号S31，信号S31即具有第一参考电压的位准。PMOS晶体管M32的栅极系接收信号S32，其源极系接收信号S31。PMOS晶体管M33的栅极系与PMOS开关M31的漏极耦接并接收信号S33，其漏极系耦接至低电压V31，其源极系与PMOS晶体管M32的漏极耦接并产生输出信号X3。耦合电路310用以接收信号S31及信号S32以输出第二参考电压。
耦合电路310包括PMOS晶体管M34、PMOS晶体管M35、电容C31、电容C32及单向导通装置311。PMOS晶体管M34的源极系耦接至低电压V31。PMOS晶体管M35的栅极系与PMOS晶体管M34的漏极耦接，其漏极系与PMOS晶体管M34的栅极耦接，其源极系耦接至低电压V31。电容C31的一端系接收信号S31，其另一端系与PMOS晶体管M34的漏极耦接。电容C32的一端系接收信号S32，其另一端系与PMOS晶体管M35的漏极耦接。单向导通装置311其输入端耦接至PMOS晶体管M34的漏极，其输出端系与PMOS晶体管M31的漏极耦接并产生第二参考电压。
单向导通装置311达成的方式如下所述。请参照图4，其绘示系单向导通装置311的第一实施例的电路图。单向导通装置311包括串接的N个二极管D1至DN，各个二极管D的正端耦接至前一二极管D的负端，二极管D1的正端系单向导通装置311的输入端，二极管DN的负端系单向导通装置311的输出端。请参照图5，其绘示系单向导通装置的第二实施例的电路图。单向导通装置311包括串接的M个PMOS晶体管K1至KM。各个PMOS晶体管K的漏极系与栅极耦接，各个PMOS晶体管K的漏极系耦接至前一PMOS晶体管K的源极。PMOS晶体管K1的漏极系单向导通装置311的输入端。PMOS晶体管KM的源极系单向导通装置311的输出端。然单向导通装置311中的二极管或PMOS晶体管，并非限于复数个，只要可达提供参考电压及单向导通的功用即可。
于本实施例中，信号S31为9至0伏特的时脉信号，信号S32为9至0伏特的时脉信号且与信号S31反相。低电压V31为-6伏特。请同时参照图3及图6，图6绘示系第一实施例的电位转换器的信号时序图。电压VO32为PMOS晶体管M34的漏极电压，电压VO33为PMOS晶体管M35的漏极电压。于此，先叙述耦合电路310的内部电路运作。于时段t1时，信号S31为9伏特，信号S32为0伏特。此时，电压VO32及电压VO33的电压为初始状态，较难定义，则假设其接近低电压V31的值-6伏特。
于时段t2时，信号S31为0伏特，信号S32为9伏特。因电容C31的耦合效应(coupling)，其跨压系为一定，则于时段t1时，其跨压因电压VO32及信号S31的缘故，已为9伏特与-6伏特的差值即15伏特。则时段t2时，信号S3 1降为0伏特，则电压VO32顺势降为-15伏特，使PMOS晶体管M35导通，使电压VO33真正为-6伏特。于时段t3时，信号S31为9伏特，信号S32为0伏特。电压VO33亦由电容C32的耦合效应，降至-15伏特，使PMOS晶体管M34导通，使电压VO32真正为-6伏特。于时段t4’时，电压VO32则为-15伏特。则电压VO32自此之后已与信号S31为同相，当信号S31为9伏特，电压VO32为-6伏特，当信号S31为0伏特，电压VO32为-15伏特。
现在就电位转换器300的信号整体动作做下列描述。于时段t1时，信号S31为9伏特，信号S32为0伏特。PMOS开关M31及M32导通，使信号S33及输出信号X3为9伏特，而使PMOS晶体管M33不导通。因PMOS晶体管M33不导通，而不会产生由信号S31流至低电压V31的电流，避免功率损耗。于时段t2时，PMOS开关M31及M32为不导通。因电压VO32为-15伏特，单位导通装置311输出电压VO32的位准，即前所定义的第二参考电压，使信号S33为-15伏特，而使得PMOS晶体管M33导通，使输出信号X3为-6伏特。信号S33自时段t2之后，即-15至9伏特的信号。自此之后，可得输出信号X3的振幅为9伏特至-6伏特，且随着信号S31及S32而变动。
请参照图7，其绘示系依本发明一第二实施例的电位转换器的电路图。本实施提出的电位转换器400系以低温多晶硅的方式达成。电位转换器400包括PMOS开关M41、PMOS晶体管M42、PMOS晶体管M43及耦合电路410。PMOS开关M41的栅极系接收信号S43，其漏极系提供第三参考电压，其源极系偏压于高电压V41。PMOS开关M41则选择第三参考电压或第四参考电压为信号S44。PMOS晶体管M42的栅极系接收信号S43，其源极系偏压于高电压V41。PMOS晶体管M43的栅极系接收信号S44，其漏极系耦接至低电压V42，其源极系与PMOS晶体管M42的漏极耦接并产生信号X4。耦合电路410用以接收信号S41及信号S42以产生信号S43及提供第四参考电压。
耦合电路410包括PMOS晶体管M44、M45、M46、M47、电容C41、C42、C43、C44及单向导通装置311。晶体管M44的源极系耦接至低电压V42。PMOS晶体管M45的栅极系与PMOS晶体管M44之漏极耦接，其漏极系与PMOS晶体管M44之栅极耦接，其源极系耦接至低电压V42。电容C41之一端系接收信号S41，其另一端系与PMOS晶体管M44之漏极耦接。电容C42之一端系接收信号S42，其另一端系与PMOS晶体管M45之漏极耦接。
PMOS晶体管M46之源极偏压于高电压V41。PMOS晶体管M47之栅极系耦接至PMOS晶体管M46之漏极，PMOS晶体管M47之漏极系耦接至PMOS晶体管M46之栅极，且PMOS晶体管M47之源极系偏压于高电压V41。电容C43之一端点系接收信号S42，其另一端点O43系与PMOS晶体管M46之漏极耦接以产生信号S43。电容C44之一端点系接收信号S41，其另一端点O44系与PMOS晶体管M47之漏极耦接。单向导通装置311其输出端耦接至PMOS开关M41之漏极并提供第四参考电压，其输入端系与PMOS晶体管M44之漏极耦接。单向导通装置311之内容已于第一实施例中描述，于此不再重复。
请同时参照图7及图8，图8绘示系第二实施例中之电位转换器之信号时序图。信号S41及S42之振幅系于5及0伏特之间之时脉信号，且其互为反相。高电压V41为9伏特，低电压V42为-6伏特。电压VO44为PMOS晶体管M47之漏极之电压。
以下将说明信号S43如何产生。于时段t1’时，信号S41为0伏特，信号S42为5伏特。此时端点O43之信号S43及端点O44之电压VO44，因其为初始状态，则假设接近高电压V41之值，9伏特。于时段t2’时，信号S41为5伏特，信号S42为0伏特。因电容C43之耦合效应，则于时段t1’时，其跨压因信号S43及信号S42之缘故，已为9伏特与5伏特之差值即4伏特。则时段t2’时，信号S42降为0伏特，则信号S43顺势降为4伏特，使PMOS晶体管M47导通，使电压VO44真正为9伏特。于时段t3’时，信号S41为0伏特，信号S42为5伏特。端点O44之电压VO44亦由电容C44之耦合效应，降至4伏特，使PMOS晶体管M46导通，使信号S43真正为9伏特。于时段t4’时，信号S43则为4伏特。则信号S43自此之后已与信号S42为同相之时脉信号，当信号S42为5伏特，信号S43为9伏特，当信号S42为0伏特，信号S43为4伏特。
信号S44系由PMOS开关M41所提供之第三参考电压及单向导通装置提供之第四参考电压而成。第三参考电压即PMOS开关M41导通时之高位压V41。第四参考电压系由单向导通装置311于PMOS开关M41不导通所提供，本实施例中系-10伏特。因PMOS晶体管M44、M45、电容C41、C42及单向导通装置所构成之电路，其架构与动作系与耦合电路310相同，仅于信号位准不同。凡熟识此技艺者皆可由前一实施例而推导此部份电路所提供之第四参考电压，将不再予以说明。以下将直接以信号S44说明电位转换器400之动作。
以下将说明电位转换器400之信号动作。于时段t1’时，信号S43为9伏特，信号S44为-10伏特。使PMOS开关M41及PMOS晶体管M42不导通，PMOS晶体管M43导通，而使输出信号X4为-6伏特。于时段t2’时，信号S43为4伏特，信号S44为9伏特。使PMOS开关M41及PMOS晶体管M42导通，PMOS晶体管M43导通，而使输出信号X4为-6伏特。自此之后，输出信号X4之振幅即位于9与-6伏特之间，且与信号S41同相。
而依本发明之概念，信号S31、S32、S41、S42、低电压V31、低电压V42及高电压V41之值并非一定，只要可使上述之组件可动作如前述之实施例即可。且因本发明所提出之概念，因其设计已使PMOS晶体管之导通与否不会形成静态电流，而造成功率消耗。
本发明上述实施例所揭露之电位转换器，因可以LTPS之制造方式达成，且本身之制程即可减少光罩数而达到兼具整合电路及成本下降之优点。再者，其电路设计亦可避免稳定电流而造成之功率损耗，或为了输出信号之振幅范围而提供之更高压或更低压之电压源而造成之功率损耗，使产品之应用性大为提升。
综上所述，虽然本发明已以一较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明之精神和范围内，当可作各种之更动与润饰，因此本发明之保护范围当视后附之申请专利范围所界定者为准。
权利要求
1.一种电位转换器，其包括一耦合装置，经一第一输入端与一第一信号耦接，经一第二输入端与一第二信号耦接，经由一第一输出端输出一第一控制信号，经由一第二输出端输出一第一参考电压，且该第一信号与该第二信号系为反相；一第一型控制晶体管，包括有一第一栅极、一第一源极以及一第一漏极，该第一栅极系由该第一控制信号控制，而该第一漏极则用以输出一第二参考电压；一第一型第一晶体管，包括有一第二栅极、一第二源极以及一第二漏极，其中该第二栅极则系由该第一控制信号控制；一第一型第二晶体管，包括有一第三栅极、一第三源极以及一第三漏极，其中该第三栅极系由该第一参考电压或该第二参考电压所控制，该第三源极与该第二漏极耦接且产生一输出信号；其中该输出信号的位准为该第一信号的位准平移所得。
2.根据权利要求1所述的电位转换器，其特征在于，该耦合装置包括一第一型第三晶体管，包括有一第四栅极、一第四漏极以及一第四源极，该第四源极系耦接于一第一偏压；一第一型第四晶体管，包括有一与该第四漏极耦接之第五栅极、一与该第一偏压耦接之第五源极以及一与该第四栅极耦接之第五漏极；一第一电容，耦接该第一信号至该第四漏极；一第二电容，耦接该第二信号至该第五漏极；及一单向导通装置，耦接该第四漏极以及该第一漏极，并经由该输出端输出该第一参考电压。
3.根据权利要求2所述的电位转换器，其特征在于，该耦合装置更包括一第一型第五晶体管，包括有一第六栅极、一第六漏极以及一第六源极，该第六源极系耦接于一第二偏压；一第一型第六晶体管，包括有一与该第六漏极耦接之第七栅极、一与该第二偏压耦接之第七源极以及一与该第六栅极耦接之第七漏极，其中该第七漏极产生该第一控制信号；一第三电容，耦接该第一信号至该第六漏极；及一第四电容，耦接该第二信号至该第七漏极。
4.根据权利要求2所述的电位转换器，其特征在于，该单向导通装置包括N个串联之二极管，N为自然数且大于或等于1。
5.根据权利要求2所述的电位转换器，其特征在于，该单向导通装置包括M个串联之晶体管，M为自然数且大于或等于1。
6.根据权利要求1～5项其中之一所述的电位转换器，其特征在于，该第一型为P型。
7.根据权利要求6所述的电位转换器，其特征在于，该P型晶体管是P型低温多晶硅晶体管。
8.一种电位转换器，其包括一第一型控制晶体管，包括有一第一栅极、一第一源极以及一第一漏极，其中该第一源极用以接收一第一信号，该第一栅极系由一第二信号控制，而该第一漏极则用以输出一第一参考电压，且该第一信号与该第二信号系为反相；一耦合装置，经一第一输入端与该第一信号耦接，经一第二输入端与该第二信号耦接，经一第三输入端与一偏压耦接，且经由一输出端输出一第二参考电压，且该输出端与该第一漏极耦接；一第一型第一晶体管，包括有一第二栅极、一第二源极以及一第二漏极，其中该第二源极用以接收该第一信号，而该第二栅极则系由该第二信号控制；一第一型第二晶体管，包括有一第三栅极、一第三源极以及一第三漏极，其中该第三栅极系由该第一参考电压或该第二参考电压所控制，该第三漏极系耦接该偏压，该第三源极与该第二漏极耦接且产生一输出信号；其中该输出信号之位准为该第一信号之位准平移所得。
9.根据权利要求8所述的电位转换器，其特征在于，该耦合装置更包括一第一型第三晶体管，包括有一第四栅极、一第四漏极以及一与该偏压耦接之第四源极；一第一型第四晶体管，包括有一与该第四漏极耦接之第五栅极、一与该偏压耦接之第五源极以及一与该第四栅极耦接之第五漏极；一第一电容，耦接该第一信号至该第四漏极；一第二电容，耦接该第二信号至该第五漏极；以及一单向导通装置，耦接该第四漏极以及该第一漏极，并经由该输出端输出该第二参考电压。
10.根据权利要求9所述的电位转换器，其特征在于，该单向导通装置包括N个串联之二极管，N为自然数且大于或等于1。
11.根据权利要求9所述的电位转换器，其特征在于，该单向导通装置包括M个串联之晶体管，M为自然数且大于或等于1。
12.根据权利要求8-11项其中之一所述的电位转换器，其特征在于，该第一型为P型。
13.根据权利要求12项其中之一所述的电位转换器，其特征在于，该P型晶体管是P型低温多晶硅晶体管。
14.一种电位转换器，其包括一耦合装置，经一第一输入端与一第一信号耦接，经一第二输入端与一第二信号耦接，经一第三输入端与一第一偏压耦接，经一第四输入端与一第二偏压耦接，经由一第一输出端输出一第一控制信号，经由一第二输出端输出一第一参考电压，且该第一信号与该第二信号系为反相；一第一型控制晶体管，包括有一第一栅极、一第一源极以及一第一漏极，其中该第一源极耦接该第一偏压，该第一栅极系由该第一控制信号控制，而该第一漏极则用以输出一第二参考电压；一第一型第一晶体管，包括有一第二栅极、一第二源极以及一第二漏极，其中该第二源极耦接该第一偏压，而该第二栅极则系由该第一控制信号控制；一第一型第二晶体管，包括有一第三栅极、一第三源极以及一第三漏极，其中该第三栅极系由该第一参考电压或该第二参考电压所控制，该第三漏极系耦接该第二偏压，该第三源极与该第二漏极耦接且产生一输出信号；其中，该输出信号之位准系为该第一信号之位准平移所得。
15.根据权利要求14所述的电位转换器，其特征在于，该耦合装置更包括一第一型第三晶体管，包括有一第四栅极、一第四漏极以及一与该第二偏压耦接之第四源极；一第一型第四晶体管，包括有一与该第四漏极耦接之第五栅极、一与该第二偏压耦接之第五源极以及一与该第四栅极耦接之第五漏极；一第一电容，耦接该第一信号至该第四漏极；一第二电容，耦接该第二信号至该第五漏极；一单向导通装置，耦接该第四漏极以及该第一漏极，并经由该输出端输出该第一参考电压；一第一型第五晶体管，包括有一第六栅极、一第六漏极以及一第六源极，该第六源极系耦接于一第一偏压；一第一型第六晶体管，包括有一与该第六漏极耦接之第七栅极、一与该第一偏压耦接之第七源极以及一与该第六栅极耦接之第七漏极，其中该第七漏极产生该第一控制信号；一第三电容，耦接该第一信号至该第六漏极；以及一第四电容，耦接该第二信号至该第七漏极。
16.根据权利要求15所述的电位转换器，其特征在于，该单向导通装置包括N个串联的二极管，N为自然数且大于或等于1。
17.根据权利要求15所述的电位转换器，其特征在于，该单向导通装置包括M个串联的晶体管，M为自然数且大于或等于1。
18.根据权利要求14～17项其中之一所述的电位转换器，其特征在于，该第一型为P型。
19.根据权利要求18所述的电位转换器，其特征在于，该P型晶体管是P型低温多晶硅晶体管。
全文摘要
一种电位转换器包括耦合电路、PMOS开关、第一PMOS晶体管及第二PMOS晶体管。耦合电路接收第一信号及第二信号产生第一控制信号及第一参考电压。第一信号与第二信号系为反相。PMOS开关系受第一控制信号之控制，以选择第一参考电压或第二参考电压为一第二控制信号。第一PMOS晶体管系受第一控制信号之控制。第二PMOS晶体管系受第二控制信号之控制。第二PMOS晶体管与第一PMOS晶体管之连接点系产生一输出信号。
文档编号H03K19/00GK1645749SQ20051000917
公开日2005年7月27日 申请日期2005年2月1日 优先权日2005年2月1日
发明者叶信宏 申请人:友达光电股份有限公司