专利名称：电源启动重置电路的制作方法
技术领域：
本实用新型涉及一种电源启动重置电路，尤其涉及一种可精确设定重置完成电压的电源启动重置电路。
背景技术：
大部分的集成电路晶片通常设置有许多的晶体管与基本的逻辑电路单元。在开启电源电压之后，电源电压从零逐渐上升至一预定的稳定值，随后使集成电路晶片在此稳定值下进行正常的操作。为了避免集成电路晶片的晶体管与逻辑电路单元发生初始状态不确定的状况，必须在电源电压达到稳定的操作电压位准之前，对于集成电路晶片的晶体管与逻辑电路单元进行重置阶段的操作。因此，电源启动(Power-On)重置电路提供一电源启动重置信号，用以在电源电压达到稳定值之前控制重置阶段的进行与终止，而确保集成电路晶片具有确定的初始状态。
典型上，同一个集成电路晶片可设计成允许其操作于电源电压具有各种稳定值的应用状况。然而，无论电源电压的稳定值为何，集成电路晶片皆要求在电源电压达到某一特定值时，重置阶段即必须完成(因此以下称此特定值为“重置完成电压”)。亦即，集成电路晶片的初始状态必须在电源电压达到重置完成电压时即已确定以便开始进行正常操作。不幸地，已知的电源启动重置电路无法满足此项要求。
实用新型内容本实用新型的目的在于提供一种电源启动重置电路，可设定并调整重置完成电压。
依据本实用新型的电源启动重置电路具有重置开始电路、重置完成电路、以及闭锁电路。重置开始电路响应于电源电压而产生重置开始信号。当该电源电压达到一预定的重置完成电压时，重置完成电路产生重置完成信号。闭锁电路产生电源启动重置信号，其具有第一状态与第二状态。响应于重置开始信号，闭锁电路使电源启动重置信号转态至第一状态。响应于重置完成信号，闭锁电路使电源启动重置信号转态至第二状态。
重置完成电路具有电压检测单元、参考电压产生单元、以及电压比较单元。电压检测单元产生一检测电压，其代表电源电压。参考电压产生单元产生一参考电压，其关联于重置完成电压。电压比较单元比较检测电压与参考电压，使得当检测电压达到参考电压时，电压比较单元被触发而产生重置完成信号。
在一实施例中，响应于重置开始信号，闭锁电路起动(enable)重置完成电路。在另一实施例中，闭锁电路与重置完成电路间设置有一延迟电路，用以在闭锁电路使电源启动重置信号处于第一状态之后，经过一延迟时间后才起动重置完成电路。
本实用新型具有以下有益技术效果本实用新型的电源启动重置电路提供一电源启动重置信号，以在电源电压达到稳定值之前控制重置阶段的进行与终止，从而确保了集成电路晶片具有确定的初始状态，亦即，集成电路晶片的初始状态在电源电压达到重置完成电压时即已确定以便开始进行正常操作。
下文中的说明与附图将使本实用新型之前述与其他目的、特征、与优点更明显。兹将参照附图详细说明依据本新型的较佳实施例。
图1显示依据本实用新型第一实施例的电源启动重置电路的详细电路图。
图2显示依据本实用新型第一实施例的电源启动重置电路的操作波形时序图。
图3显示依据本实用新型第二实施例的电源启动重置电路的详细电路图。
图4显示依据本实用新型第二实施例的电源启动重置电路的操作波形时序图。
主要元件符号说明10，30电源启动重置电路11重置开始电路12闭锁电路13重置完成电路14延迟电路C1，C2电容R1，R2，Ra，Rb电阻n1～n4，p1～p5晶体管RST重置开始信号FNS重置完成信号POR电源启动重置信号EN，EN’起动信号FB反馈信号Vpw电源电压Vsen检测电压Vref参考电压Vdly延迟电压Ipw电源电流
具体实施方式图1显示依据本新型第一实施例的电源启动重置电路10的详细电路图。参照图1，电源启动重置电路10包括一重置开始电路11、一闭锁电路12、以及一重置完成电路13。重置开始电路11产生一重置开始信号RST，且施加至闭锁电路12。重置完成电路13产生一重置完成信号FNS，且施加至闭锁电路12。重置完成电路13基于从闭锁电路12的输出端所反馈的起动信号EN而启动。响应于重置开始信号RST与重置完成信号FNS，闭锁电路12决定电源启动重置信号POR的状态。电源启动重置信号POR施加至集成电路晶片中的其他电路(未图示)以进行重置阶段的操作。
重置开始电路11主要具有一电压检测单元以及一触发单元。电压检测单元产生一检测电压Vsen，用以代表电源电压Vpw。电压检测单元由电阻R1与电容C1串联而成的电容性分压电路所实施。当电源电压Vsen。从零开始上升时，电阻R1与电容C1间的串联耦合点A提供一随着电源电压Vpw而变化的分压，作为检测电压Vsen。触发单元由一施密特触发器ST串联一反相器所实施。施密特触发器ST可视为一具有磁滞效应(Hysteresis)的反相器，用以防止检测电压Vsen上可能存在的杂讯错误地造成触发事件。一旦电源电压Vpw。达到适当的电压而触发施密特触发器ST，由重置开始电路11所产生的重置开始信号RST施加一上升沿至闭锁电路12的第一输入端S。响应于重置开始信号RST的上升沿，闭锁电路12使电源启动重置信号POR进入低电平状态，以便开始进行重置阶段。在图1所示的实施例中，闭锁电路12主要由两个交叉耦合的NAND逻辑门所形成，但闭锁电路12亦可由其他种类的逻辑门所实施，只要其可执行相同的逻辑运算功能。
重置完成电路13主要具有一开关单元、一电压检测单元、一参考电压产生单元、以及一电压比较单元。开关单元由三个晶体管开关n1至n3所构成，分别用以控制电压比较单元、参考电压产生单元、与电压检测单元的电流路径。当起动信号EN处于低电平时，三个晶体管开关n1至n3皆不导通，因此无任何电流路径形成于电源电压Vpw与地面电位间。换言之，通过开关单元的设置，重置完成电路13可由起动信号EN控制启动与否，而仅在起动信号EN处于高电平状态时才进行操作。参考电压产生单元可由电阻R2与一耦合成二极管的晶体管n4所构成，串联于电源电压Vpw与地面电位间，用以产生一参考电压Vref。因此，参考电压Vref大约等于一个二极管导通的压降。晶体管开关n2控制参考电压产生单元的电流路径。电压检测单元可由电阻Ra与Rb所构成的电阻性分压器所实施，耦合于电源电压Vpw与地面电位间，用以产生一分压[Rb/(Ra+Rb)]*Vpw。晶体管开关n3控制电压检测单元的电流路径。
电压比较单元主要具有由晶体管p1与p2所构成的差动放大对，其由晶体管p3与p4所构成的电流镜所驱动。晶体管开关n1控制电压比较单元的电流镜的电流路径。从电压检测单元而来的分压[Rb/(Ra+Rb)]*Vpw施加至晶体管p1的门极，而从参考电压产生单元而来的参考电压Vref施加至晶体管p2的门极。因此，电压比较单元基于分压[Rb/(Ra+Rb)]*Vpw与参考电压Vref间的比较而决定重置完成信号FNS的状态。当分压[Rb/(Ra+Rb)]*Vpw小于参考电压Vref时，重置完成信号FNS处于高电平状态。一旦分压[Rb/(Ra+Rb)]*Vpw达到参考电压Vref，电压比较单元即受到触发而使重置完成信号FNS进入低电平状态。重置完成信号FNS施加至闭锁电路12的第二输入端R。响应于重置完成信号FNS的下降沿，电源启动重置信号POR转态成高电平，以便结束重置阶段。
因此，借着设定参考电压Vref的值，即可精确地决定重置阶段的终止时机，亦即精确地控制重置完成电压的值，其经由[(Ra+Rb)/Rb]*Vref计算而得。换言之，当电源电压Vpw上升至预先设定的重置完成电压时，电源启动重置信号POR即受触发而终止重置阶段，以便集成电路晶片预备好进行正常操作。
图2显示依据本实用新型第一实施例的电源启动重置电路10的操作波形时序图。参照图2，假设电源电压Vpw从时间T0起由零逐渐上升、于时间T1达到第一电压V1、于时间T2达到第二电压V2、、并且于时间T3达到第三电压V3且随后即维持稳定。当电源电压Vpw仍处在小于可导通晶体管的临界电压的状况，亦即在大约0.7伏特以下时，起动信号EN与电源启动重置信号POR因电路中所存在的杂散电容而随着电源电压Vpw一起增大。再者此期间中，因为各晶体管均尚未导通，故并未消耗任何电源电流Ipw。在时间T1，起动信号EN进入高电平状态且电源启动重置信号POR进入低电平状态，因为电源电压Vpw，达到第一电压V1而触发施密特触发器ST。因此，时间T1代表重置阶段的开始。
从时间T1至T2，随着电源电压Vpw的增大，起动信号EN的高电平状态亦增大，而电源启动重置信号POR仍继续维持于地面电位。此期间中，因为重置完成电路13开始进行操作，亦即前述各单元的电流路径因起动信号EN而导通，所以造成电源电流IPW开始显著地消耗。在时间T2，电源启动重置信号POR转态成高电平状态而结束重置阶段，因为电源电压Vpw达到第二电压V2(重置完成电压)而触发重置完成电路13的电压比较单元。此外，起动信号EN亦同时转态成低电平状态而中断重置完成电路13的所有电流路径。因此，自时间T2以后，电源电流Ipw的消耗降低至零，并且电源启动重置信号POR随着电源电压Vpw一起上升至稳定值。
图3显示依据本新型第二实施例的电源启动重置电路30的详细电路图。图3所示的电路元件中相同于图1所示的电路元件者以相同的参考编号加以标示，且为简化说明起见，下文省略其说明。第二实施例不同于第一实施例之处在于图3所示的第二实施例还包含一延迟电路14，用以在闭锁电路12受到重置开始信号RST触发后，仍须经过一段延迟时间Tdly之后才起动重置完成电路13以进行操作，从而更加节省电源电流Ipw的消耗。具体而言，延迟电路14主要具有一延迟电压产生单元以及一逻辑控制单元。延迟电压产生单元由晶体管p5与电容C2串联于电源电压Vpw与地面电位间而形成，用以产生一延迟电压Vdly。在电源电压Vpw上升而导通晶体管p5之后，电容C2被充电而使跨在其上的延迟电压Vdly逐渐增大。逻辑控制单元主要由NAND逻辑电路所组成，用以接收从闭锁电路12而来的反馈信号FB与延迟电压Vdly。在延迟电路14的控制下，虽然反馈信号FB在施密特触发器ST触发后即已立即转态成高电平，但第二实施例的起动信号EN’仍旧被抑制于地面电位。必须等到延迟电压Vdly上升至足够使逻辑控制单元的NAND逻辑门视之为高电平信号时，第二实施例的起动信号EN’才会转态成高电平。请注意延迟电路14亦可由其他类型的模拟计时器或数字计数器所实施，只要能提供并控制所期望的延迟时间Tdly即可。
图4显示依据本实用新型第二实施例的电源启动重置电路30的操作波形时序图。参照图4，第二实施例的反馈信号FB实质上相同于第一实施例的起动信号EN，因为两者皆为闭锁电路12的输出信号。在时间T1至TEN的延迟时间Tdly内，虽然电源启动重置信号POR已经转态至地面电位而开始进行重置阶段，但第二实施例的起动信号EN’仍维持于低电平，因而抑制电源电流Ipw的消耗。只有从时间TEN开始，第二实施例的起动信号EN’才转态成高电平而使重置完成电路13开始进行操作。因此，仅在时间TEN至T2间，电源电流Ipw才显著地消耗。
虽然本实用新型已通过较佳实施例作为例示加以说明，应了解者为本实用新型不限于此被揭露的实施例。相反地，本实用新型意在覆盖对于本领域的熟练技术人员而言是明显的各种修改与相似配置。因此，本申请的保护范围应得到最广的诠释，以包容所有此类修改与相似配置。
权利要求1.一种电源启动重置电路，其特征在于，包含一重置开始电路，用以响应于一电源电压而产生一重置开始信号；一重置完成电路，用以在该电源电压达到一预定的重置完成电压时产生一重置完成信号；以及一闭锁电路，用以产生一电源启动重置信号，其具有一第一状态与一第二状态，其中响应于该重置开始信号，该闭锁电路使该电源启动重置信号转态至该第一状态，并且响应于该重置完成信号，该闭锁电路使该电源启动重置信号转态至该第二状态。
2.根据权利要求1所述的电源启动重置电路，其中该电源启动重置信号的该第一状态实质上等于一地面电位，并且该电源启动重置信号的该第二状态实质上等于该电源电压。
3.根据权利要求1所述的电源启动重置电路，还包含一延迟电路，设置于该闭锁电路与该重置完成电路之间，用以在该闭锁电路使该电源启动重置信号处于该第一状态之后，经过一延迟时间后才起动该重置完成电路。
4.根据权利要求1所述的电源启动重置电路，其中该重置开始电路包含一电压检测单元，用以产生一检测电压，其代表该电源电压，以及一触发单元，由该检测电压所触发而产生该重置开始信号。
5.根据权利要求1所述的电源启动重置电路，其中该重置完成电路包含一电压检测单元，用以产生一检测电压，其代表该电源电压，一参考电压产生单元，用以产生一参考电压，其关联于该预定的重置完成电压，以及一电压比较单元，用以比较该检测电压与该参考电压，使得当该检测电压达到该参考电压时，该电压比较单元被触发而产生该重置完成信号。
6.根据权利要求5所述的电源启动重置电路，其中该重置完成电路还包含一开关单元，使得该闭锁电路经由该开关单元而导通该电压检测单元、该参考电压产生单元、以及该电压比较单元的电流路径。
专利摘要电源启动重置电路具有重置开始电路、重置完成电路、以及闭锁电路。重置开始电路响应于电源电压而产生重置开始信号。当该电源电压达到一预定的重置完成电压时，重置完成电路产生重置完成信号。闭锁电路产生电源启动重置信号，其具有第一状态与第二状态。响应于重置开始信号，闭锁电路使电源启动重置信号转态至第一状态。响应于重置完成信号，闭锁电路使电源启动重置信号转态至第二状态。
文档编号H03K17/22GK2831612SQ20052011302
公开日2006年10月25日 申请日期2005年7月11日 优先权日2005年7月11日
发明者陈企扬, 李荣钦 申请人:圆创科技股份有限公司