上电时序控制电路、控制方法、供电装置及电子终端的制作方法
【技术领域】
[0001]本发明涉及电源控制技术领域，特别是涉及上电时序控制电路、控制方法、供电装置及电子终端。
【背景技术】
[0002]在多电源电子系统中，1C芯片集成度提高，复杂度及数量也大大增加。为保证多电源电子系统正常上电，并能正常稳定可靠的工作，必须对电源上电时序进行控制。同时，电源时序控制对消除复杂1C芯片的闩锁效应也尤其重要。不合理的上电时序会影响1C芯片的工作寿命及多电源电子系统的工作稳定性。
[0003]在现有技术中，控制多电源的上电时序的方案主要有以下三种:第一种是利用电源模块的使能端控制；第二种是通过调整电源缓启动电路的时间常数进行控制上电；第三种是利用专用的上电时序控制器。
[0004]第一种方案是利用前级上电的电源输出控制串联的二极管导通截止，直接控制后端的电源电路使能，该方法的主要特点是电路简单，适合二到三路电源且各个电源基本要求同时上电。由于只是简单的二极管作为开关控制电路，无法控制各路电源上电的时延，且工作不可靠，当电源本身上电时序和期望值相差比较大时容易将二极管烧毁。
[0005]第二种方案是通过调整电源缓启动电路的时间常数进行控制上电，用于多路电源由各分离的电源模块提供的情况，各电源模块采用分离的缓启动电路控制输出电源的上电次序，但由于各模块的启动时间和上电时间各不相同，缓启动电路所设置的时间参数不能适用于不同厂家的电源模块，可控性较差，同时对于先上电的电源电压是采用后上电的电源电压转换而成的电源方案，依然无法采用这种方法。
[0006]第三种方案通过电源上电时序控制器CPLD等可编程逻辑器件控制各路电源的上电顺序及时序。CPLD控制器在终端产品上面很少独有，单独为上电时序增加CPLD控制器就是增加物料成本和软件开发成本，把处理方案复杂化了。
【发明内容】
[0007]鉴于以上所述现有技术的缺点，本发明的目的在于提供上电时序控制电路、控制方法、供电装置及电子终端，用于解决现有技术中上电时序控制不可靠或成本高的问题。
[0008]为实现上述目的及其他相关目的，本发明提供一种上电时序控制电路，包括:触发单元，包括第一触发器及第二触发器；所述第一触发器的两个输入端分别连接有第一延时的第一延时电路及第二延时电路，其中，所述第一延时电路用于设定第一延时，第二延时电路用于设定第二延时，以使所述第一触发器的至少一第一输出端所输出的第一电源驱动信号的延时为所述第一延时及第二延时之和；所述第二触发器的两个输入端分别连接有第三延时电路及第四延时电路；其中，所述第三延时电路用于设定第三延时，第四延时电路用于设定第四延时，以使所述第二触发器的至少一第二输出端所输出的第二电源驱动信号的延时为所述第三延时及第四延时之和；所述第一触发器的输出端及所述第二触发器的输出端分别连接一路电源单元，以通过所述第一电源驱动信号和第二电源驱动信号间的延时差形成两路电源单元的上电时序。
[0009]于本发明的一实施例中，所述第一延时电路、第二延时电路、第三延时电路及第四延时电路为RC延时电路。
[0010]于本发明的一实施例中，所述电源单元包括:电源芯片；所述第一输出端及第二输出端连接电源芯片的方式包括:连接于电源芯片的使能端以控制电源芯片的输出。
[0011]于本发明的一实施例中，所述电源单元的输出端经开关器件引出供连接负载的负载端，所述开关器件具有控制端；所述第一输出端第二输出端连接电源芯片的方式包括:连接所述开关器件的控制端，以控制所述开关器件的通或断来控制电源芯片与负载连接的通或断。
[0012]于本发明的一实施例中，所述开关器件为M0S管，所述控制端为所述M0S管的栅极。
[0013]于本发明的一实施例中，所述开关器件为N沟道M0S管，其源极连接所述电源单元的输出端，漏极连接所述负载端；所述第二输出端连接所述M0S管的栅极且经过上拉电阻接至所述M0S管的源极。
[0014]于本发明的一实施例中，所述电源单元为DC-DC电源转换器。
[0015]为实现上述目的及其他相关目的，本发明提供一种供电装置，包括:所述的上电时序控制电路；以及各所述电源单元。
[0016]为实现上述目的及其他相关目的，本发明提供一种电子终端，包括:所述的供电装置。
[0017]为实现上述目的及其他相关目的，本发明提供一种上电时序控制方法，应用于所述的上电时序控制电路。
[0018]如上所述，本发明的上电时序控制电路、控制方法、供电装置及电子终端，实现精确的上电时延控制和安全上电时序。
【附图说明】
[0019]图1显示为本发明于一实施例中的上电时序控制电路的模块原理示意图。
[0020]图2显示为本发明于一实施例中的上电时序控制电路的电路原理示意图。
[0021]图3a及3b显示为本发明于一实施例中的上电时序控制电路连接两路电源单元的电路原理示意图。
[0022]图4a及4b显示为本发明于又一实施例中的上电时序控制电路连接两路电源单元的电路原理不意图。
[0023]元件标号说明
[0024]1 上电时序控制电路
[0025]11 触发单元
[0026]111第一触发器
[0027]112第二触发器
[0028]12 第一延时电路
[0029]13 第二延时电路
[0030]14第三延时电路
[0031]15第四延时电路
[0032]2电源单元
[0033]3电源单元
【具体实施方式】
[0034]以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的【具体实施方式】加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
[0035]需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
[0036]如图1所示，本发明提供一种上电时序控制电路1，包括:触发单元11，包括第一触发器111及第二触发器112 ;所述第一触发器111的两个输入端分别连接有第一延时的第一延时电路12及第二延时电路，其中，所述第一延时电路12用于设定第一延时，第二延时电路用于设定第二延时，以使所述第一触发器111的至少一第一输出端所输出的第一电源驱动信号的延时为所述第一延时及第二延时之和；所述第二触发器112的两个输入端分别连接有第三延时电路14及第四延时电路15 ;其中，所述第三延时电路14用于设定第三延时，第四延时电路15用于设定第四延时，以使所述第二触发器112的至少一第二输出端所输出的第二电源驱动信号的延时为所述第三延时及第四延时之和；所述第一触发器111的输出端及所述第二触发器112的输出端分别连接一路电源单元，以通过所述第一电源驱动信号和第二电源驱动信号间的延时差形成两路电源:即第一电源单元2和第二电源单元3的上电时序。
[0037]如图2所示，提供一具体的上述电路实现的实施例:
[0038]所述第一延时电路、第二延时电路、第三延时电路及第四延时电路为RC延时电路，所述触发单元例如为双触发型施密特触发器芯片，所述触发器芯片型号例如为⑶74HC123NSR，由两块施密特触发器组成，当然在其他实施例中亦可为其他类型触发器；从而，构成由四个RC延时电路和一颗双触发的施密特触发器芯片(U5)组合，在本实施例中，两路电源控制仅是举例，在其他实施例中，亦可有更多块施密特触发器而对应控制更多路电源，数量并非以本实施例为限；四个RC延时电路分为两路A和B，A和B各有两个RC输入延时电路和一个输出控制管脚，具体来说:
[0039]A路的输出控制是图中Powerl_CTRL，即第一电源驱动信号，两个输入RC延时电路A1 和 A2 分别是 R23、C25 和 R22、C24，Power 1_CTRL 的时间 ΤΑ = TA1+TA2 ；<