专利名称：数字噪声过滤方法及电路的制作方法
技术领域：
本发明是关于一种噪声过滤电路及方法，特别是关于一种在数字电路中的遮蔽/过滤噪声的噪声过滤电路及方法。
背景技术：
在多数的混合模式的模拟与数字系统中，譬如在切换电压调节器(Switching voltage regulator)中，常引入由基板噪声或切换噪声所导致的全逻辑电平数字切换噪声或′失常(glitch)′，而此种不必要的数字噪声将导致系统操作时发生错误。图2A显示阐明上述问题的输入信号IN波形与期望的输出信号OUT波形。于图1中显示已知技术是以开关M1、大型电容器C与电流源I来提供微弱提升(weak pull up)，用以达成遮蔽/过滤上述的数字噪声的目的。此已知技术的缺点为难以控制遮蔽/过滤数字噪声或失常的时间，因而多少会影响到输出信号OUT的波形。
发明内容
本发明说明一种噪声过滤电路与方法，其可在此电路输出尚未完全稳定期间，遮蔽或过滤数字噪声或失常。本发明的一项重要特征为使用积分器与比较器以建立具有预定宽度脉冲的滤波信号以及使用或(OR)门来遮蔽/过滤掉数字噪声。
本发明的一实施例为一种噪声过滤电路，其包含锁存器、定时器及逻辑电路。此锁存器是在跟随模式下，于其输出跟随数字信号，并于保留模式下保留此数字信号，此跟随模式是因应于第一状态的滤波信号，而此保留模式是因应于第二状态的滤波信号。定时器是连接至锁存器的输出，并在于锁存器输出的数字信号的转变之时设定滤波信号成第二状态，并当定时器终止计时时设定滤波信号成第一状态。逻辑电路结合数字信号与滤波信号以产生被过滤的数字信号，当滤波信号是处于第二状态时，此被过滤的数字信号不会有′失常′的现象。
本发明的另一实施例为一种噪声过滤方法。首先，当滤波信号处于第一状态时，锁存输出是跟随数字信号，当滤波信号处于第二状态时，锁存输出是保留前一次的锁存输出。接着，接收该锁存输出并依据电流源以积分出斜坡信号。然后，比较斜坡信号与临限电压以产生滤波信号。最后，进行逻辑运算来结合数字信号与滤波信号以产生被过滤噪声的数字信号。
图1显示说明已知技术的噪声过滤电路；图2A显示受数字噪声影响的输入信号波形与期望的输出信号波形；图2B显示本发明的噪声过滤电路的方块图；图2C显示在图2B中各信号的波形；图3与图4显示在图2B中的锁存器、积分器、比较器以及逻辑电路的实施例；以及图5显示依据本发明的噪声过滤方法的流程图。
EN、ENB～致能输入10～噪声过滤电路12～锁存器14～定时器IN～输入信号16～逻辑电路、或门Fout～滤波信号18～积分器OUT～被过滤的输出信号20～比较器Vo～斜坡信号I、22、55～电流源30～互连构造32、38、42、62～反相器34、36～NAND门C、50～电容器
52、54、58～晶体管M1～开关VTH～临限电压Io～电流100-106～步骤具体实施方式
以下将参照相关图式，说明依本发明实施例的数字噪声过滤电路及方法。
图2B显示本发明的噪声过滤电路10的方块图，其包含锁存器12、定时器14以及逻辑电路16。锁存器12在滤波信号Fout为低值时，其输出Q是跟随输入信号IN，而在滤波信号Fout为高值时，其输出Q是保留前一次的输出Q。定时器14依据锁存器12的输出Q以建立滤波信号Fout，其被反馈以控制锁存器12。逻辑电路16结合输入信号IN与滤波信号Fout以产生被过滤的输出信号OUT。定时器14包含积分器18与比较器20。积分器18依据电流源22以产生斜坡信号Vo，而比较器20比较斜坡信号Vo与临限电压VTH以定义滤波信号Fout的脉冲宽度。
图2C显示图2B中的各信号IN、OUT、Vo、Fout的波形。参见图2B与2C，整体操作是说明如下。当输入信号IN为低值且锁存器12是处于跟随模式时，锁存器12的输出Q为高值(锁存器12在输入与输出之间具有净反转(net inversion))，而斜坡信号Vo亦为高值，并导致比较器20于滤波信号Fout产生低值，这确认了锁存器12是处于跟随模式并因应于输入信号IN。当输入信号IN转变成高值时，锁存器12输出Q转变成低值，导致积分器18开始于斜坡信号Vo上产生朝上斜坡并导致比较器20于滤波信号Fout产生高值，从而保留锁存器12的输出，此时锁存器12是处于保留模式。其中在斜坡信号Vo与比较器20的临限电压VTH相交处，滤波信号Fout皆转变成低值，藉以使锁存器12处于跟随模式，使其再因应于输入信号IN。当输入信号IN再次转变为低值时，锁存器12再次停留于跟随模式。依此方式，本发明的噪声过滤电路的滤波信号Fout是比较斜坡信号Vo与临限电压VTH以得出，其中滤波信号Fout上提供多个脉冲，每一脉冲的宽度皆相同且为定值。逻辑电路16结合输入信号IN与滤波信号Fout以产生被过滤的输出信号OUT。其中逻辑电路16可为或(OR)门。
图3与图4显示图2B中的锁存器12、积分器18、比较器20以及逻辑电路16的实施例。锁存器12是如图4所示地实施。锁存器12具有两输入C与D以及两输出Q与QB，其还包含互连构造30。输入C是经由反相器32连接至第一与第二NAND门34、36。输入D是经由反相器38与42将输入数据记入至互连构造30。输出Q在输入C为低值时跟随着反转的输入D(DB)，并于输入C为高值时保留其状态。
请参见图3，积分器18是利用串联连接在锁存器12的输出与比较器20之间的电容器50来实施，而稳定电流Io系由晶体管52提供至电容器50。晶体管54与晶体管52形成电流镜以设定电流于晶体管52。由晶体管54与晶体管52形成的电流镜反映由参考电流源55所建立的电流。由积分器18所产生的斜波信号Vo其斜坡比率ΔV/ΔT为Io/Cosc，其中Io为镜射电流，Cosc为电容器50的容值。晶体管54与晶体管52形成的电流镜具有致能输入EN，其用以关闭上述电流镜以节省电力。当致能输入EN为低值(由反相器62所提供的ENB则为高值)，晶体管54与晶体管52的栅极是被拉下至将其关闭的电源电压。当EN输入为高值时，晶体管54与晶体管52的栅极系经由晶体管58而被拉下至低电压，而允许晶体管52、54导通。
比较器20是由标准CMOS反相器所实施，但其它实施例亦是可能的。由积分器18与比较器20的操作所产生的滤波信号Fout，其包含具有VTH*(Cosc/Io)的宽度的多个脉冲。因此，当锁存器12处于保留模式时，定时器14会开始计时，而当定时器14终止计时时，此时滤波信号Fout的脉冲具有VTH*(Cosc/Io)的宽度，锁存器12再度回到跟随模式。
在此实施例中，逻辑电路16是以具有两输入的或门来实施，其接收输入信号IN与滤波信号Fout，并进行或运算以遮蔽在上升转变之后可能产生的任何信号转变，从而过滤出数字噪声以得到输出信号OUT。相较于已知方法之下，本发明中的定时器14采用积分器18与比较器20将节省许多本发明的噪声过滤电路10的面积，同时也降低了系统中的操作电流。
图5显示说明依据本发明的噪声过滤方法的流程图。在步骤100中，当滤波信号处于第一状态时，锁存输出是跟随数字信号，当滤波信号处于第二状态时，锁存输出是保留前一次的锁存输出。在步骤102中，接收该锁存输出并依据电流源以积分出斜坡信号。在步骤104中，比较斜坡信号与临限电压以产生滤波信号。在步骤106中，进行逻辑运算来结合数字信号与滤波信号以产生被过滤噪声的数字信号作为输出信号。
以上所述仅为举例性，而非为限制性者，但是本发明亦可能具有其它型式。因此，任何未脱离本发明的精神与范畴，而对其进行的等效修改或变更，均应包含于所附的权利要求范围中。
权利要求
1.一种噪声过滤电路，包含锁存器，其于跟随模式下，其输出跟随数字信号，并于保留模式下保留该数字信号，该跟随模式是因应于第一状态的滤波信号，而该保留模式是因应于第二状态的该滤波信号；定时器，其连接至该锁存器的该输出，用以在该锁存器输出的该数字信号的转变之时，将该滤波信号设定成该第二状态，并开始计时，在该定时器终止计时时，用以设定该滤波信号成该第一状态；以及逻辑电路，进行逻辑运算用以结合该数字信号与该滤波信号以产生被过滤的数字信号。
2.根据权利要求1所述的噪声过滤电路，其中该定时器包含积分器，其在该锁存器输出的该数字信号的转变之时，产生斜坡信号；以及比较器，其在该锁存器输出的该数字信号的转变之时，将该滤波信号设定成该第二状态，并在该斜坡信号超过临限电压时，将该滤波信号设定成该第一状态。
3.根据权利要求2所述的噪声过滤电路，其中该积分器包含电容器，其连接于该锁存器的该输出与该比较器的输入之间；以及电流源，其提供电流至该比较器的该输入。
4.根据权利要求3所述的噪声过滤电路，其中该电流源包含参考电流源，用以提供参考电流；以及电流镜电路，其具有连接至以接收该参考电流的输入以及提供该电流至该比较器的该输入的输出。
5.根据权利要求3所述的噪声过滤电路，其中该电流源包含参考电流源，用以提供参考电流；第一晶体管，其具有栅极、漏极与源极，其中该第一晶体管的该漏极是连接至该参考电流源，而该第一晶体管的该源极是连接至电源电压；以及第二晶体管，其具有栅极、漏极与源极，其中该第二晶体管的该漏极是连接至该比较器的该输入，该第二晶体管的该源极是连接至该电源电压，而该第一晶体管与该第二晶体管的该等栅极是互相连接，以使由该第二晶体管提供至该比较器的该输入的该电流是与该参考电流成比例。
6.根据权利要求3所述的噪声过滤电路，其中该积分器包含致能输入，用以开关该电流源。
7.根据权利要求1所述的噪声过滤电路，其中该逻辑电路为或门。
8.一种噪声过滤方法，包含以下步骤当滤波信号处于第一状态时，锁存输出是跟随数字信号，当该滤波信号处于第二状态时，该锁存输出是保留前一次的锁存输出；接收该锁存输出并依据电流源以积分出斜坡信号；比较该斜坡信号与临限电压以产生该滤波信号；以及进行逻辑运算来结合该数字信号与该滤波信号以产生被过滤噪声的数字信号。
9.根据权利要求8所述的噪声过滤方法，其中该滤波信号包含多个脉冲，每一脉冲的宽度皆相同且为定值。
10.根据权利要求9所述的噪声过滤方法，还包含当该数字信号产生电平转变时，设定该滤波信号为该第二状态；以及当该滤波信号维持该第二状态的宽度等于该定值时，设定该滤波信号为该第一状态。
全文摘要
本发明揭露一种噪声过滤电路与方法。此电路包含锁存器、定时器及逻辑电路。在数字信号的转变之时，此锁存器保留该数字信号以阻挡任何额外转变，而连接至锁存器的输出的定时器开始计时滤波信号脉冲的宽度。然后，定时器的输出与数字信号结合以过滤噪声并得到输出信号。定时器是以积分器与比较器实现，其中此积分器是使用稳定电流源以产生斜坡信号。相较于已知方法之下，使用积分器与比较器将节省空间并降低系统的操作电流。
文档编号H03H17/02GK1917367SQ20061009245
公开日2007年2月21日 申请日期2006年6月1日 优先权日2005年6月2日
发明者何丹尼 申请人:威盛电子股份有限公司