专利名称：射频可变增益放大器控制电路及增益控制方法
技术领域：
本发明涉及可变增益控制领域，尤其涉及一种无线通信发射机的射频可变增益放大器(VGA，Variable Gain Amplifier)控制电路及增益控制方法。
背景技术：
随着无线通讯技术的进步，无线通讯系统对功率控制，也即增益控制范围的要求日益提高。为实现增益控制功能，无线通信发射机一般使用VGA控制电路，以提供可调节的增益。
现有的实现增益控制功能的方法通常有两种A)将VGA控制电路集成于基带部分。该方法的优点在于基带信号的频率低，实现增益控制比较容易；增益控制和增益步进精确；电路简单；功耗小。缺点在于整个发射机的发射通道的载波泄漏严重，需要设计复杂的调整电路以减少载波泄漏。
B)将VGA控制电路集成于射频部分。该方法的优点在于载波泄漏是固定值，且满足发射机的载波泄漏参数要求，避免了严重的载波泄漏。缺点在于射频部分的可变增益控制电路复杂；增益控制和增益步进不精确；一级电路的增益控制范围小，需要多级电路串联实现，因而功耗大，线性度差。
目前，无线通信发射机一般将两种方法结合运用，其典型结构框图如图1所示。无线通信发射机至少包括基带滤波器及VGA控制电路模块1，工作于基带部分，对输入的基带信号I、Q作滤波和增益控制，能精确地调整增益和增益步进，实现增益的细调，其细调的增益控制范围由载波泄漏的系统参数要求决定；正交分频器8，用于对输入的本振信号A作二分频；IQ正交调制上变频器2，用于将基带滤波器及VGA控制电路模块1的输出信号和正交分频器8的输出信号作混频，由基带信号上变频为射频信号；射频VGA控制电路3，工作于射频部分，能粗略地调整增益控制范围和增益步进；射频滤波器4，是带通滤波器，在指定的频带上对射频VGA控制电路3的输出信号作滤波；功放5，用于对射频滤波器4的输出信号作功率放大；双工器6和天线7，用于切换接收模式或发送模式。
现有的一级射频VGA控制电路3的增益控制范围一般不超过20dB，并且无法提供多级增益步进。因此，为达到无线通讯系统的增益控制范围需求，需串联多级射频VGA控制电路3，导致无线通讯系统的功耗大，线性度低。
发明内容
有鉴于此，本发明的目的在于提供一种无线通信发射机的射频VGA控制电路及增益控制方法，实现一级电路的增益控制范围大于40dB，并且提供一定的增益步进，不需再多级串联，从而降低了无线通讯系统的功耗，提高了线性度。
本发明是通过以下技术方案实现的一种射频可变增益放大器控制电路，其特征在于，至少包括跨导级单元，由第一控制信号控制作高低增益切换，将输入的电压信号转换为电流信号；增益控制单元，由第二控制信号控制，提供增益控制范围和增益步进；负载单元，将电流信号转换为电压信号输出，输入电压信号依次经跨导级单元、增益控制单元和负载单元处理后，输出增益控制后的电压信号。
进一步地，所述第一控制信号通过切换不同的跨导，实现高低增益的切换。
进一步地，所述第一控制信号是电流源的接通或关断。
进一步地，所述第二控制信号是数字控制信号。
进一步地，所述增益控制单元由两组尺寸对应相同的晶体管阵列组成，上述两晶体管阵列的栅极的数字控制信号互补。
进一步地，所述晶体管阵列里的每一晶体管的尺寸依次呈2的指数级增长，其中，指数从0开始，依次加1。
进一步地，所述晶体管阵列由五个晶体管组成，设第一晶体管的尺寸是K，则其他四个晶体管的尺寸依次是2K、4K、8K、16K。
进一步地，所述射频可变增益放大器控制电路是差分拓扑结构。
本发明的另一技术方案为一种射频可变增益放大器的增益控制方法，包括以下步骤A1、经跨导级单元作增益切换，并将输入的电压信号转换为电流信号；A2、电流信号经增益控制单元作增益控制；A3、经负载单元将电流信号转换为电压信号。
进一步地，所述跨导级单元由不同的跨导组成，通过切换跨导，实现高低增益的切换。
进一步地，所述增益控制单元由两组尺寸对应相同的晶体管阵列组成，上述两晶体管阵列的栅极的数字控制信号互补。
进一步地，所述晶体管阵列里的每一晶体管的尺寸依次呈2的指数级增长，其中，指数从0开始，依次加1。
进一步地，所述晶体管阵列由五个晶体管组成，设第一晶体管的尺寸是K，则其他四个晶体管的尺寸依次是2K、4K、8K、16K。
进一步地，所述射频可变增益放大器的控制电路是差分拓扑结构。
本发明通过跨导级单元的高低增益状态的切换，可以提供10dB～20dB的增益控制范围；同时，增益控制单元还可以提供远大于20dB的增益控制范围和增益步进。因此，整个射频VGA控制电路可以提供大于40db的增益控制范围和一定的增益步进。由于一级电路的增益控制范围即可大于40db，故不需再串联多级射频VGA控制电路，从而可极大地降低无线通讯系统的功耗，并提升其线性度。
图1是典型的无线通信系统发射机的结构框图；图2是本发明的射频VGA控制电路的原理框图；图3是本发明的射频VGA的增益控制方法的流程图；图4是本发明的具体实施例的射频VGA控制电路图；图5是本发明的具体实施例的增益控制单元的电路图；图6是本发明的具体实施例的增益控制范围和增益步进的测试图；图7是TD-SCDMA双模射频收发芯片的发射机通道的结构框图。
具体实施例方式
以下结合附图和具体实施例对本发明作详细描述。
图2是本发明的射频VGA控制电路的原理框图。本发明的射频VGA控制电路至少包括跨导级单元、增益控制单元和负载单元。从IQ正交调制上变频器输出的电压信号B输入射频VGA控制电路，也即输入跨导级单元。所述电压信号B经跨导级单元转变为电流信号C。所述跨导级单元可通过控制信号D1选择跨导GM1或者跨导GM2，设GM1＞GM2，通过切换跨导实现高低增益的切换，选择跨导GM1或者跨导GM2相差10dB～20dB，也即提供了10dB～20dB的增益控制范围。同时，通过切换跨导实现增益控制，也即控制功率的大小。射频VGA控制电路在低增益模式(选择跨导GM2)下，工作电流小，即可减小无线通信系统的功耗。
所述电流信号C输入增益控制单元。所述增益控制单元通过控制信号D2调控，可以提供大于20db的增益控制范围和增益步进。电流信号输入增益控制单元后，进行分流。一部分电流信号输入交流信号地，例如直流电压；一部分电流信号输入至负载单元，将电流信号C1转变成电压信号B2，驱动后一级电路。其中，电流信号的分流比例由控制信号D2调控。例如，如果输入信号通道的电流信号和输入交流信号地的电流比例是1∶1，则射频VGA控制电路的输出比最大输出信号低6dB；如果电流比例是1∶3，则低12dB；如果电流比例是1∶7，则低18dB，以此类推。增益控制单元对增益进行步进调节，提供大于20dB的增益控制范围。
由以上分析可知，本发明的射频VGA的增益控制方法的流程如图3所示，包括以下步骤步骤401、经跨导级单元作增益切换，并将输入的电压信号B转换为电流信号C；步骤402、电流信号C经增益控制单元作增益控制，输出增益控制后的电流信号C1；步骤403、经负载单元将电流信号C1转换为电压信号B2。
通过在跨导级单元切换高低增益状态获得的增益控制范围，以及增益控制单元提供的增益控制范围，两者相加之和，即为整个射频VGA控制电路的总增益控制范围，由上可知，该总增益控制范围大于40db。而增益控制单元提供的增益步进即为整个VGA控制电路的增益步进。
图4是本发明的具体实施例的射频VGA控制电路图。本具体实施例应用差分拓扑结构电路，电路呈左右对称结构。本发明的具体实施例由跨导级单元、增益控制单元、负载单元组成。
如图4所示，所述跨导级单元包括跨导GM1，由晶体管M1、晶体管M2和电阻R1组成；跨导GM2，由晶体管M3、晶体管M4和电阻R2组成；电流源I1、电流源I2、电流源I3、电流源I4。其中，电流源I1、电流源I2分别为晶体管M1、晶体管M2提供工作电流，并通过电流源I1、电流源I2的接通、关断，使能或禁止跨导GM1；电流源I3、电流源I4分别为晶体管M3、晶体管M4提供工作电流，并通过电流源I3、电流源I4的接通、关断，使能或禁止跨导GM2。
射频VGA控制电路的输入，也即跨导级单元的输入为一组互补的电压信号，分别为正电压Inp、负电压Inn。上述互补的电压信号分别输入晶体管M1、晶体管M2和晶体管M3、晶体管M4的栅极。由晶体管M1、晶体管M2和电阻R1组成跨导GM1，晶体管M1、晶体管M2的源极间连结电阻R1，晶体管M1、晶体管M2的源极还各自连结电流源I1、电流源I2的一端，电流源的另一端皆接地。晶体管M3、晶体管M4和电阻R2组成跨导GM2，晶体管M3、晶体管M4的源极间连结电阻R2，晶体管M3、晶体管M4的源极还各自连结电流源I3、电流源I4的一端，电流源的另一端皆接地。跨导GM1、跨导GM2用于将电压信号转变为电流信号，设Gm1＞Gm2。在高增益模式下，电流源I3、电流源I4关断，跨导GM2被停用，跨导GM1产生的电流由晶体管M1、晶体管M2的漏极输入晶体管M5、晶体管M6的源极；在低增益模式下，电流源I1、电流源I2关断，跨导GM1被停用，跨导GM2产生的电流由晶体管M3、晶体管M4的漏极输入晶体管M5、晶体管M6的源极。跨导级单元通过控制信号，也即电流源的接通、关断，切换跨导GM1和跨导GM2，实现高低增益的切换，提供10db～20dB的增益控制范围。
所述负载单元包括电感L1、电感L2、电容C1、电容C2，共同形成谐振网络，和后一级电路的输入阻抗一起，作为射频VGA控制电路的负载。所述负载单元用于将电流信号转换为电压信号，通过输出端Outp、Outn输出，驱动后一级电路。输出端Outp、Outn各自接有耦合电容C3、耦合电容C4，用于隔除输出端的直流信号。
图5是本发明的具体实施例的增益控制单元的电路图。所述增益控制单元包括一组晶体管阵列，其栅极的数字控制信号分别为K1～K5；另一组晶体管阵列，其栅极的数字控制信号分别为K1b～K5b。其中，数字控制信号由基带部分提供。K1b～K5b取K1～K5的相反值。数字控制信号为K1b～K5b的晶体管阵列的漏极并联连接管脚2，数字控制信号为K1～K5的漏极并联连接管脚1，所述两晶体管阵列的源极并联连接管脚3。
请参阅图4和图5，K1～K5和K1b～K5b是一组互补的数字控制信号，也即图2所指的控制信号D2。分流后的电流信号一路连接电源端VDD，一路连接射频VGA控制电路的输出端Outp、Outn。数字控制信号为K1～K5的晶体管阵列和数字控制信号为K1b～K5b的晶体管阵列的尺寸分别是晶体管M5的1、2、4、8、16倍。在本具体实施例中，晶体管阵列中的晶体管的尺寸依次呈2的指数级增长，其中，指数从0开始，依次加1。当然，本发明的增益控制单元并不局限于2的指数级，晶体管的尺寸倍数可依据所需达到的增益控制范围和增益步进选择。
通过控制数字信号K1～K5，可以实现30dB的增益控制范围以及6dB的增益步进。其中，晶体管M5由电压Vg驱动，其尺寸和晶体管阵列中的晶体管的最小尺寸一致。
由于本具体实施例应用差分拓扑结构电路，则以图4中左侧的增益控制单元为例，对具体的实现过程进行介绍B1)如果K5K4K3K2K1＝00000，由于K5bK4bK3bK2bK1b取K5K4K3K2K1的相反值，则K5bK4bK3bK2bK1b＝11111。此时，连接输出端Outp的晶体管尺寸为1倍的M5；连接到电源端VDD的晶体管尺寸为M5尺寸的(16+8+4+2+1)倍，即为31倍的M5，由此，输出端Outp的电压信号为最大可产生的电压信号的1/32；B2)如果K5K4K3K2K1＝00001，则K5bK4bK3bK2bK1b＝11110。此时，连接输出端Outp的晶体管尺寸为2倍的M5，连接到电源端VDD的晶体管尺寸为M5尺寸的(16+8+4+2)倍，即为30倍的M5，由此，输出端Outp的电压信号为最大可产生的电压信号的1/16；B3)如果K5K4K3K2K1＝00011，则K5bK4bK3bK2bK1b＝11100。此时，接连接输出端Outp的晶体管尺寸为4倍的M5，连接到电源端VDD的晶体管尺寸为M5尺寸的(16+8+4)倍，即为28倍的M5，由此，输出端Outp的电压信号为最大可产生的电压信号的1/8；B4)如果K5K4K3K2K1＝00111，则K5bK4bK3bK2bK1b＝11000。此时，接连接输出端Outp的晶体管尺寸为8倍的M5，连接到电源端VDD的晶体管尺寸为M5尺寸的(16+8)倍，即为24倍的M5，由此，输出端Outp的电压信号为最大可产生的电压信号的1/4；B5)如果K5K4K3K2K1＝01111，则K5bK4bK3bK2bK1b＝10000。此时，接连接输出端Outp的晶体管尺寸为16倍的M5，连接到电源端VDD的晶体管尺寸为M5尺寸的16倍，即为16倍的M5，由此，输出端Outp的电压信号为最大可产生的电压信号的1/2；B6)如果K5K4K3K2K1＝11111，则K5bK4bK3bK2bK1b＝00000。此时，接连接输出端Outp的晶体管尺寸为32倍的M5，由此，输出端Outp的电压信号即为最大可产生的电压信号。
由于电流信号每增加1倍，增益则增加6dB，因此，本具体实施例的增益控制单元实现了增益步进6dB，增益控制范围30dB。当然，本发明不局限于仅实现6dB的增益步进，根据K1～K5取0或取1，可实现不同的增益步进。例如，增益步进是3dB等。同样地，本发明不局限于仅实现30db的增益控制范围，晶体管阵列的数量及尺寸皆会影响增益控制范围，该增益控制范围可大于30db。
本具体实施例的射频VGA控制电路通过切换跨导级单元的跨导GM1和跨导GM2，可提供10dB～20dB的增益控制范围，再加上增益控制单元提供的约30dB的增益控制范围，本具体实施例的一级射频VGA控制电路可以实现大于40dB的增益控制范围，并同时提供约6dB的增益步进。
图6是本具体实施例的VGA增益控制范围和增益步进的测试图。如图所示，增益控制范围为2.54-(-38.6)＝41.14db，可实现大于40dB的控制范围。增益步进值分别为2.54-(-4.3)＝6.84db；(-4.3)-(-9.59)＝5.29db；(-9.59)-(-15.27)＝5.68db；(-15.27)-(-20.98)＝5.71db；(-20.98)-(-26.63)＝5.65db；(-26.63)-(-33.6)＝6.97db；(-33.6-)-(38.6)＝5db，取平均值可得5.87db，本具体实施例的增益步进的理论值是6db，但由于实际电路的误差，使该值有一定的偏差，但约等于6db。
本发明的具体实施例为差分拓扑结构电路，但本发明并不局限于此，单端的电路同样适用。另外，本发明也并不局限于集成电路设计，分立电路也同样适用。
采用本发明原理设计的射频VGA控制电路可应用于TD-SCDMA双模射频收发芯片。该芯片采用0.18um CMOS工艺设计，其发射机通道的框图如图7所示。基带调制信号经过滤波后，输入正交上变频器，转换成射频调制信号；输入射频VGA控制电路对增益，也即信号功率进行控制；输入驱动放大器增加驱动能力后，驱动芯片外的功率放大器，也即功放。
当然，本发明在TD-SCDMA双模射频收发芯片中应用成功，但本发明并不局限于此，本发明也可广泛应用于其他无线/有线通讯系统中，例如WCDMA、CDMA2000、GSM/EDGE、无绳电话、无线局域网、光纤系统等。
以上所述仅为本发明的较佳实施例而已，并不用于限制本发明。几在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
权利要求
1.一种射频可变增益放大器控制电路，其特征在于，至少包括跨导级单元，由第一控制信号控制作高低增益切换，将输入的电压信号转换为电流信号；增益控制单元，由第二控制信号控制，提供增益控制范围和增益步进；负载单元，将电流信号转换为电压信号输出，输入电压信号依次经跨导级单元、增益控制单元和负载单元处理后，输出增益控制后的电压信号。
2.如权利要求1所述的射频可变增益放大器控制电路，其特征在于，所述第一控制信号通过切换不同的跨导，实现高低增益的切换。
3.如权利要求1或2所述的射频可变增益放大器控制电路，其特征在于，所述第一控制信号是电流源的接通或关断。
4.如权利要求1所述的射频可变增益放大器控制电路，其特征在于，所述第二控制信号是数字控制信号。
5.如权利要求1或4所述的射频可变增益放大器控制电路，其特征在于，所述增益控制单元由两组尺寸对应相同的晶体管阵列组成，上述两晶体管阵列的栅极的数字控制信号互补。
6.如权利要求5所述的射频可变增益放大器控制电路，其特征在于，所述晶体管阵列里的每一晶体管的尺寸依次呈2的指数级增长，其中，指数从0开始，依次加1。
7.如权利要求5所述的射频可变增益放大器控制电路，其特征在于，所述晶体管阵列由五个晶体管组成，设第一晶体管的尺寸是K，则其他四个晶体管的尺寸依次是2K、4K、8K、16K。
8.如权利要求1或7所述的射频可变增益放大器控制电路，其特征在于，所述射频可变增益放大器控制电路是差分拓扑结构。
9.一种射频可变增益放大器的增益控制方法，其特征在于，包括以下步骤A1、经跨导级单元作增益切换，并将输入的电压信号转换为电流信号；A2、电流信号经增益控制单元作增益控制；A3、经负载单元将电流信号转换为电压信号。
10.如权利要求9所述的射频可变增益放大器的增益控制方法，其特征在于，所述跨导级单元由不同的跨导组成，通过切换跨导，实现高低增益的切换。
11.如权利要求9或10所述的射频可变增益放大器的增益控制方法，其特征在于，所述增益控制单元由两组尺寸对应相同的晶体管阵列组成，上述两晶体管阵列的栅极的数字控制信号互补。
12.如权利要求11所述的射频可变增益放大器的增益控制方法，其特征在于，所述晶体管阵列里的每一晶体管的尺寸依次呈2的指数级增长，其中，指数从0开始，依次加1。
13.如权利要求1 1所述的射频可变增益放大器的增益控制方法，其特征在于，所述晶体管阵列由五个晶体管组成，设第一晶体管的尺寸是K，则其他四个晶体管的尺寸依次是2K、4K、8K、16K。
14.如权利要求9或13所述的射频可变增益放大器的增益控制方法，其特征在于，所述射频可变增益放大器的控制电路是差分拓扑结构。
全文摘要
本发明公开了一种射频可变增益放大器控制电路，至少包括跨导级单元、增益控制单元、负载单元，输入电压信号依次经跨导级单元、增益控制单元和负载单元处理后，输出增益控制后的电压信号。本发明还公开了一种射频可变增益放大器的增益控制方法，包括以下步骤A1)经跨导级单元作增益切换，并将输入的电压信号转换为电流信号；A2)电流信号经增益控制单元作增益控制；A3)经负载单元将电流信号转换为电压信号。本发明使一级电路的增益控制范围即大于40dB，并且提供一定的增益步进，不需再多级串联，从而降低了无线通讯系统的功耗，提高了线性度。
文档编号H03F1/02GK101013911SQ200710037470
公开日2007年8月8日 申请日期2007年2月13日 优先权日2007年2月13日
发明者马杰, 李振彪 申请人:鼎芯通讯(上海)有限公司