一种gsm射频功率放大器的制造方法

一种gsm射频功率放大器的制造方法
【专利摘要】本申请提供一种GSM射频功率放大器，通过功率控制曲线斜率调整电路根据功率控制器输出的功率控制信号Vramp和第一开关控制信号生成并输出第一电压V1；通过功率控制曲线截距调整电路根据第一电压V1及所述功率控制器输出的参考电压Vbg和第二开关控制信号，生成第二偏置电压Vg2和第三电压V3；再由功率放大电路根据第三电压V3、第二偏置电压Vg2及所述功率控制器输出的第一偏置电压Vg1，将接收到的输入信号RFin进行功率放大，生成输出信号RFout；所述功率放大电路的工作电压由电源提供，无需现有技术中的PMOS晶体管，避免了GSM射频功率放大器的芯片面积大且成本高的问题。
【专利说明】
一种GSM射频功率放大器
技术领域
[0001 ]本发明涉及无线通信技术领域，尤其涉及一种GSM射频功率放大器。
【背景技术】
[0002] 射频功率放大器是各种无线通信应用中必不可少的关键部件，用于将收发信机输 出的已调制射频信号进行功率放大，以满足无线通信所需的射频信号的功率要求。作为部 署最广泛和应用最成熟的移动通信标准，2G GSM是所有移动终端都需要支持的通信模式。
[0003] 现有技术中GSM射频功率放大器的功率控制方案采用如图1所示的GSM射频功率放 大器芯片，包括:功率放大器管芯101及功率控制器管芯102。功率控制器管芯202接收功率 控制信号Vramp，通过控制PM0S晶体管P1漏极输出的直流电压大小，亦即功率放大器管芯 101的工作电压大小，再经由功率放大器管芯101和输出匹配网络的工作，实现对于GSM射频 功率放大器芯片输出功率大小的控制。
[0004] 在这种控制方式中，功率放大器管芯101所需的所有工作电流都由PM0S晶体管P1 提供，因此在通常PM0S晶体管P1的总栅宽高达20毫米以上的情况下，使得功率控制器管芯 102的芯片面积较大且成本较高，进而使得现有技术中GSM射频功率放大器的芯片面积大且 成本高。

【发明内容】

[0005] 有鉴于此，本发明提供了一种GSM射频功率放大器，以解决现有技术中芯片面积大 且成本高的问题。
[0006] 为了实现上述目的，本发明实施例提供的技术方案如下：
[0007] -种GSM射频功率放大器，与功率控制器相连，所述GSM射频功率放大器包括:功率 控制曲线斜率调整电路、功率控制曲线截距调整电路及功率放大电路;其中：
[0008] 所述功率控制曲线斜率调整电路与所述功率控制器相连，用于根据所述功率控制 器输出的功率控制信号Vramp和第一开关控制信号生成并输出第一电压VI;
[0009] 所述功率控制曲线截距调整电路分别与所述功率控制器及所述功率控制曲线斜 率调整电路相连，用于根据第一电压VI及所述功率控制器输出的参考电压Vbg和第二开关 控制信号，生成第二偏置电压Vg2和第三电压V3;
[0010] 所述功率放大电路分别与电源、所述功率控制器及所述功率控制曲线截距调整电 路相连，用于根据第三电压V3、第二偏置电压Vg2及所述功率控制器输出的第一偏置电压 Vgl，将接收到的输入信号RFin进行功率放大，生成输出信号RFout。
[0011] 优选的，所述功率控制曲线截距调整电路包括:第二晶体管Q2、第十六晶体管Q16、 第二运算放大器0P2、第三运算放大器0P3、第六电阻R6、第七电阻R7及电流比例可调的镜像 电流源模块;其中：
[0012] 第二运算放大器0P2的正端接收参考电压Vbg;第二运算放大器0P2的负端、第十六 晶体管Q16的源极及第六电阻R6的一端相连;第二运算放大器0P2的输出端与第十六晶体管 Q16的栅极相连；
[0013]第六电阻R6的另一端接地；
[0014]第十六晶体管Q16的漏极、第二晶体管Q2的漏极和栅极均与所述镜像电流源模块 的输入端相连，输出导通信号；
[0015] 所述镜像电流源模块的控制端接收所述第二开关控制信号；
[0016] 第二晶体管Q2的源极与所述电源相连；
[0017]第三运算放大器0P3的正端接收第一电压VI;第三运算放大器0P3的输出端输出第 二偏置电压Vg2;
[0018] 所述镜像电流源模块的输出端分别与第三运算放大器0P3的负端和第七电阻R7的 一端相连，输出第二电压V2;
[0019] 第七电阻R7的另一端输出第三电压V3。
[0020]优选的，所述镜像电流源模块包括:第三晶体管Q3、第四晶体管Q4、第五晶体管Q5、 第五开关SW5、第六开关SW6及第七开关SW7;其中：
[0021]第三晶体管Q3、第四晶体管Q4及第五晶体管Q5的栅极相连，连接点为所述镜像电 流源模块的输入端，接收所述导通信号；
[0022]第三晶体管Q3、第四晶体管Q4及第五晶体管Q5的源极均与所述电源相连；
[0023]第三晶体管Q3的漏极与第五开关SW5的输入端相连；
[0024]第四晶体管Q4的漏极与第六开关SW6的输入端相连；
[0025]第五晶体管Q5的漏极与第七开关SW7的输入端相连；
[0026]第五开关SW5、第六开关SW6及第七开关SW7的控制端为所述镜像电流源模块的控 制端，接收所述第二开关控制信号；
[0027]第五开关SW5、第六开关SW6及第七开关SW7的输出端相连，连接点为所述镜像电流 源模块的输出端，输出第二电压V2。
[0028]优选的，所述功率控制曲线斜率调整电路包括:低通滤波器、第一运算放大器0P1、 第一晶体管Q1及电阻可调的分压模块;其中：
[0029]所述低通滤波器的输入端接收功率控制信号Vramp;所述低通滤波器的输出端与 第一运算放大器0P1的负端相连；
[0030]第一运算放大器0P1的正端与所述分压模块的第一输出端相连；
[0031 ]第一运算放大器0P1的输出端与第一晶体管Q1的栅极相连；
[0032]第一晶体管Q1的源极与所述电源相连;第一晶体管Q1的漏极与所述分压模块的输 入端相连；
[0033]所述分压模块的第二输出端输出第一电压VI。
[0034] 优选的，所述分压模块包括:第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、 第一开关SW1、第二开关SW2、第三开关SW3及第四开关SW4;其中：
[0035]第二电阻R2的一端与第一开关SW1的输入端相连，连接点为所述分压模块的输入 端；
[0036]第二电阻R2的另一端与第三电阻R3的一端及第二开关SW2的输入端相连，连接点 为所述分压模块的第一输出端；
[0037]第三电阻R3的另一端与第四电阻R4的一端及第三开关SW3的输入端相连；
[0038]第四电阻R4的另一端与第五电阻R5的一端及第四开关SW4的输入端相连；
[0039] 第五电阻R5的另一端接地；
[0040]第一开关SW1、第二开关SW2、第三开关SW3及第四开关SW4的输出端相连，连接点为 所述分压模块的第二输出端；
[0041]第一开关SW1、第二开关SW2、第三开关SW3及第四开关SW4的控制端接收所述第一 开关控制信号。
[0042] 优选的，所述低通滤波器包括:第一电阻R1和第一电容C1;
[0043]第一电阻R1的一端为所述低通滤波器的输入端；
[0044] 第一电阻R1的另一端与第一电容C1的一端相连，连接点为所述低通滤波器的输出 端；
[0045] 第一电容C1的另一端接地。
[0046] 优选的，所述功率放大电路采用GaAs pHEMT工艺制造；
[0047] 所述功率控制曲线斜率调整电路和所述功率控制曲线截距调整电路采用CMOS工 艺或者SOI工艺制造；
[0048] 所述功率控制曲线斜率调整电路的管芯、所述功率控制曲线截距调整电路的管芯 及所述功率放大电路的管芯，通过系统级封装SIP封装于同一芯片中。
[0049] 优选的，所述功率放大电路包括:第六晶体管Q6、第七晶体管Q7、第八晶体管Q8、第 九晶体管Q9、第二电容C2、第三电容C3、第四电容C4、第八电阻R8、第九电阻R9、第十电阻 R10、第一电感L1、第一输入匹配网络及第一输出匹配网络;其中：
[0050] 第七晶体管Q7的栅极与第二电容C2的一端、第八电阻R8的一端相连，连接点接收 第二偏置电压Vg2;
[0051 ]第七晶体管Q7的漏极与第四电容C4的一端及第一电感L1的一端相连，连接点与所 述电源相连；
[0052]第七晶体管Q7的源极与第六晶体管Q6的漏极相连，连接点接收第三电压V3;
[0053]第六晶体管Q6的栅极与第九电阻R9的一端相连；
[0054]第九电阻R9的另一端与第十电阻R10的一端相连，连接点接收第一偏置电压Vgl;
[0055] 第十电阻R10的另一端与所述第一输入匹配网络的输出端及第八晶体管Q8的栅极 相连；
[0056] 所述第一输入匹配网络的输入端接收输入信号RFin;
[0057] 第八晶体管Q8的漏极与第九晶体管Q9的源极相连；
[0058]第九晶体管Q9的栅极与第三电容C3的一端及第八电阻R8的另一端相连；
[0059]第九晶体管Q9的漏极与第一电感L1的另一端及所述第一输出匹配网络的输入端 相连；
[0060]所述第一输出匹配网络的输出端输出输出信号RFout;
[0061 ]第二电容C2的另一端、第三电容C3的另一端、第四电容C4的另一端、第六晶体管Q6 的源极及第八晶体管Q8的源极均接地。
[0062]优选的，所述功率放大电路还包括:第十晶体管Q10、第^^一晶体管Q11、第十二晶 体管Q12、第十一电阻R11、第十二电阻R12、第二电感L2、第二输入匹配网络及第二输出匹配 网络;其中：
[0063]第二电感L2的一端与所述电源相连；
[0064]第十二晶体管Q12的漏极与第七晶体管Q7的源极及第六晶体管Q6的漏极相连，连 接点接收第三电压V3;
[0065]第十二晶体管Q12的栅极与第十二电阻R12的一端相连；
[0066]第十二电阻R12的另一端与第^^一电阻R11的一端相连，连接点接收低频的第一偏 置电压Vgl-LB;
[0067] 第九电阻R9与第十电阻R10的连接点接收高频的第一偏置电压Vgl-HB;
[0068] 所述第一输入匹配网络的输入端接收高频的输入信号RFin-HB;
[0069] 第十一晶体管Q11的栅极与第九晶体管Q9的栅极相连；
[0070]所述第一输出匹配网络的输出端输出高频的输出信号RFout-HB;
[0071]第十一电阻R11的另一端与所述第二输入匹配网络的输出端及第十晶体管Q10的 栅极相连；
[0072]所述第二输入匹配网络的输入端接收低频的输入信号RFin-LB;
[0073]第十晶体管Q10的漏极与第^^一晶体管Q11的源极相连；
[0074] 第十一晶体管Q11的漏极与第二电感L2的另一端及所述第二输出匹配网络的输入 端相连；
[0075] 所述第二输出匹配网络的输出端输出低频的输出信号RFout-LB;
[0076]第十晶体管Q10的源极及第十二晶体管Q12的源极均接地。
[0077]优选的，所述功率放大电路、所述功率控制曲线斜率调整电路和所述功率控制曲 线截距调整电路均采用CMOS工艺或者SOI工艺制造于同一管芯中。
[0078]优选的，其特征在于，所述功率放大电路还接收所述功率控制器输出的第三偏置 电压Vg3;所述功率放大电路包括:第六晶体管Q6、第七晶体管Q7、第八晶体管Q8、第九晶体 管Q9、第十晶体管Q10、第^^一晶体管Q11、第十二晶体管Q12、第十三晶体管Q13、第十四晶体 管Q14、第十五晶体管Q15、第二电容C2、第三电容C3、第四电容C4、第五电容C5、第六电容C6、 第八电阻R8、第九电阻R9、第十电阻R10、第^^一电阻R11、第十二电阻R12、第十三电阻R13、 第十四电阻R14、第十五电阻R15、第一电感L1、第二电感L2、第一输入匹配网络及第一输出 匹配网络、第二输入匹配网络及第二输出匹配网络;其中：
[0079]第七晶体管Q7的栅极与第二电容C2的一端、第八电阻R8的一端相连，连接点接收 第二偏置电压Vg2;
[0080]第七晶体管Q7的漏极与第十三晶体管Q13的源极相连；
[0081 ]第十三晶体管Q13的漏极与第四电容C4的一端、第一电感L1的一端及第二电感L2 的一端相连，连接点与所述电源相连；
[0082]第七晶体管Q7的源极与第六晶体管Q6的漏极及第十二晶体管Q12的漏极相连，连 接点接收第三电压V3;
[0083]第十二晶体管Q12的栅极与第十二电阻R12的一端相连；
[0084]第十二电阻R12的另一端与第^^一电阻R11的一端相连，连接点接收低频的第一偏 置电压Vgl-LB;
[0085]第六晶体管Q6的栅极与第九电阻R9的一端相连；
[0086]第九电阻R9的另一端与第十电阻R10的一端相连，连接点接收高频的第一偏置电 压Vg卜HB;
[0087]第十电阻R10的另一端与所述第一输入匹配网络的输出端及第八晶体管Q8的栅极 相连；
[0088]所述第一输入匹配网络的输入端接收高频的输入信号RFin-HB;
[0089]第八晶体管Q8的漏极与第九晶体管Q9的源极相连；
[0090]第九晶体管Q9的栅极与第三电容C3的一端、第八电阻R8的另一端及第^^一晶体管 Q11的栅极相连；
[0091] 第九晶体管Q9的漏极与第十四晶体管Q14的源极相连；
[0092] 第十四晶体管Q14的漏极与第一电感L1的另一端及所述第一输出匹配网络的输入 端相连；
[0093]所述第一输出匹配网络的输出端输出高频的输出信号RFout-HB;
[0094]第十四晶体管Q14的栅极与第六电容C6的一端及第十四电阻R14的一端相连；
[0095] 第十四电阻R14的另一端与第十三电阻R13的一端、第十五电阻R15的一端及第十 三晶体管Q13的栅极相连；
[0096]第十三电阻R13的另一端接收第三偏置电压Vg3;
[0097]第十五电阻R15的另一端与第五电容C5的一端及第十五晶体管Q15的栅极相连； [0098]第十一电阻R11的另一端与所述第二输入匹配网络的输出端及第十晶体管Q10的 栅极相连；
[0099]所述第二输入匹配网络的输入端接收低频的输入信号RFin-LB;
[0100]第十晶体管Q10的漏极与第^^一晶体管Q11的源极相连；
[0101]第^一晶体管Q11的漏极与第十五晶体管Q15的源极相连；
[0102] 第十五晶体管Q15的漏极与第二电感L2的另一端及所述第二输出匹配网络的输入 端相连；
[0103] 所述第二输出匹配网络的输出端输出低频的输出信号RFout-LB;
[0104] 第二电容C2的另一端、第三电容C3的另一端、第四电容C4的另一端、第五电容C5的 另一端、第六电容C6的另一端、第六晶体管Q6的源极、第八晶体管Q8的源极、第十晶体管Q10 的源极及第十二晶体管Q12的源极均接地。
[0105] 本申请提供一种GSM射频功率放大器，通过功率控制曲线斜率调整电路根据功率 控制器输出的功率控制信号Vramp和第一开关控制信号生成并输出第一电压VI;通过功率 控制曲线截距调整电路根据第一电压VI及所述功率控制器输出的参考电压Vbg和第二开关 控制信号，生成第二偏置电压Vg2和第三电压V3;再由功率放大电路根据第三电压V3、第二 偏置电压Vg2及所述功率控制器输出的第一偏置电压Vgl，将接收到的输入信号RFin进行功 率放大，生成输出信号RFout;所述功率放大电路的工作电压由电源提供，无需现有技术中 的PM0S晶体管，避免了GSM射频功率放大器的芯片面积大且成本高的问题。
【附图说明】
[0106] 为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现 有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本 发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据 提供的附图获得其他的附图。
[0107] 图1为现有技术提供的一种GSM射频功率放大器的电路示意图；
[0108] 图2为本申请实施例提供的一种GSM射频功率放大器的结构示意图；
[0109] 图3为本申请另一实施例提供的GSM射频功率放大器的电路图；
[0110] 图4为本申请另一实施例提供的GSM射频功率放大器的另一电路图；
[0111] 图5为本申请另一实施例提供的GSM射频功率放大器的另一电路图。
【具体实施方式】
[0112] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完 整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于 本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他 实施例，都属于本发明保护的范围。
[0113]本发明提供了一种GSM射频功率放大器，以解决现有技术中芯片面积大且成本高 的问题。
[0114] 具体的，所述GSM射频功率放大器，与功率控制器相连，所述GSM射频功率放大器如 图2所示，包括:功率控制曲线斜率调整电路201、功率控制曲线截距调整电路202及功率放 大电路203;其中：
[0115] 功率控制曲线斜率调整电路201与所述功率控制器相连；
[0116] 功率控制曲线截距调整电路202分别与所述功率控制器及功率控制曲线斜率调整 电路201相连；
[0117] 功率放大电路203分别与电源、所述功率控制器及功率控制曲线截距调整电路202 相连。
[0118] 具体的工作原理为：
[0119] 功率控制曲线斜率调整电路201用于根据所述功率控制器输出的功率控制信号 Vramp和第一开关控制信号生成并输出第一电压VI;
[0120]功率控制曲线截距调整电路202用于根据第一电压VI及所述功率控制器输出的参 考电压Vbg和第二开关控制信号，生成第二偏置电压Vg2和第三电压V3;
[0121]功率放大电路203用于根据第三电压V3、第二偏置电压Vg2及所述功率控制器输出 的第一偏置电压Vgl，将接收到的输入信号RFin进行功率放大，生成输出信号RFout。
[0122] 本实施例提供的所述GSM射频功率放大器，通过上述过程将接收到的输入信号 RFin进行功率放大，最终生成输出信号RFout;功率放大电路203的工作电压由电源提供，无 需现有技术中的PM0S晶体管，避免了 GSM射频功率放大器的芯片面积大且成本高的问题。
[0123] 本申请另外一种实施例还提供了另外一种GSM射频功率放大器，如图3、图4或者图 5所示，包括:功率控制曲线斜率调整电路201、功率控制曲线截距调整电路202及功率放大 电路203;其中：
[0124] 功率控制曲线截距调整电路202包括:第二晶体管Q2、第十六晶体管Q16、第二运算 放大器0P2、第三运算放大器0P3、第六电阻R6、第七电阻R7及电流比例可调的镜像电流源模 块301;其中：
[0125] 第二运算放大器0P2的正端接收参考电压Vbg;第二运算放大器0P2的负端、第十六 晶体管Q16的源极及第六电阻R6的一端相连;第二运算放大器0P2的输出端与第十六晶体管 Q16的栅极相连；
[0126] 第六电阻R6的另一端接地；
[0127] 第十六晶体管Q16的漏极、第二晶体管Q2的漏极和栅极均与镜像电流源模块301的 输入端相连，输出导通信号；
[0128] 镜像电流源模块301的控制端接收所述第二开关控制信号；
[0129] 第二晶体管Q2的源极与所述电源相连；
[0130]第三运算放大器0P3的正端接收第一电压VI;第三运算放大器0P3的输出端输出第 二偏置电压Vg2;
[0131] 镜像电流源模块301的输出端分别与第三运算放大器0P3的负端和第七电阻R7的 一端相连，输出第二电压V2;
[0132] 第七电阻R7的另一端输出第三电压V3。
[0133] 优选的，如图3、图4或者图5所示，镜像电流源模块301包括:第三晶体管Q3、第四晶 体管Q4、第五晶体管Q5、第五开关SW5、第六开关SW6及第七开关SW7;其中：
[0134] 第三晶体管Q3、第四晶体管Q4及第五晶体管Q5的栅极相连，连接点为镜像电流源 模块301的输入端，接收所述导通信号；
[0135] 第三晶体管Q3、第四晶体管Q4及第五晶体管Q5的源极均与所述电源相连；
[0136] 第三晶体管Q3的漏极与第五开关SW5的输入端相连；
[0137] 第四晶体管Q4的漏极与第六开关SW6的输入端相连；
[0138] 第五晶体管Q5的漏极与第七开关SW7的输入端相连；
[0139] 第五开关SW5、第六开关SW6及第七开关SW7的控制端为镜像电流源模块301的控制 端，接收所述第二开关控制信号；
[0140]第五开关SW5、第六开关SW6及第七开关SW7的输出端相连，连接点为镜像电流源模 块301的输出端，输出第二电压V2。
[0141] 另外，如图3、图4或者图5所示，功率控制曲线斜率调整电路201包括:低通滤波器 401、第一运算放大器0P1、第一晶体管Q1及电阻可调的分压模块501;其中：
[0142] 低通滤波器401的输入端接收功率控制信号Vramp;低通滤波器401的输出端与第 一运算放大器0P1的负端相连；
[0143]第一运算放大器0P1的正端与分压模块501的第一输出端相连；
[0144]第一运算放大器0P1的输出端与第一晶体管Q1的栅极相连；
[0M5]第一晶体管Q1的源极与所述电源相连;第一晶体管Q1的漏极与分压模块501的输 入端相连；
[0146]分压模块501的第二输出端输出第一电压VI。
[0147]优选的，如图3、图4或者图5所示，分压模块501包括:第二电阻R2、第三电阻R3、第 四电阻R4、第五电阻R5、第一开关SW1、第二开关SW2、第三开关SW3及第四开关SW4;其中： [0148]第二电阻R2的一端与第一开关SW1的输入端相连，连接点为分压模块501的输入 端；
[0149]第二电阻R2的另一端与第三电阻R3的一端及第二开关SW2的输入端相连，连接点 为分压模块501的第一输出端；
[0150] 第三电阻R3的另一端与第四电阻R4的一端及第三开关SW3的输入端相连；
[0151] 第四电阻R4的另一端与第五电阻R5的一端及第四开关SW4的输入端相连；
[0152] 第五电阻R5的另一端接地；
[0153] 第一开关SW1、第二开关SW2、第三开关SW3及第四开关SW4的输出端相连，连接点为 分压模块501的第二输出端；
[0154] 第一开关SW1、第二开关SW2、第三开关SW3及第四开关SW4的控制端接收所述第一 开关控制信号。
[0155] 优选的，如图3、图4或者图5所示，低通滤波器401包括:第一电阻R1和第一电容C1;
[0156] 第一电阻R1的一端为低通滤波器401的输入端；
[0157] 第一电阻R1的另一端与第一电容C1的一端相连，连接点为低通滤波器401的输出 端；
[0158] 第一电容C1的另一端接地。
[0159] 具体的工作原理为：
[0160]在功率控制曲线截距调整电路202中，第二晶体管Q2、第三晶体管Q3、第四晶体管 Q4、第五晶体管Q5以及第五开关SW5、第六开关SW6、第七开关SW7组成了比例可调的镜像电 流源模块301，其电流比例由第五开关SW5、第六开关SW6、第七开关SW7的工作状态组合决 定；而第五开关SW5、第六开关SW6、第七开关SW7的工作状态组合由所述功率控制器中相应 寄存器的状态决定；因此，可以通过对所述功率控制器中相应寄存器进行写入操作，来控制 第五开关SW5、第六开关SW6、第七开关SW7的工作状态组合，从而控制镜像电流源模块301的 电流比例。
[0161] 在功率控制曲线斜率调整电路201中，第二电阻R2、第三电阻R3、第四电阻R4、第五 电阻R5以及第一开关SW1、第二开关SW2、第三开关SW3、第四开关SW4组成了可调电阻的分压 模块501，其分压系数由第一开关SW1、第二开关SW2、第三开关SW3、第四开关SW4的工作状态 组合决定;第一开关SW1、第二开关SW2、第三开关SW3、第四开关SW4的工作状态组合由所述 功率控制器中相应寄存器的状态决定；因此，可以通过对所述功率控制器中相应寄存器进 行写入操作，来控制第一开关SW1、第二开关SW2、第三开关SW3、第四开关SW4的工作状态组 合，从而控制所述分压模块501的分压系数。
[0162] 另外，需要说明的是，如图3、图4或图5中所述的分压模块501以及镜像电流源模块 301中的开关数目是可以根据实际需要来设计的，本发明中所举的开关数目仅为说明而非 限制，这也是易于理解的。
[0163] 本申请另外一种实施例还提供了另外一种GSM射频功率放大器，如图3所示，包括： 功率控制曲线斜率调整电路201、功率控制曲线截距调整电路202及功率放大电路203;其 中，功率控制曲线斜率调整电路201、功率控制曲线截距调整电路202如上述实施例所述，此 处不再一一赘述。
[0164] 优选的，功率放大电路203采用GaAs pHEMT工艺制造；
[0165] 功率控制曲线斜率调整电路201和功率控制曲线截距调整电路202采用CMOS工艺 或者SOI工艺制造；
[0166] 功率控制曲线斜率调整电路201的管芯、功率控制曲线截距调整电路202的管芯及 功率放大电路203的管芯，通过SIP(System Integration Package，系统级封装)封装于同 一芯片中。
[0167]在具体的实际应用中，第二晶体管Q2、第三晶体管Q3、第四晶体管Q4、第五晶体管 Q5可以均为PMOS晶体管。
[0168]其中，功率放大电路203可以采用如图3所示的结构，包括:第六晶体管Q6、第七晶 体管Q7、第八晶体管Q8、第九晶体管Q9、第二电容C2、第三电容C3、第四电容C4、第八电阻R8、 第九电阻R9、第十电阻R10、第一电感L1、第一输入匹配网络及第一输出匹配网络;其中：
[0169] 第七晶体管Q7的栅极与第二电容C2的一端、第八电阻R8的一端相连，连接点接收 第二偏置电压Vg2;
[0170] 第七晶体管Q7的漏极与第四电容C4的一端及第一电感L1的一端相连，连接点与所 述电源相连；
[0171]第七晶体管Q7的源极与第六晶体管Q6的漏极相连，连接点接收第三电压V3;
[0172]第六晶体管Q6的栅极与第九电阻R9的一端相连；
[0173]第九电阻R9的另一端与第十电阻R10的一端相连，连接点接收第一偏置电压Vgl;
[0174] 第十电阻R10的另一端与所述第一输入匹配网络的输出端及第八晶体管Q8的栅极 相连；
[0175] 所述第一输入匹配网络的输入端接收输入信号RFin;
[0176] 第八晶体管Q8的漏极与第九晶体管Q9的源极相连；
[0177] 第九晶体管Q9的栅极与第三电容C3的一端及第八电阻R8的另一端相连；
[0178] 第九晶体管Q9的漏极与第一电感L1的另一端及所述第一输出匹配网络的输入端 相连；
[0179]所述第一输出匹配网络的输出端输出输出信号RFout;
[0180] 第二电容C2的另一端、第三电容C3的另一端、第四电容C4的另一端、第六晶体管Q6 的源极及第八晶体管Q8的源极均接地。
[0181] 具体的，在图3所示的功率放大电路203中，第八晶体管Q8和第九晶体管Q9组成了 共源共栅晶体管结构，是所述GSM射频功率放大器的功率放大器件;第一电感L1为扼流电 感，第四电容C4为第一电感L1的去耦电容;VCC为所述电源的电压;第三电容C3为第九晶体 管Q9的去耦电容。
[0182] 第六晶体管Q6和第七晶体管Q7也组成了共源共栅晶体管结构，是射频功率放大器 件(第八晶体管Q8和第九晶体管Q9)所对应的直流感应器件;在具体的应用中，第六晶体管 Q6和第七晶体管Q7的器件尺寸远小于第八晶体管Q8和第九晶体管Q9的器件尺寸，譬如在典 型的GSM低频段射频功率放大器应用中，第八晶体管Q8和第九晶体管Q9的器件尺寸为25mm 总栅宽，而第六晶体管Q6和第七晶体管Q7的器件尺寸为100um总栅宽。
[0183] 第二电容C2为第七晶体管Q7栅极的去耦电容；因此，晶体管对Q6/Q7可以感应晶体 管对Q8/Q9的直流工作点电压，且"Q6/Q7的直流工作电流与Q8/Q9的直流工作电流之比"和 "Q6/Q7器件尺寸与Q8/Q9器件尺寸之比"保持一致，这对于本领域专业人员是易于理解的。
[0184] 或者，功率放大电路203也可以采用如图4所示的结构，功率放大电路203在图3的 基础上还包括:第十晶体管Q10、第^^一晶体管Q11、第十二晶体管Q12、第^^一电阻R11、第十 二电阻R12、第二电感L2、第二输入匹配网络及第二输出匹配网络;其中：
[0185]第七晶体管Q7的栅极与第二电容C2的一端、第八电阻R8的一端相连，连接点接收 第二偏置电压Vg2;
[0186] 第七晶体管Q7的漏极与第四电容C4的一端、第一电感L1的一端及第二电感L2的一 端相连，连接点与所述电源相连；
[0187] 第七晶体管Q7的源极与第六晶体管Q6的漏极及第十二晶体管Q12的漏极相连，连 接点接收第三电压V3;
[0188]第十二晶体管Q12的栅极与第十二电阻R12的一端相连；
[0189] 第十二电阻R12的另一端与第^^一电阻R11的一端相连，连接点接收低频的第一偏 置电压Vgl-LB;
[0190] 第六晶体管Q6的栅极与第九电阻R9的一端相连；
[0191]第九电阻R9的另一端与第十电阻R10的一端相连，连接点接收高频的第一偏置电 压Vg卜HB;
[0192]第十电阻R10的另一端与所述第一输入匹配网络的输出端及第八晶体管Q8的栅极 相连；
[0193]所述第一输入匹配网络的输入端接收高频的输入信号RFin-HB;
[0194] 第八晶体管Q8的漏极与第九晶体管Q9的源极相连；
[0195] 第九晶体管Q9的栅极与第三电容C3的一端、第八电阻R8的另一端及第^^一晶体管 Q11的栅极相连；
[0196] 第九晶体管Q9的漏极与第一电感L1的另一端及所述第一输出匹配网络的输入端 相连；
[0197] 所述第一输出匹配网络的输出端输出高频的输出信号RFout-HB;
[0198] 第十一电阻R11的另一端与所述第二输入匹配网络的输出端及第十晶体管Q10的 栅极相连；
[0199]所述第二输入匹配网络的输入端接收低频的输入信号RFin-LB;
[0200]第十晶体管Q10的漏极与第^^一晶体管Q11的源极相连；
[0201] 第十一晶体管Q11的漏极与第二电感L2的另一端及所述第二输出匹配网络的输入 端相连；
[0202] 所述第二输出匹配网络的输出端输出低频的输出信号RFout-LB;
[0203] 第二电容C2的另一端、第三电容C3的另一端、第四电容C4的另一端、第六晶体管Q6 的源极、第八晶体管Q8的源极、第十晶体管Q10的源极及第十二晶体管Q12的源极均接地。
[0204] 具体的，由于GSM通信包括高频段及低频段两个不同频段，并且通常在一颗芯片中 同时支持两个频段的射频功率放大。图4所示为实现GSM双频(高频段与低频段)射频功率放 大器的结构示意图。
[0205]如图4所示，在功率放大电路203中，第八晶体管Q8和第九晶体管Q9组成了共源共 栅晶体管结构，是GSM高频段的功率放大器件;第一电感L1为扼流电感，第四电容C4为去耦 电容;第三电容C3为第九晶体管Q9的去耦电容。在功率放大电路203中，第十晶体管Q10和第 十一晶体管Ql 1组成了共源共栅晶体管结构，是GSM低频段的功率放大器件;第二电感L2为 扼流电感；第六晶体管Q6/第十二晶体管Q12与第七晶体管Q7也组成了共源共栅晶体管结 构，是GSM高频段的射频功率放大器件第八晶体管Q8和第九晶体管Q9以及GSM低频段的射频 功率放大器件第十晶体管如〇和第^^一晶体管Q11所对应的直流感应器件。
[0206]第六晶体管Q6/第十二晶体管Q12、第七晶体管Q7的器件尺寸远小于第八晶体管Q8 和第九晶体管Q9、第十晶体管Q10和第十一晶体管Q11的器件尺寸，譬如在典型的GSM低频段 射频功率放大器应用中，第十晶体管Q10和第十一晶体管Q11的器件尺寸为25mm总栅宽，典 型的GSM高频段射频功率放大器应用中，第八晶体管Q8和第九晶体管Q9的器件尺寸为16mm 总栅宽，而第六晶体管Q6/第十二晶体管Q12、第七晶体管Q7的器件尺寸为lOOum总栅宽。 [0207]第二电容C2为第七晶体管Q7栅极的去耦电容，第三电容C3为第九晶体管Q9和第十 一晶体管Q11的去耦电容；因此，晶体管对Q6/Q7可以感应晶体管对Q8/Q9的直流工作点电 压，且"Q6/Q7的直流工作电流与Q8/Q9的直流工作电流之比"和"Q6/Q7器件尺寸与Q8/Q9器 件尺寸之比"保持一致；晶体管对Q12/Q7可以感应晶体管对Q10/Q11的直流工作点电压，且 "Q12/Q7的直流工作电流与Q10/Q11的直流工作电流之比"和"Q12/Q7器件尺寸与Q10/Q11器 件尺寸之比"保持一致;这对于本领域专业人员是易于理解的。
[0208] 对比图3与图4可知，如图4所示的GSM双频射频功率放大器，其高频段和低频段的 功率放大电路203可以共享同一套射频功率控制电路(功率控制曲线斜率调整电路201和功 率控制曲线截距调整电路202)，而无需单独为每一个频段的功率放大电路设置单独的功率 控制电路，简化了系统架构也优化了最终产品成本。
[0209] 另外，在具体实施中，分压模块501中开关的工作状态组合以及镜像电流源模块 301中比例调整开关的工作状态组合，均可在不同频段下由写入不同的寄存器值来调整，即 实现了不同频段下功率控制曲线的可编程调整。
[0210]另外，功率放大电路203、功率控制曲线斜率调整电路201和功率控制曲线截距调 整电路202也可以均采用CMOS工艺或者SOI工艺制造于同一管芯中。
[0211]此时，功率放大电路203还接收所述功率控制器输出的第三偏置电压Vg3;功率放 大电路203如图5所示，包括:第六晶体管Q6、第七晶体管Q7、第八晶体管Q8、第九晶体管Q9、 第十晶体管Q10、第^^一晶体管Q11、第十二晶体管Q12、第十三晶体管Q13、第十四晶体管 Q14、第十五晶体管Q15、第二电容C2、第三电容C3、第四电容C4、第五电容C5、第六电容C6、第 八电阻R8、第九电阻R9、第十电阻R10、第^^一电阻R11、第十二电阻R12、第十三电阻R13、第 十四电阻R14、第十五电阻R15、第一电感L1、第二电感L2、第一输入匹配网络及第一输出匹 配网络、第二输入匹配网络及第二输出匹配网络;其中：
[0212]第七晶体管Q7的栅极与第二电容C2的一端、第八电阻R8的一端相连，连接点接收 第二偏置电压Vg2;
[0213] 第七晶体管Q7的漏极与第十三晶体管Q13的源极相连；
[0214] 第十三晶体管Q13的漏极与第四电容C4的一端、第一电感L1的一端及第二电感L2 的一端相连，连接点与所述电源相连；
[0215]第七晶体管Q7的源极与第六晶体管Q6的漏极及第十二晶体管Q12的漏极相连，连 接点接收第三电压V3;
[0216]第十二晶体管Q12的栅极与第十二电阻R12的一端相连；
[0217] 第十二电阻R12的另一端与第^^一电阻R11的一端相连，连接点接收低频的第一偏 置电压Vgl-LB;
[0218] 第六晶体管Q6的栅极与第九电阻R9的一端相连；
[0219]第九电阻R9的另一端与第十电阻R10的一端相连，连接点接收高频的第一偏置电 压Vg卜HB;
[0220]第十电阻R10的另一端与所述第一输入匹配网络的输出端及第八晶体管Q8的栅极 相连；
[0221 ]所述第一输入匹配网络的输入端接收高频的输入信号RFin-HB;
[0222]第八晶体管Q8的漏极与第九晶体管Q9的源极相连；
[0223]第九晶体管Q9的栅极与第三电容C3的一端、第八电阻R8的另一端及第^^一晶体管 Q11的栅极相连；
[0224]第九晶体管Q9的漏极与第十四晶体管Q14的源极相连；
[0225] 第十四晶体管Q14的漏极与第一电感L1的另一端及所述第一输出匹配网络的输入 端相连；
[0226] 所述第一输出匹配网络的输出端输出高频的输出信号RFout-HB;
[0227] 第十四晶体管Q14的栅极与第六电容C6的一端及第十四电阻R14的一端相连；
[0228] 第十四电阻R14的另一端与第十三电阻R13的一端、第十五电阻R15的一端及第十 三晶体管Q13的栅极相连；
[0229]第十三电阻R13的另一端接收第三偏置电压Vg3;
[0230]第十五电阻R15的另一端与第五电容C5的一端及第十五晶体管Q15的栅极相连； [0231]第十一电阻R11的另一端与所述第二输入匹配网络的输出端及第十晶体管Q10的 栅极相连；
[0232]所述第二输入匹配网络的输入端接收低频的输入信号RFin-LB;
[0233]第十晶体管Q10的漏极与第^^一晶体管Q11的源极相连；
[0234]第^一晶体管Q11的漏极与第十五晶体管Q15的源极相连；
[0235] 第十五晶体管Q15的漏极与第二电感L2的另一端及所述第二输出匹配网络的输入 端相连；
[0236] 所述第二输出匹配网络的输出端输出低频的输出信号RFout-LB;
[0237] 第二电容C2的另一端、第三电容C3的另一端、第四电容C4的另一端、第五电容C5的 另一端、第六电容C6的另一端、第六晶体管Q6的源极、第八晶体管Q8的源极、第十晶体管Q10 的源极及第十二晶体管Q12的源极均接地。
[0238]如图5所示，第八晶体管Q8和第九晶体管Q9组成了共源共栅晶体管结构，第十四晶 体管Q14是所述共源共栅晶体管结构之上的叠层晶体管，是GSM高频段的功率放大器件;第 十晶体管Q10和第十一晶体管Q11组成了共源共栅晶体管结构，第十五晶体管Q15是所述共 源共栅晶体管结构之上的叠层晶体管，是GSM低频段的功率放大器件;第六晶体管Q6/第十 二晶体管Q12、第七晶体管Q7也组成了共源共栅晶体管结构，第十三晶体管Q13是所述共源 共栅晶体管结构之上的叠层晶体管；晶体管组合Q6/Q12、Q7、Q13是GSM高频段的功率放大器 件Q8、Q9、Q14以及GSM低频段的功率放大器件Q10、Q11、Q15所对应的直流感应器件。
[0239]晶体管组合Q6/Q12、Q7、Q13的器件尺寸远小于GSM高频段的功率放大器件Q8、Q9、 Q14、GSM低频段的功率放大器件以0、011、015的器件尺寸，譬如在典型的631低频段射频功 率放大器应用中，第十晶体管Q10、第十一晶体管Q11、第十五晶体管Q15的器件尺寸为25mm 总栅宽，典型的GSM高频段射频功率放大器应用中，第八晶体管Q8、第九晶体管Q9、第十四晶 体管Q14的器件尺寸为16mm总栅宽，而第六晶体管Q6/第十二晶体管Q12、第七晶体管Q7、第 十三晶体管Q13的器件尺寸为lOOum总栅宽。
[0240]晶体管对Q6/Q7/Q13可以感应晶体管对Q8/Q9/Q14的直流工作点电压，且"Q6/Q7/ Q13的直流工作电流与Q8/Q9/Q14的直流工作电流之比"和"Q6/Q7/Q13器件尺寸与Q8/Q9/ Q14器件尺寸之比"保持一致；晶体管对Q12/Q7/Q13可以感应晶体管对Q10/Q11/Q15的直流 工作点电压，且"Q12/Q7/Q13的直流工作电流与Q10/Q11/Q15的直流工作电流之比"和"Q12/ Q7/Q13器件尺寸与Q10/Q11/Q15器件尺寸之比"保持一致;这对于本领域专业人员是易于理 解的。
[0241]第十三晶体管Q13、第十四晶体管Q14及第十五晶体管Q15作为相应共源共栅晶体 管结构的叠层晶体管，保障了所有CMOS或SOI晶体管工作在安全电压范围内；在实际应用 中，根据所采用的CMOS或SOI工艺的晶体管击穿电压高低，可以为各个相应共源共栅晶体管 结构采用更多层叠层晶体管，以保障所有CMOS或SOI晶体管工作在安全电压范围内，此处不 再一一赘述，均在本申请的保护范围内。
[0242]根据如图3、图4或者图5所示的功率放大电路203的工作原理，电路中各个重要节 点的电压满足如下关系：
[0243] Vg2 = V3+Vgs,
[0244]
[0245] V2 = Vi,
[0246] Vi = KXV5,
[0247] v5 = v4，
[0248] V4 = Vramp,
[0249] 其中，系数N为、功率控制曲线截距调整电路202中镜像电流源模块301的电流比例 系数，系数K为、功率控制曲线斜率调整电路201中分压模块501的分压系数;Vgs为GaAs pHEMT晶体管的栅极-源极压降；由以上关系，可以得出：
[0250]
[0251] 可以看到第二偏置电压Vg2与功率控制信号的电压值Vramp是线性关系，该线性关 系的斜率K由功率控制曲线斜率调整电路201中分压模块501的第一开关SW1、第二开关SW2、 第三开关SW3、第四开关SW4的工作状态组合决定;该线性关系的截距D由功率控制曲线截距 调整电路202的第五开关SW5、第六开关SW6、第七开关SW7的工作状态组合决定;并且最终都 可以通过对所述功率控制器中相应寄存器进行写入操作来控制。从而，通过对所述功率控 制器中相应寄存器进行写入操作，可以非常容易地调节所述GSM射频功率放大器的功率控 制曲线的斜率及截距，进而实现灵活、精确的GSM功率控制。
[0252] 另外，需要说明的是，本发明所提出的上述GSM射频功率放大器及其功率控制方 法，还可以通过所述功率控制器对参考电压Vbg的控制，实现对温度变化及电源电压变化的 自动补偿。具体的，所述功率控制器可以通过其温度测试电路、电压测试电路测试得到所述 GSM射频功率放大器的芯片的温度以及电源电压，相应地调整其产生的参考电压Vbg的电压 值，从而相应地对功率控制曲线进行自动调整，达到温度补偿和电源电压补偿的目的。
[0253] 值得说明的是，本发明所提出的上述GSM射频功率放大器及其功率控制方法，同样 也适用于双频以上更多频段的射频功率放大器及其功率控制。根据本发明所提出的技术方 案之精神，所述射频功率放大器及其功率控制方法，同样也适用于多级功率放大器，而非仅 适用于单级功率放大器;在实际应用中，根据具体的输出功率及增益的需求，可以采用多级 功率放大器结构并在各级电路中应用本发明所提出的技术方案，此处不再一一赘述，均在 本申请的保护范围内。
[0254] 在上述实施例中，所述GSM射频功率放大器采用了单端输入、单端输出的结构；而 在实际应用中，还可以基于本发明所述的GSM射频功率放大器结构扩展到采用差分结构、90 度功率合成等多端输入、多端输出的结构，属于本发明所述技术方案的简单扩展，此处不再 一一赘述，也在本发明所保护的范围之内。
[0255] 本发明中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实 施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而 言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明 即可。
[0256]以上仅是本发明的优选实施方式，使本领域技术人员能够理解或实现本发明。对 这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原 理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会 被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最 宽的范围。
【主权项】
1. 一种GSM射频功率放大器，其特征在于，与功率控制器相连，所述GSM射频功率放大器 包括:功率控制曲线斜率调整电路、功率控制曲线截距调整电路及功率放大电路;其中： 所述功率控制曲线斜率调整电路与所述功率控制器相连，用于根据所述功率控制器输 出的功率控制信号Vramp和第一开关控制信号生成并输出第一电压VI; 所述功率控制曲线截距调整电路分别与所述功率控制器及所述功率控制曲线斜率调 整电路相连，用于根据第一电压Vl及所述功率控制器输出的参考电压Vbg和第二开关控制 信号，生成第二偏置电压Vg2和第三电压V3; 所述功率放大电路分别与电源、所述功率控制器及所述功率控制曲线截距调整电路相 连，用于根据第三电压V3、第二偏置电压Vg2及所述功率控制器输出的第一偏置电压VgM^ 接收到的输入信号RFin进行功率放大，生成输出信号RFout。2. 根据权利要求1所述的GSM射频功率放大器，其特征在于，所述功率控制曲线截距调 整电路包括:第二晶体管Q2、第十六晶体管Q16、第二运算放大器0P2、第三运算放大器0P3、 第六电阻R6、第七电阻R7及电流比例可调的镜像电流源模块;其中： 第二运算放大器0P2的正端接收参考电压Vbg;第二运算放大器0P2的负端、第十六晶体 管Q16的源极及第六电阻R6的一端相连;第二运算放大器0P2的输出端与第十六晶体管Q16 的栅极相连； 第六电阻R6的另一端接地； 第十六晶体管Q16的漏极、第二晶体管Q2的漏极和栅极均与所述镜像电流源模块的输 入端相连，输出导通信号； 所述镜像电流源模块的控制端接收所述第二开关控制信号； 第二晶体管Q2的源极与所述电源相连； 第三运算放大器0P3的正端接收第一电压VI;第三运算放大器0P3的输出端输出第二偏 置电压Vg2; 所述镜像电流源模块的输出端分别与第三运算放大器0P3的负端和第七电阻R7的一端 相连，输出第二电压V2; 第七电阻R7的另一端输出第三电压V3。3. 根据权利要求1所述的GSM射频功率放大器，其特征在于，所述镜像电流源模块包括： 第三晶体管Q3、第四晶体管Q4、第五晶体管Q5、第五开关SW5、第六开关SW6及第七开关SW7; 其中： 第三晶体管Q3、第四晶体管Q4及第五晶体管Q5的栅极相连，连接点为所述镜像电流源 模块的输入端，接收所述导通信号； 第三晶体管Q3、第四晶体管Q4及第五晶体管Q5的源极均与所述电源相连； 第三晶体管Q3的漏极与第五开关SW5的输入端相连； 第四晶体管Q4的漏极与第六开关SW6的输入端相连； 第五晶体管Q5的漏极与第七开关SW7的输入端相连； 第五开关SW5、第六开关SW6及第七开关SW7的控制端为所述镜像电流源模块的控制端， 接收所述第二开关控制信号； 第五开关SW5、第六开关SW6及第七开关SW7的输出端相连，连接点为所述镜像电流源模 块的输出端，输出第二电压V2。4. 根据权利要求1所述的GSM射频功率放大器，其特征在于，所述功率控制曲线斜率调 整电路包括：低通滤波器、第一运算放大器0P1、第一晶体管Ql及电阻可调的分压模块；其 中： 所述低通滤波器的输入端接收功率控制信号Vramp;所述低通滤波器的输出端与第一 运算放大器OPl的负端相连； 第一运算放大器OPl的正端与所述分压模块的第一输出端相连； 第一运算放大器OPl的输出端与第一晶体管Ql的栅极相连； 第一晶体管Ql的源极与所述电源相连;第一晶体管Ql的漏极与所述分压模块的输入端 相连； 所述分压模块的第二输出端输出第一电压Vl。5. 根据权利要求4所述的GSM射频功率放大器，其特征在于，所述分压模块包括:第二电 阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第一开关SW1、第二开关SW2、第三开关SW3及第 四开关SW4;其中： 第二电阻R2的一端与第一开关SWl的输入端相连，连接点为所述分压模块的输入端； 第二电阻R2的另一端与第三电阻R3的一端及第二开关SW2的输入端相连，连接点为所 述分压模块的第一输出端； 第三电阻R3的另一端与第四电阻R4的一端及第三开关SW3的输入端相连； 第四电阻R4的另一端与第五电阻R5的一端及第四开关SW4的输入端相连； 第五电阻R5的另一端接地； 第一开关SWl、第二开关SW2、第三开关SW3及第四开关SW4的输出端相连，连接点为所述 分压模块的第二输出端； 第一开关SWl、第二开关SW2、第三开关SW3及第四开关SW4的控制端接收所述第一开关 控制信号。6. 根据权利要求4所述的GSM射频功率放大器，其特征在于，所述低通滤波器包括:第一 电阻Rl和第一电容Cl; 第一电阻Rl的一端为所述低通滤波器的输入端； 第一电阻Rl的另一端与第一电容Cl的一端相连，连接点为所述低通滤波器的输出端； 第一电容Cl的另一端接地。7. 根据权利要求2至6任一所述的GSM射频功率放大器，其特征在于，所述功率放大电路 采用GaAs pHEMT工艺制造； 所述功率控制曲线斜率调整电路和所述功率控制曲线截距调整电路采用CMOS工艺或 者SOI工艺制造； 所述功率控制曲线斜率调整电路的管芯、所述功率控制曲线截距调整电路的管芯及所 述功率放大电路的管芯，通过系统级封装SIP封装于同一芯片中。8. 根据权利要求7所述的GSM射频功率放大器，其特征在于，所述功率放大电路包括:第 六晶体管Q6、第七晶体管Q7、第八晶体管Q8、第九晶体管Q9、第二电容C2、第三电容C3、第四 电容C4、第八电阻R8、第九电阻R9、第十电阻R10、第一电感LU第一输入匹配网络及第一输 出匹配网络;其中： 第七晶体管Q7的栅极与第二电容C2的一端、第八电阻R8的一端相连，连接点接收第二 偏置电压Vg2; 第七晶体管Q7的漏极与第四电容C4的一端及第一电感LI的一端相连，连接点与所述电 源相连； 第七晶体管Q7的源极与第六晶体管Q6的漏极相连，连接点接收第三电压V3; 第六晶体管Q6的栅极与第九电阻R9的一端相连； 第九电阻R9的另一端与第十电阻RlO的一端相连，连接点接收第一偏置电压Vgl; 第十电阻RlO的另一端与所述第一输入匹配网络的输出端及第八晶体管Q8的栅极相 连； 所述第一输入匹配网络的输入端接收输入信号RFin; 第八晶体管Q8的漏极与第九晶体管Q9的源极相连； 第九晶体管Q9的栅极与第三电容C3的一端及第八电阻R8的另一端相连； 第九晶体管Q9的漏极与第一电感Ll的另一端及所述第一输出匹配网络的输入端相连； 所述第一输出匹配网络的输出端输出输出信号RFout; 第二电容C2的另一端、第三电容C3的另一端、第四电容C4的另一端、第六晶体管Q6的源 极及第八晶体管Q8的源极均接地。9. 根据权利要求8所述的GSM射频功率放大器，其特征在于，所述功率放大电路还包括： 第十晶体管QlO、第^^一晶体管Qll、第十二晶体管Q12、第^^一电阻R11、第十二电阻R12、第 二电感L2、第二输入匹配网络及第二输出匹配网络;其中： 第二电感L2的一端与所述电源相连； 第十二晶体管Q12的漏极与第七晶体管Q7的源极及第六晶体管Q6的漏极相连，连接点 接收第三电压V3; 第十二晶体管Q12的栅极与第十二电阻R12的一端相连； 第十二电阻R12的另一端与第十一电阻Rll的一端相连，连接点接收低频的第一偏置电 压Vgl-LB; 第九电阻R9与第十电阻RlO的连接点接收高频的第一偏置电压Vgl-HB; 所述第一输入匹配网络的输入端接收高频的输入信号RFin-HB; 第十一晶体管Qll的栅极与第九晶体管Q9的栅极相连； 所述第一输出匹配网络的输出端输出高频的输出信号RFout-HB; 第十一电阻Rll的另一端与所述第二输入匹配网络的输出端及第十晶体管QlO的栅极 相连； 所述第二输入匹配网络的输入端接收低频的输入信号RFin-LB; 第十晶体管QlO的漏极与第^^一晶体管Qll的源极相连； 第十一晶体管Qll的漏极与第二电感L2的另一端及所述第二输出匹配网络的输入端相 连； 所述第二输出匹配网络的输出端输出低频的输出信号RFout-LB; 第十晶体管QlO的源极及第十二晶体管Q12的源极均接地。10. 根据权利要求2至6任一所述的GSM射频功率放大器，其特征在于，所述功率放大电 路、所述功率控制曲线斜率调整电路和所述功率控制曲线截距调整电路均采用CMOS工艺或 者SOI工艺制造于同一管芯中。11.根据权利要求10所述的GSM射频功率放大器，其特征在于，所述功率放大电路还接 收所述功率控制器输出的第三偏置电压Vg3;所述功率放大电路包括:第六晶体管Q6、第七 晶体管Q7、第八晶体管Q8、第九晶体管Q9、第十晶体管QlO、第^^一晶体管Ql 1、第十二晶体管 Q12、第十三晶体管Q13、第十四晶体管Q14、第十五晶体管Q15、第二电容C2、第三电容C3、第 四电容C4、第五电容C5、第六电容C6、第八电阻R8、第九电阻R9、第十电阻R10、第^^一电阻 R11、第十二电阻R12、第十三电阻R13、第十四电阻R14、第十五电阻R15、第一电感LU第二电 感L2、第一输入匹配网络及第一输出匹配网络、第二输入匹配网络及第二输出匹配网络;其 中： 第七晶体管Q7的栅极与第二电容C2的一端、第八电阻R8的一端相连，连接点接收第二 偏置电压Vg2; 第七晶体管Q7的漏极与第十三晶体管Q13的源极相连； 第十三晶体管Q13的漏极与第四电容C4的一端、第一电感Ll的一端及第二电感L2的一 端相连，连接点与所述电源相连； 第七晶体管Q7的源极与第六晶体管Q6的漏极及第十二晶体管Q12的漏极相连，连接点 接收第三电压V3; 第十二晶体管Q12的栅极与第十二电阻R12的一端相连； 第十二电阻R12的另一端与第十一电阻Rll的一端相连，连接点接收低频的第一偏置电 压Vgl-LB; 第六晶体管Q6的栅极与第九电阻R9的一端相连； 第九电阻R9的另一端与第十电阻RlO的一端相连，连接点接收高频的第一偏置电压 Vgl-HB； 第十电阻RlO的另一端与所述第一输入匹配网络的输出端及第八晶体管Q8的栅极相 连； 所述第一输入匹配网络的输入端接收高频的输入信号RFin-HB; 第八晶体管Q8的漏极与第九晶体管Q9的源极相连； 第九晶体管Q9的栅极与第三电容C3的一端、第八电阻R8的另一端及第^^一晶体管Qll 的栅极相连； 第九晶体管Q9的漏极与第十四晶体管Q14的源极相连； 第十四晶体管Q14的漏极与第一电感Ll的另一端及所述第一输出匹配网络的输入端相 连； 所述第一输出匹配网络的输出端输出高频的输出信号RFout-HB; 第十四晶体管Q14的栅极与第六电容C6的一端及第十四电阻R14的一端相连； 第十四电阻RH的另一端与第十三电阻R13的一端、第十五电阻R15的一端及第十三晶 体管Q13的栅极相连； 第十三电阻R13的另一端接收第三偏置电压Vg3; 第十五电阻R15的另一端与第五电容C5的一端及第十五晶体管Q15的栅极相连； 第十一电阻Rll的另一端与所述第二输入匹配网络的输出端及第十晶体管QlO的栅极 相连； 所述第二输入匹配网络的输入端接收低频的输入信号RFin-LB; 第十晶体管QlO的漏极与第^^一晶体管Qll的源极相连； 第十一晶体管Qll的漏极与第十五晶体管Q15的源极相连； 第十五晶体管Q15的漏极与第二电感L2的另一端及所述第二输出匹配网络的输入端相 连； 所述第二输出匹配网络的输出端输出低频的输出信号RFout-LB; 第二电容C2的另一端、第三电容C3的另一端、第四电容C4的另一端、第五电容C5的另一 端、第六电容C6的另一端、第六晶体管Q6的源极、第八晶体管Q8的源极、第十晶体管QlO的源 极及第十二晶体管Q12的源极均接地。
【文档编号】H03F3/19GK105897201SQ201610201923
【公开日】2016年8月24日
【申请日】2016年3月31日
【发明人】黄清华, 路宁, 刘磊, 张连星, 陈高鹏, 郭亚炜
【申请人】宜确半导体（苏州）有限公司