专利名称：一种6比特600兆赫兹采样频率折叠内插模数转换器的制作方法
技术领域：
本发明属集成电路技术领域，具体涉及一个6位600兆赫兹采样频率折叠内插模数转换器。
背景技术：
为满足可携带电池供电通讯设备的需要，低功耗、低电源的模数转换器越来越多地引起人们的注意。同时，高速中等分辨率的模数转换器在高速数据通信、液晶显示驱动、数字示波器、硬盘驱动电路等方面有着广泛的应用。模数转换器是高性能混合信号系统中的最重要的核心技术之一，而CMOS高速模数转换器设计更是其中的一个技术瓶颈，始终是国际上研究的热点和重点。在众多种类的模数转换器电路结构中，折叠结构具有高速、面积小等优点。
对于高速模数转换器而言，折叠内插结构较全并行结构，主要通过减少比较器的个数来达到减少功耗的目的。随着工作频率的提高，比较器的功耗会不断提高，采用折叠内插结构更具低功耗的优势。对于几百兆速度的应用来说，折叠内插结构在低功耗方面更具吸引力。折叠电路是整个折叠内插模数转换器的主要功能模块之一，折叠系数与比较器的数目直接相关。原则上折叠系数越大，能节省的比较器数目更多，但会提高折叠电路的设计难度。图1是一个6比特分辨率采用了折叠结构的模数转换器示意图，折叠系数为8。
折叠内插模数转换器的主要功能模块为采样保持模块20、粗子预处理模块21、细子预处理模块22、折叠模块22、内插模块23、较器模块24以及数字编码模块25，图2是折叠内插模数转换器的功能模块图。其中功耗的主要来源包括预处理模块、折叠模块、内插模块以及比较器模块。预处理模块由于所包含的预处理单元数目众多，因此消耗的功耗很大。几乎占整个系统功耗的三分之一，但可以通过内插电路来成倍减少预处理单元的规模。折叠模块和内插模块虽然数量不多，但单个单元所好功耗较大，因此也是功耗的主要来源。随着模数转换器的工作频率不断提高，数字电路的功耗也在不断上升中。通常采用的比较多的是一级折叠加以及内插电路来降低模数转换器的功耗，然而随着工作速度的提高，电源电压的降低，以及折叠电路越来越显现出其速冻和正义上的劣势，并且存在功耗偏大的缺陷。图3是折叠内插的一个说明图。
发明内容
本发明的目的在于提供一种2级折叠结构和大电阻负载实现6比特600兆赫兹采样频率的模数转换器，以达到低功耗的要求。
本发明提出的折叠内插模数转换器，由采样保持电路40、参考电阻串41、第一级粗子预放大电路42、第二级粗子预放大电路43、细子预放大电路44、第一级折叠电路45、第二级折叠电路46、有源内插电路47、比较器48、编码电路49连接构成，其结构见图4。
本发明由粗子转换器和细子转换器构成。对于6位的折叠内插模数转换器，本发明利用粗子转换器来分辨高3位，细子转换器来分辨低3位。第一级粗子预放大电路42、第二级粗子预放大电路43和比较器48依次连接构成粗子转换器；细子预放大电路44、第一级折叠电路45、第二级折叠电路46、有源内插电路47和比较器48依次连接构成细子转换器。采样保持电路40和参考电阻串41分别与第一级粗子预放大电路42和细子预放大电路44连接。
本发明采用千欧数量级的电阻作预放大单元、折叠单元和内插单元的负载来减小模数转换器的功率。在6比特600兆采样频率的折叠内插模数转换器系统中，考虑到比较器本身的分辨率，电路本身存在的失配以及噪声的影响，要求比较器前的模拟电路存在一定增益。对于我们所采用的基本电路结构，以预放大单元为例，图5是预放大单元的电路图。它由两对输入对管、两个负载电阻和两个偏置电流源构成，两对输入对管的栅端分别连接输入信号正相端In+、参考电平Ref+、参考电平Ref-和输入信号负相端In-，两对输入对管的漏端即为预放大单元的输出端。其增益Av=gmRout=Rout2IμnCoxWL···(1.1)]]>其中，gm是输入对管的跨导，Rout是负载电阻，I是偏置电流，μn是电子迁移率，Cox是MOS晶体管栅氧的单位面积电容， 是输入对管的宽长比。其-3dB带宽f-3dB=12πRoutC···(1.2)]]>其中C是输出点的总电容负载。RoutC决定电路的工作速度，采用电阻负载较晶体管负载的优势在于寄生电容小，因此输出电阻Rout可以选择相对来说大一些的阻值。在满足工作速度的情况下，由(1.1)可得Rout越大，越容易满足对增益的要求，同时可以减小I，而电流I直接与电路的功耗相关。因此本发明的模数转换器采用千欧数量级的电阻负载最终带来的好处是功耗减少。
本发明还采用了两级折叠的结构，图6是两级折叠器的电路框图。它由第一级折叠电路60和第二级折叠电路61构成。第一级折叠电路60包括第一折叠单元601、第二折叠单元602和第三折叠单元603。细子预放大电路44输出的是差分信号，它作为第一级折叠电路60的输入信号。图7是细子预放大电路的输出说明图。当第一级折叠电路60的输入正相端大于反相端时，表示输入的模拟信号大于参考电压。第一级折叠电路60共有3个折叠单元，一共需要9组输入。每一个折叠单元都把输入模拟信号与3个参考电压的比较结果通过一个输出表示出来。第二级折叠电路61只需一个折叠单元，其输入为第一折叠单元601、第二折叠单元602和第三折叠单元603的输出，其输出是折叠系数为9的折叠信号，表示了输入模拟信号与9个参考电压的比较结果。图8表示了两级折叠各输出点的电压波形。两级折叠可以有效减小对折叠电路带宽的要求，则负载电阻可以取得更大。在满足电压增益的情况下，电流可以取得更小。图9是折叠系数为3的折叠单元。它由三对输入对管、两个电阻负载和三个偏置电流源构成。对于本系统而言，折叠电路需要完成9次折叠，若采用单级折叠器，则折叠单元的折叠系数为9；若采用两级折叠器，则单个折叠单元的折叠系数为3。由于折叠的倍频效应，电路所需的带宽与折叠系数成正比。因此9次折叠的带宽f-3dB，9要求几乎是3次折叠带宽f-3dB，3的3倍，即f-3dB，9＝3f-3dB，3(1.3)则Rout,9=13Rout,3···(1.4)]]>其中，Rout，9表示折叠系数为9的折叠单元的负载电阻，Rout，3表示折叠系数为3的折叠单元的负载电阻。对于系统要求折叠电路的增益Av(Av＞1)，9次折叠电路的增益Av，9为Av,9=Av=Rout,92I9μnCox(WL)9···(1.5)]]>其中，I9是折叠系数为9的折叠单元的偏置电流， 折叠系数为9的折叠单元输入对管的宽长比。对于两级折叠电路，假设每一级的增益相同，则折叠系数为3的折叠电路的增益Av，3为Av,3=Av=Rout,32I3μnCox(WL)3···(1.6)]]>其中，I3是折叠系数为3的折叠单元的偏置电流， 折叠系数为3的折叠单元输入对管的宽长比。假设(WL)9=(WL)3,]]>则根据(1.4)～(1.6)，可得
I9＝9AvI3(1.7)对于9次折叠电路，共需要9对输入对管，即需要9个偏置电流，则一个折叠系数为9的折叠器共需要偏置电流9I9；对于两级折叠电路，完成9次折叠共需要12对输入对管，即需要12个偏置电流，则一个折叠系数为9的两级折叠器共需电流12I3。考虑到两级级联会使电路速度受影响，可以适当提高两级折叠器的偏置电流，但仍可以减小不少功耗。而且3次折叠电路较9次折叠在输出点的寄生电容减小 更容易满足带宽的要求，采用更大的电阻，从而进一步减小偏置电流节省功耗。本系统中一共需要4组折叠电路，因此较传统的单级折叠电路，两级折叠电路可以节省相当可观的功耗。
系统中所采用的有源内插电路47的基本结构如图10所示，它与预放大单元的基本结构是一样的。它的内插系数为2，也同样采用大电阻负载来减小功耗。
图1显示折叠变换概念的示意图。
图2显示折叠内插模数转换器的功能模块图。
图3显示折叠内插概念示意图。
图4显示本发明模数转换器结构示意图。
图5显示预放大处理单元电路图。
图6显示两级折叠的电路框图。
图7显示细子预放大电路工作波形。
图8显示两级折叠电路各输出点工作波形。
图9显示折叠系数为3的折叠单元电路图。
图10显示内插系数为2的有源内插电路图。
图中标号20表示采样保持模块，21表示粗子预处理模块，22表示细子预处理模块，23表示折叠模块，24表示内插模块，25表示较器模块，26表示数字编码模块，40表示采样保持电路，41表示参考电阻串，42表示第一级粗子预放大电路，43表示第二级粗子预放大电路，44表示细子预放大电路，45表示第一级折叠电路，46表示第二级折叠电路，47表示有源内插电路，48表示比较器，49表示编码电路，60表示第一级折叠电路，61表示第二级折叠电路，601表示第一折叠单元，602表示第二折叠单元，603表示第三折叠单元。
具体实施例方式
以下结合附图进一步描述本发明。
模拟输入信号先通过采样保持电路40，再输入到第一级粗子预放大电路42和细子预放大电路44。根据参考电阻串41产生的参考电平，先得到粗子转换器的8个差分判断结果和细子转换器的33个差分判断结果。33个判断结果中包括判断上溢出和下溢出的结果。当差分信号的正相端大于负相端时，表示输入信号大于参考电压，反之，则表示输入信号小于该参考电压。粗子转换器的8个判断结果再经过第二级粗子预放大电路43到达比较器48，细子转换器的33个判断结果每3个一组送入第一级折叠电路45。由于一共需要4组两级折叠电路，因此第一级折叠电路45共有12个折叠单元。它的输出信号为12组折叠系数为3的差分信号。正负输出端相同时，对应于输入信号与参考电压相同，但输入信号与参考电压的大小关系不再遵循预放大电路的判断原则。第一级折叠的输出信号也以3个一组进入第二级折叠电路46，第二级折叠电路46共有4个折叠单元，它的输出信号为4组折叠系数为9的差分信号。差分信号是根据正负输出端相同时的过零点来判断比较结果的大小的。在有源内插电路47之前一共产生了33个过零点，全部由参考电阻串41和细子预放大电路44产生的。折叠电路的功能是完成F→1的映射，使F个过零点通过1个输出结果表示出来，而不会产生新的过零点。由于是6比特的模数转换器，因此一共需要26-1＝63个过零点，加上判断上下溢出的两个过零点，总共需要65个过零点。前级电路已经产生了33个过零点，因此内插系数只需要2即可获得所有需要的过零点。有源内插电路47一共4组，每相邻两组折叠输出信号作为内插电路的输入信号，有源内插的输出也是差分信号，作为比较器48的输入信号。粗子转换器产生8个过零点，细子转换器产生8组过零点，每组9个过零点信息，其中有用的一共65个过零点信息。细子转换器的比较器输出的是循环温度码，实质上循环温度码可以提供多1位的信息，也就是说细子转换器可以提供低4位的信息，那么粗子转换器只需提供高2位的信息即可，即3个过零点信息也就足够。但由于粗子细子两通道之间的不同步会产生误码的现象，因此粗子转换器也需要产生8个过零点来实现粗子细子通道的同步，避免误码的出现。最后比较器的输出结果送至编码电路49，把温度码转换成格雷码，最后生成二进制码输出。
权利要求
1.一种6比特600兆赫兹采样频率折叠内插模数转换器，其特征在于由采样保持电路(40)、参考电阻串(41)、第一级粗子预放大电路(42)、第二级粗子预放大电路(43)、细子预放大电路(44)、第一级折叠电路(45)、第二级折叠电路(46)、有源内插电路(47)、比较器(48)、编码电路(49)连接构成；其中第一级粗子预放大电路(42)、第二级粗子预放大电路(43)和比较器(48)依次连接构成粗子转换器；细子预放大电路(44)、第一级折叠电路(45)、第二级折叠电路(46)、有源内插电路(47)和比较器(48)依次连接构成细子转换器；采样保持电路(40)和参考电阻串(41)分别与第一级粗子预放大电路(42)和细子预放大电路(44)连接。
2.根据权利要求1所述的模数转换器，其特征在于采用了千欧数量级的大电阻负载。
3.根据权利要求1所述的模数转换器，其特征在于采用两级折叠器，第一级折叠电路(60)共有3个折叠单元构成，第二级折叠电路(61)采用一个折叠单元。
全文摘要
本发明属于集成电路技术领域，具体涉及一个6位600兆赫兹采样频率折叠内插模数转换器。可满足电池供电通讯设备的低功耗、低电源需要。本发明提出的折叠内插模数转换器，由采样保持电路40、参考电阻串41、第一级粗子预放大电路42、第二级粗子预放大电路43、细子预放大电路(44)、第一级折叠电路45、第二级折叠电路46、有源内插电路47、比较器48、编码电路49连接构成。本发明采用千欧数量级的大电阻作预放大单元、折叠单元和内插单元的负载，以及采用两级折叠的结构，因此本发明实现了低功耗的要求。
文档编号H03M1/34GK101047386SQ20071003810
公开日2007年10月3日 申请日期2007年3月15日 优先权日2007年3月15日
发明者任俊彦, 林俪, 叶凡, 许俊, 李宁 申请人:复旦大学