专利名称：低噪声低杂散小型频率合成器的制作方法
技术领域：
本实用新型涉及一种电子电路，尤其是一种频率合成装置，具体地说是 一种低噪声低杂散小型频率合成器。
背景技术：
目前，在各类通信设备中，频率合成器是一个关键部件，负责生成设备所 需的各种频率信号,所以频率合成器的性能直接关系到通信设备性能的好坏。
如今，电子设备的大量使用，周边的电磁环境不断恶化，各类有意或无意的 干扰日益增多，电磁环境恶劣。这就对通信设备的性能指标提出了更高的要 求，也就对频率合成器的性能指标提出了更高的要求。而噪声水平和杂散水 平是衡量频率合成器的两个最重要的方面，所以，设计噪声更低、杂散更小
(少)的频率合成器是当务之急。 发明内容
本实用新型的目的是设计一种抗干扰能力强的低噪声低杂散小型频率合 成器，具有极好的噪声和杂散性能，非常适合短波波段高性能收发信机使用。
本实用新型的技术方案是 一种低噪声低杂散小型频率合成器，其特征是它主要由参考信号发生器和锁 相环组成，所述的参考信号发生器由DDS芯片1、高频晶体振荡器2和DDS 输出滤波器3组成，DDS芯片1的输入端接高频晶体振荡器产生的100MHz 标准信号，DDS芯片1的输出接DDS输出滤波器3的输入；所述的锁相环 由鉴相器4、整形电路9、充电泵5、环路滤器6、 VCO电路7以及射频分路 器8组成，DDS输出滤波器3的输出作为标准信号发生器的输出与鉴相器4 的一个输入端相连，鉴相器4的输出经整形电路9整形后与充电泵5的输入 端相连，充电泵5的输出接环路滤波器6的输入端，环路滤波器6的输出接 VCO电路7的输入，VCO电路7的输出端通过射频分路器8 —路作为反馈
信号送入鉴相器的另一输入端中，射频分路器8的另一路输出作为频率合成
器的输出信号经放大、滤波后输出。
VCO电路7的输出信号经过射频分路器81N40分为2路， 一路作为 反馈信号送入鉴相器41N35，另外一路经放大器1N31放大、滤波器1Z31滤 波后输出。
鉴相器4的输出端接由1D4、 1R210、 1C29、 1L12组成的整形电路， 信号经整形后整形后再送入充电泵1N36。 本实用新型的有益效果
1、 本实用新型采用多种手段降低噪声和杂散，在提高频率合成器的噪声 和杂散水平方面向前迈出了一步，和以往的近似频段频率合成器相比，本实 用新型的噪声和杂散水平有了大幅提高。
2、 采用高频恒温晶体振荡器、高参考频率、高鉴相频率的设计思想，有 利于大幅降低相位噪声。
3、 在输出和反馈之间采用射频分路器。由于射频分路器的输入、输 出端之间有20dB以上的隔离度，减少输出信号对反馈信号的干扰；同时， 有效防止外界干扰信号通过输出通路反射影响VCO状态。综上，在输出和 反馈之间采用射频分路器，大幅减少了杂散信号的产生，保证了频谱纯度。
4、 鉴相器输出信号经过整形再送到充电泵抑制了无用信号的调制，也减 少了杂散信号的产生。；
5、 本实用新型可工作于68MHz 105MHz频率下，能实现低噪声低杂散频 率合成，噪声水平达到了-120dBc/Hz (⑥20kHz偏移)，杂散水平达到一80dB
(宽带)，非常适合短波波段高性能接收机/发射机使用。
6、 本实用新型采用多种降低噪声和杂散的手段(其中在输出和反馈之间 使用射频分路器以及鉴相器输出信号先整形再送至充电泵为首创)，实现了一 个低噪声、低杂散的小型频率合成器(68腿z 105MHz)。经测试，噪声水平 达至iJ-画Bc/Hz (@lkHz偏移)，-120dBc/Hz (@20kHz偏移)，-140dBc/Hz
((^100kHz偏移)，比现有近似频段频率合成器都提高了 10dBc/Hz左右；宽 带杂散水平达到-80dB以上，比现有同频段频率合成器都提高了 10dB左右，
并且杂散数量也比现有频率合成器大为减少。
图l是本实用新型的原理框图。
图2是本实用新型的标准信号发生器部分的电路图。 图3是本实用新型的锁相环部分的电路图。
具体实施方式
以下结合附图和实施例对本实用新型作进一步的说明。 如图1、 2、 3所示。
一种低噪声低杂散小型频率合成器，主要由DDS芯片1 (型号可为 AD9951)、高频晶体振荡器2和DDS输出滤波器3、锁相环由鉴相器4、整 形电路、充电泵5、环路滤器6、 VCO电路7、射频分路器8以及整形电路9 组成，DDS输出滤波器3的输出作为标准信号发生器的输出与鉴相器4的一 个输入端相连，鉴相器4的输出经整形电路9整形后与充电泵5的输入端相 连，充电泵5的输出接环路滤波器6的输入端，环路滤波器6的输出接VCO 电路7的输入，VCO电路7的输出端通过射频分路器8 —路作为反馈信号送 入鉴相器的另一输入端中，射频分路器8的另一路输出作为频率合成器的输 出信号经放大、滤波后输出。本实用新型采用目前流行的DDS和PLL (锁 相环)相结合的方法，DDS输出作为锁相环的参考信号这样满足了频率分辨 率及快速换频的要求，同时通过DDS输出滤波器抑制了DDS杂散，提高了 频谱纯度。对于锁相环的输出相位噪声来说，带内(指环路滤波器通带)的 相位噪声主要决定于参考信号的相位噪声和鉴相器的底部噪声，带外的相位 噪声则由VC0的相位噪声决定。理论上参考信号的相位噪声和鉴相器的底部 噪声等效到PLL输出端近似为A7+201ogiV-101og/^ (7V,为PLL底部噪声，N 为PLL输出频率和参考信号频率之比，/^为鉴相频率)，因此采用高参考频 率(20 MHz)，高鉴相频率(2 MHz)，从理论上抑制了带内噪声的恶化。
本实用新型的原理框图如图1所示。图中，晶体振荡器2可采用高性能 恒温晶体振荡器，频率为100MHz，噪声水平达到-140dBc/Hz((glkHz偏移)。 晶体振荡器产生的标准频率信号作为参考频率供给DDS芯片。 DDS芯片采用AD公司的AD9951。 AD9951为AD公司的新型直接数字频率 合成芯片，工作频率高达400MHz, 32Bit频率控制字，14Bit的D/A转换器， 噪声性能达到-120dBc/Hz (@lkHz偏移)。如前所述，本使用新型采用高参 考频率、高鉴相频率的设计思路从理论上降低了噪声的倍频加成，所以在使 用100 MHz晶振的前提下，DDS输出信号定为20MHz，作为鉴相器的参考 信号。
由于DDS芯片的输出最终由D/A变换产生，因此，在输出频谱中会不可 避免的有杂散信号存在，同时还有谐波信号存在，这些无用信号进入鉴相器 以后都会调制到VCO的输出频谱上，因此必须在DDS输出上加滤波器。本实 用新型中采用的是5阶Butterworth带通滤波器，中心频率21 MHz,通带 宽度4MHz，在2次谐波处的衰减达到-70dB。
鉴相器是锁相环(PLL)的核心器件，关系到整个的输出性能。本实用 新型采用美国国家半导体公司的LMX2301，具有极低的底部噪声(一 210dBc/Hz)。
整形电路核心器件为74AC00，内部集成了 4个与非门。本实用新型创 造性地将鉴相器输出信号先整形再送至充电泵，抑制了各种无用信号在压控 电压上的调制，减少了杂散分量。
充电泵可采用MMPQ6700，内部集成了4个三极管，实现环路的充、放 电功能，形成压控电压。
由于受工作频段的限制，VCO (即压控振荡器)分为两段实现，分别 采用UMJ924(68MHz 80腿z)和函J635 (75MHz 105認z) 。 UMJ924和IMJ635都 是新加坡UMC公司生产的高性能压控振荡器，噪声水平达到了-100dBc/Hz ((^1KHz偏移)，-125dBc/Hz (②10KHz偏移)，-145dBc/Hz (劇OOKHz偏 移)，输出幅度达到10dBm。
以往的频率合成器，VCO的输出直接分为两路，通过简单的放大器隔离， 一路送往鉴相器作为反馈信号， 一路就作为频合的输出信号。这样，容易使 鉴相器内部的各种无用信号(如鉴相频率、分频信号等)窜扰至输出端，形 成很多杂散信号，影响输出信号的频谱，同时也容易让外界的信号通过输出
通路反射到VC0影响VC0的工作状态。为此，本实用新型创造性地使用了 Mini 公司的射频分路器LRPS-2-11J来解决这一问题。具体做法就是将VC0的输出 信号送至射频分路器，由射频分路器分为两路， 一路作为反馈信号， 一路作 为输出信号。LRPS-2-llJ具有低损耗(0.7dB)，高隔离度(20dB)的特点， 妥善解决了以上问题。
图2为DDS部分电路图。由于AD9951为双端输出，所以使用了一个l:l 的变压器1T3实现双端到单端的转换。1C402后面的电容电感网络即为5阶 Butterworth带通滤波器，中心频率21MHz，通带宽度4MHz，在2次谐波 处的衰减达到-70dB。经过带通滤波器后，DDS的输出信号中杂散及谐波分 量都受到抑制，PLL输出中由DDS无用信号带来的杂散大为减小或者消失。
图3为PLL部分的电原理图。图3中，由于VCO部分由两个压控振荡器 组成，所以采用了 4个三极管组成的电子开关在波段控制信号(VC0Sel)的 控制下进行切换。同时，为了避免两个压控振荡器的输出端相互影响，在两 个压控振荡器的输出端使用了射频双路信号选择器PE4259。 PE4259是 Peregrine公司的产品，工作频段DC-3GHz，差损小于ldB，在100MHz左右 隔离度大于50dB。两个压控振荡器的输出作为PE4259的两路输入，PE4259 的输出(即VC0的输出)也在VC0Sel信号的控制下在两路输入信号之间切换。
权利要求1、一种低噪声低杂散小型频率合成器，其特征是它主要由参考信号发生器和锁相环组成，所述的参考信号发生器由DDS芯片(1)、高频晶体振荡器(2)和DDS输出滤波器(3)组成，DDS芯片(1)的输入端接产生100MHz标准信号的高频晶体振荡器(2)，DDS芯片(1)的输出接DDS输出滤波器(3)的输入；所述的锁相环由鉴相器(4)、整形电路(9)、充电泵(5)、环路滤器(6)、VCO电路(7)以及射频分路器(8)组成，DDS输出滤波器(3)的输出作为标准信号发生器的输出与鉴相器(4)的一个输入端相连，鉴相器(4)的输出经整形电路(9)整形后与充电泵(5)的输入端相连，充电泵(5)的输出接环路滤波器(6)的输入端，环路滤波器(6)的输出接VCO电路(7)的输入，VCO电路(7)的输出端通过射频分路器(8)一路作为反馈信号送入鉴相器的另一输入端中，射频分路器(8)的另一路输出作为频率合成器的输出信号经放大、滤波后输出。
2、 根据权利要求1所述的低噪声低杂散小型频率合成器，其特征是所述的 VCO电路(7)的输出信号经过射频分路器(8) 1N40分为2路， 一路作为 反馈信号送入鉴相器(4) 1N35,另外一路经放大器1N31放大、滤波器1Z31 滤波后输出。
3、 根据权利要求1所述的低噪声低杂散小型频率合成器，其特征是所述的鉴 相器(4) 1N35的输出端接由1D4、 1R210、 1C29、 1L12组成的整形电路， 信号经整形后整形后再送入充电泵1N36。
专利摘要一种低噪声低杂散小型频率合成器，属于一种电子电路，其特征是它主要由参考信号发生器和锁相环组成，所述的参考信号发生器由DDS芯片(1)、高频晶体振荡器(2)和DDS输出滤波器(3)组成，DDS芯片(1)的输入端接高频晶体振荡器(2)，DDS芯片(1)的输出接DDS输出滤波器(3)的输入；所述的锁相环由鉴相器(4)、整形电路(9)、充电泵(5)、环路滤器(6)、VCO电路(7)以及射频分路器(8)组成。它具有抗干扰性好，噪声和杂散水平提高幅度大的优点。
文档编号H03L7/18GK201188608SQ20072013081
公开日2009年1月28日 申请日期2007年12月7日 优先权日2007年12月7日
发明者张剑锋, 陈乐民 申请人:熊猫电子集团有限公司;南京熊猫电子股份有限公司;南京熊猫汉达科技有限公司