用于自振荡d类系统的电子装置的制作方法

专利名称：用于自振荡d类系统的电子装置的制作方法
技术领域：
本发明涉及用于改进自振荡D类系统的启动的电子装置。
背景技术：
本领域公知的是，D类放大器对于提供高输出电流以驱动负载 (例如音频应用)是十分有用的。D类系统将音频信号转换成高频脉 冲序列，其中功率输出级的输出是方波，该方波的占空比取决于音频 输入信号。 一些自振荡D类系统使用脉冲宽度调制器(PWM)来提供 根据音频信号的幅度而变化的脉冲序列。这些脉冲以特定频率对功率 输出晶体管进行切换。 一些自振荡D类系统使用其它类型的调制，例 如密度调制等。通常将D类系统的输出施加给低通滤波器，以便将脉 冲转换回驱动一个或多个音频扬声器的放大音频信号。为了将连续的 音频输入信号转换成经调制的脉冲序列，一些自振荡D类系统提供了 包含比较器的自振荡回路。对于自振荡D类系统来说，在系统启动期 间进入稳定的自振荡工作状态是很关键的。由于诸如比较器或者环路 滤波器中的无源元件之类的元件存在不可避免的生产延展(例如集成 电路中的工艺变化)，所以可能存在会使系统不能开始正常工作的启 动条件。例如，比较器可能受到导致其输入信号DC偏移的不对称的 影响。在这些情况下，通常无法预测系统针对不同启动条件会在何时 开始振荡。
典型的自振荡D类系统通常包括具有两个n型M0SFET晶体管的 输出级，这两个n型M0SFET晶体管分别被高端驱动器和低端驱动器 驱动。由于仅仅使用了醒0S晶体管，所以一个丽0S晶体管被耦接至 正的供电电压。为了激活高端M0SFET，必须要有一个将相当高的栅 极电压提供给高端M0SFET的高端驱动器。具体地说，高端M0SFET
4的栅极电压必须高于高端M0SFET的漏极上的正的供电电压Vdd。通 过在功率输出级(由两个画0S输出晶体管组成)的输出端和高端驱 动器(即高端M0SFET的栅极)之间耦接一个自举电容器来提供这个 较高的正驱动器电压。此外，如果功率输出级的输出处于地电势V'ss， 则由另一个电压源经由一个二极管来对自举电容器进行充电。随后， 如果功率级的输出节点切换至正的供电电压电平Vdd，那么自举电容
器的第一侧会由于自举电容器上的电荷而上升至一个高于正的供电 电压电平Vdd的电压电平。并且，传统方案通常提供一种保护机制， 以防止D类放大器在自举电容器上的电压太小时进入正常工作。于 是，高端晶体管被禁止。此外，如果比较器由于工艺变化而具有DC 偏移电平，那么比较器的输出信号表示出要激活高端晶体管，却由于 自举电容器上的电压不足而不被允许。所以，根据现有技术的自振荡 D类系统将保持锁定且不能启动。
己知一些旨在克服上述启动问题的想法。根据第一原理，提供 了特定的充电电流，以便在启动功率级之前将自举电容器预先充电至 一个特定电平。但是，该原理不能被应用至小于20V的供电电压。此 夕卜，如果出现错误情况，在错误情况之后系统需要快速重启(即例如 在100毫秒内重启)，该传统机制就会失效。于是，该传统方案不适 合低供电电压以及系统需要快速恢复的情况。
根据另一个为了避免启动程序期间的挂起的常规原则，输出功 率级的控制逻辑在一定的时间内被强制成逻辑低(LOW)电平(即， 接地或Vss)，从而使得功率输出级的输出被强制为Vss。为此，提 供了附加的逻辑门以及具有短脉冲的特定信号。这种常规的方法的缺 点在于LOW周期的临界定时。L0W脉冲应该与D类系统的振荡频率具 有良好的相关性。不过，在包括功率级和分别的控制逻辑的集成电路 上限定用来将输出强制为LOW电平的脉冲信号，而回路的组件灵活地 限定振荡频率。如果LOW周期的定时和振荡频率是不相关的，那么这 通常会在D类放大器的输出上产生不期望的听觉效应
发明内容
本发明的目的是提供一种电子装置，其使得自振荡D类系统即 使在低供电电压下也可以快速、可靠且平滑的启动。
独立权利要求1的主题实现了该目的。于是，提供了一种电子 装置，其包括用于自振荡D类系统的集成功率比较器电路。所述集成 功率比较器电路包括调制级，所述调制级包括偏移补偿电路，用于补 偿调制级的偏移，以便实现所述自振荡D类系统的平滑初始化。对补 偿信号进行调整并确定其大小，以补偿或稍微过补偿工艺或制造参数 变化的影响。 一般来说，工艺变化影响了电路和电子元件的电特性。 具体来讲，如果两个元件本该具有相同的电特性(即，它们应该是匹 配的)，那么工艺变化会严重地损害电路的功能。由此，例如，如果 调制级中的由于工艺变化造成的偏移在系统打开时将调制级设置为 特定初始状态，那么本发明提供了电路来补偿由于工艺参数的偏差而 造成的偏移。其它效果在于附加的或减小的延迟、噪声等。本文中的 补偿可意味着过补偿，以便改变初始状态。
自振荡D类系统的初始化通常被调制级的参数变化(参数变化 使调制级固定至特定值)所妨害，本发明提供了偏移补偿电路来克服 这些问题。传统的解决方案建议(例如)通过组合逻辑来引入附加的 数字信号，以将数字电平加到调制级的输出信号上。但是，本发明建 议介入更早的处理级。不同于对信号的逻辑值(它们已经是工艺参数 变化的结果)进行修改，本发明建议对更靠近其原始点的偏离进行补 偿。该方案提供了比现有技术更加平滑的初始化过程。D类系统的自 振荡频率和补偿信号之间的相关不是很关键。因此，根据本发明的补
偿信号被确定大小并被调整，以对制造期间的参数延展(parameter spread)的特定影响进行补偿。这涉及各种对调制级的元件的电特性 有影响的工艺特征。由于参数随着统计分布而变化，所以在特定范围 内，参数变化是可预测的。以可以对特定概率的最大偏离进行补偿或 稍微过补偿的方式确定补偿信号的大小。
根据本发明的一个方面，调制级包括比较器，偏移补偿电路提 供了对比较器的偏移进行补偿的偏移补偿信号。制造期间的工艺变化 的一种影响是电子元件的不期望的偏移，例如比较器或者比较器的差分对的偏移等。本发明建议利用施加在元件上的电压或电流来补偿这 些偏移。由此，可更接近原始点地补偿偏移，并且启动过程比现有系 统更平滑。
根据本发明的一个方面，补偿信号将失衡引入了比较器，从而 通过在比较器的输入级引入附加的电流来对比较器的偏移进行补偿。 本发明的该方面与便于实施且有效的特定结构有关。由此，在比较器 的支路中引入了小电流。由于工艺偏差所造成的偏移，比较器通常很 可能在输出端上具有特定初始状态，即HIGH或LOW,尽管输入信 号可能不同。比较器在该状态中保持，直到输入信号显著地发生变化。 为了引进不同输入状态，在比较器的特定电通道上引入小电流，以便 强制比较器切换至另一状态。于是，可改变比较器的初始状态，并且 可以避免启动阶段中的自振荡系统的挂起。
根据本发明的又一个方面，补偿信号提供了短脉冲，从而在短 脉冲的持续时间内对工艺参数的变化进行补偿或过补偿。可以只在很 短的一段时间内执行如上所述的补偿。由此，只将短脉冲施加给调制 级的要被补偿的部分。该脉冲可能只是单脉冲或者是短脉冲序列。它 们通常比自振荡D类系统的自振荡频率的周期短得多。只在这个短 时期内将要被补偿的调制级的元件或电路强制成不同状态，这个短时 期刚好长到足以提供D类系统的环路的适当启动条件。
根据本发明的又一个方面，电子装置的功率输出级包括第一MOS 晶体管(M0SFET)和第二MOS晶体管(M0SFET)，它们被各自的第一 低端驱动器以及第二高端驱动器所驱动，其中比较器耦接至低端驱动 器和高端驱动器。优选的是，这两个晶体管均为醒0S类型。但是， 本发明并不限于某一特定类型的晶体管。如果功率输出级使用了两个 羅0S晶体管，那么通常在输出功率级的输出节点和高端驱动器之间 耦接自举电容器。在该结构中，通常会如上所述的那样在D类系统的 启动期间出现问题。因此，本发明尤其有利于包括NM0S功率输出级 的系统。
本发明还建议将向调制级施加至少一个明确定义的DC偏移。在 启动过程期间，小的失衡被引入比较器，以便将比较器的输出设置为20 低电平。所以，在启动过程期间，功率级的输出也被绑定至LOW电平。 该机制提供了足够的时间使自举电容器被充电至足够高的电压电平。 仅仅在非常短的时期内(例如在l微秒内)施加比较器的预定DC偏 移所造成的失衡。从提供足够短的时期的专用逻辑电路中导出施加到 比较器的信号。基于工艺参数变化所造成的最大DC偏移来确定从外 部施加到比较器的偏移。除了输出功率级的第一切换周期被强制为 L0W电平之外，比较器的总体表现不变。自振荡D类系统的固有频率 不被根据本发明的原理所影响。即使在回路开始切换的第一周期内， 固有频率也被保持，避免占空比的其它干扰。此外，根据本发明的原 理提供了平滑的启动性能，而不存在不期望的听觉效应。还应该注意 至IJ，根据本发明的电子装置或该电子装置的部分优选地被实现为集成 电路。
本发明的目的还被一种电子装置的设计方法所实现。该方法包 括以下步骤为用于自振荡D类系统的集成功率比较器电路的调制级 提供补偿电路。根据本发明的这个方面，所述补偿电路还适用于将补 偿信号提供给所述调制级，其中确定该补偿信号的大小，以对制造参 数变化的影响进行补偿，以便实现所述自振荡D类系统的平滑初始 化。
另外，本发明的目的还被一种操作D类系统的方法所实现。该 方法包括以下步骤将补偿信号提供给用于自振荡D类系统的集成功 率比较器电路的调制级，其中确定所述补偿信号的大小，以对制造参 数变化的影响进行补偿，以便实现所述自振荡D类系统的平滑初始 化。优选地，所述调制级包括比较器，所述偏移补偿信号提供用于对 比较器的偏移进行补偿或过补偿的脉冲，该比较器的偏移是制造参数 变化的影响。


通过参考下文描述的实施例，本发明的这些和其它方面将变得 明显并得到阐述。附图中
图1示出了根据现有技术的第一实施例的自振荡D类系统的简
8化框图，
图2示出了根据现有技术的第二实施例的自振荡D类系统的简 化框图，
图3示出了根据现有技术的第三实施例的自振荡D类系统的简 化框图，
图4示出了根据本发明实施例的自振荡D类系统的简化框图， 图5示出了根据本发明的比较器的简化原理图，以及 图6示出了根据本发明的电路的简化原理图。
具体实施例方式
图1示出了根据现有技术的第一实施例的自振荡D类系统的简 化框图。自振荡D类系统100包括通常被设计成集成功率比较器1 的集成电路。
除了根据音频输入信号101对集成功率比较器1的输出信号106 进行调制并使其在Vdd和Vss (地)之间快速切换之外，集成功率比 较器1的性能与比较器基本相同。电源电压Vdd由电压源V2提供。 Vdd和Vss之间的快速切换使得集成功率比较器1能够在输出引脚 106上提供几安培的电流。通常，通过脉冲宽度调制(P丽)来调制 节点106上的输出信号。
图1的自振荡D类系统IOO被配置成闭环。因此，D类系统IOO 还包括分立的环路滤波器8，如图1所示。环路滤波器8 —般由无源 元件组成，这些无源元件提供了一个或多个时间常数以便建立回路的 总传递函数。通过来自输出引脚106的反馈线104或者替换地通过来 自引脚107的反馈通路103来使回路闭合。反馈通路103、 104均提 供了到环路滤波器8的反馈。该回路具有200kHz至500kHz范围内的 典型振荡频率。
将输入信号101施加到环路滤波器8的输入端。通常，输入信 号为音频信号。如果环路滤波器8的输入端没有输入信号101，那么 输出信号是占空比为50%的方波。如果输入信号101变化，则根据输 入信号101来调制输出信号(即输出信号106的脉冲宽度)。将输入信号(通常为音频信号)施加到环路滤波器8的输入引脚10]会引起 对输出信号106的调制。这导致输出信号106的占空比发生变化。
低通滤波器7被耦接至输出引脚106，以便抑制振荡信号的高频 分量。低通滤波器7专门用来重构输出节点107处的原始输入信号 101。本发明并不关心环路滤波器8、低通滤波器7以及闭环的特性。 电压VI对负载电阻Rl迸行偏置，该电压VI是大小为供电电压Vdd 的一半的DC电平。在这种情况下，负载电阻R,中的平均电流为零。 通常，电压VI将电解电容器(未示出)充电至Vdd/2，以便保持一 个平滑恒定的电压。
集成功率比较器包括调制级10和功率输出级11。调制级10包 括比较器2、模式逻辑3、和控制逻辑4。分立环路滤波器8的输出 信号108、 110被耦接至比较器2。比较器2的输出是数字信号，该 数字信号被传递至控制逻辑4。控制逻辑4提供适当的信号来驱动功 率输出级ll。
功率输出级11包括两个驱动器5、 6以及两个功率M0SFET。高 端(high side)驱动器5驱动M0SFET M2，而低端(low side)驱动 器6则驱动M0SFETM1。模式逻辑3提供模式输入引脚，用于接收模 式输入信号102以及为控制逻辑3提供启动信号105。这两个M0SFET Ml和M2属于同一类型，即它们都是丽0S晶体管。采用具有一个薩0S 晶体管和一个PM0S晶体管的互补输出级实质上会要求集成电路上的 更多面积。于是，两个M0SFET只能被设计为丽0S晶体管。低端M0SFET Ml的栅极被低端驱动器驱动，该驱动器由片上电压源Vddd (例如， Vddd可能为12V)供电。由于输出引脚106必须上升至供电电压电平 Vdd，所以M2的栅极必须上升至大约12V， 一个大于Vdd电势的电压。 由于通常不能获得这样高的正电压，所以采用了自举电容器Cboot 来对作为悬浮电压源的高端驱动器5进行供电。自举电容器被耦接在 输出接点106和标为vboot的引脚(通常被布置成集成功率比较器1 上的外部引脚)之间。在电路内部，即在集成功率比较器电路1中， 经由电阻器Rl和二极管Dl将引脚vboot耦接至供电电压Vddd。
在正常工作期间，输出106在电源供电电平Vdd和接地电平Vss
10之间切换。如果输出引脚106接地(Vss)，那么电压源Vddd经由 Rl和二极管Dl对电容器Cboot充电。如果输出引脚106上升至Vdd， vboot上的电压上升至取决于Cboot上的充电的实质上大于Vdd的一 个电压。如果电容器Cboot具有(例如)15nF的值并且电阻器Rl提 供了 10ohm的电阻，那么输出信号106的大约500纳秒的"LOW"周 期(即引脚106为Vss)足够用来将电容器Cboot充电至最小值9V。
但是，应该注意的是，高端驱动器5包括充电保护电路(未示 出)，用于在电容器Cboot的电压电平降至9V以下时阻止工作。另 一方面，高端驱动器5和低端驱动器6的驱动供电电压之差不应该太 大。如果高端驱动器5的驱动电压被选得太高，那么会出现击穿电流， 并且该电流会损坏输出功率级11。此外，在图1的自振荡D类系统 可开始工作之前，必须在启动信号105启动集成功率比较器1之前对 自举电容器Cboot进行完全充电。
由于图1所示的D类系统需要关于Cboot (尤其是足够的电压 vboot)的适当启动条件，存在一些系统可能失效的情况。例如，在 模式输入引脚102启动系统之前，输出引脚106是悬浮的。在这种情 况下，Cboot被充电至值Vddd-V",-Vdd/2，其中V,M是二极管Dl的电 压降。如果假设Vdd和Vddd为12V并且假设Vrn为0. 7V，那么Cboot 上的电压仅为5.3V。所以，Cboot上的电压低到不能激活高端驱动器 5，并且晶体管M2将保持被充电保护所禁止。在这些情况下，系统将 不会开始振荡。根据另一示例，假设比较器2具有由于工艺参数变化 等造成的DC偏移，并且在模式输入102被设置成激活时比较器2切 换至HIGH(即Vdd)。于是，控制逻辑4试图激活高端驱动器5，却 没有成功，原因是Cboot未被充分充电。所以，图1的D类系统将保 持锁定并不会开始振荡。
图2示出了现有技术的第二实施例的简化原理图，其基本类似 于图1。但是，为了克服图1所示的自振荡D类系统启动期间的挂起 问题，该传统解决方案建议在自举电容器Cboot的第一端(即vboot) 和Vdd之间包括一个附加的电流源I。hars。。根据这一原理，在输出功 率级ll被打开之前，电流源Ii，会对自举电容器Cboot预充电。该原理仅仅适用于具有以下关系的供电电压-V2〉2X (Vtr+Vcs)
其中Vtr是Cboot两端的充电保护释放高端驱动器的最小电压 (例如9V) ， Vcs是电流源1^,，两端的电压降(例如iV)。所以， 只要V2大于20V，那么可以成功地施加对自举电容器Cboot充电的 电流源LkSS。但是，大部分应用都要求12V大小的V2。通常，VI对 应于电压电平V2/2。如果VI在启动期间保持在0V，由于自举电容器 Cboot会在输出信号的第一低周期期间被充分充电，不会出现特定的 问题。但是，如果启动期间节点107处的电压电平等于V2/2,那么 这一原理将失效。如果错误情况之后系统需要在100毫秒内重启，图 2所示的结构将会更加失效。由于通常由简单的电解电容器执行VI 的实际实现，所以几乎不可能在100毫秒内对电容器进行充电和放 电。
图3示出了另一种传统电路，用来防止参见图1所描述的自振 荡D类系统的第一切换周期期间内的挂起情况。由此，集成功率比较 器1包括附加的AND门30，该AND门30的第一输入端32耦接至比 较器2的输出端。AND门30的输出端33耦接至控制逻辑4。 AND门 30的第二输入端31接收短L0W脉冲。根据该结构，提供至控制逻辑 4的信号33被用来将输出功率级11的输出引脚106强制为Vss。该 方法的问题是，LOW周期必须与D类系统的振荡频率相关联。否则， LOW脉冲会引起负面的听觉效应。由于振荡频率是可变的，并且通过 可通过分立的环路滤波器8对其进行外部调节，而脉冲在集成功率比 较器l中是预定的，所以通常不能建立所需关联。
图4示出了根据本发明实施例的自振荡D类系统的简化框图。 由此，在启动信号105和比较器2之间提供了补偿电路40。补偿电 路40将补偿信号401提供给比较器2。补偿信号对由于制造过程中 的生产延展(例如集成电路中的工艺变化)而引起的比较器缺陷进行 补偿。要被补偿信号401补偿的一个典型缺陷是比较器的偏移，如前 所述。补偿电路40可在启动期间向比较器2提供单脉冲，即短脉冲 信号。由此，比较器中引入了较小的失衡，从而比较器输出被设置为LOW。如果比较器输出被设置为LOW,那么控制逻辑4将功率输出级 11的输出信号106也设置为Vss。由此，电压源Vddd经由电阻器Rl 和二极管Dl对自举电容器Cboot充电。被馈入比较器2的补偿信号 通常是从时间常数为1微秒的单触发电路导出的。该补偿信号401 是对比较器的偏移的补偿刚好能将比较器的输出拉至L0W的信号。根 据工艺变化所引起的比较器的最大DC偏移来确定补偿信号401所引 入的偏移的大小。这样，仅仅将第一切换周期不会是低端的不确定性 降为零。振荡回路的固有频率不被影响到。在第一周期中，自振荡D 类系统已经开始以自身频率振荡，而不存在听觉干扰(audible disturbance)，例如传统系统中的扑通声。
图1至4中用于集成功率比较器1和D类系统100的虚线框表 示了用于作为(例如)用于集成功率比较器1的单个集成电路等的实 现的选择性建议。但是，所示框仅仅是建议，它们并不表示对作为集 成电路或印制电路板上的分立元件的根据本发明的电路的可能实现 方式的任何限制。
图5更详细地示出了根据本发明的一个方面的补偿信号401如 何补偿比较器2的偏移。比较器2的差分级包括晶体管Tl和Tl'。 输入信号109和110被施加给晶体管Tl和Tl'的各自的正输入引脚 和负输入引脚。电流源i。对差分对Tl禾[l Tl'进行偏置。电阻器112 和R2，表示晶体管Tl和Tl'各自的负载。比较器2的输出信号501、 502被直接或经由附加的组件(通常是逻辑门，未示出)耦接至控制 逻辑4 (如图4所示)或类似电路。提供晶体管M3以及电阻器R4 和R5以在包括R2'和Tl'的支路中引入电流i。ffset。如果经由R5引出 电流i。ffset，那么提供经过M3和R4被馈入了差分对Tl和Tl'的右半 部的相应电流(可能由于晶体管尺寸而大小不同)。'该额外的电流将 造成比较器两条支路之间的失衡，从而会促使比较器2切换至另一输 出状态，例如从HIGH到LOW或者反过来。根据预测的比较器最大
偏移，电流i。ffset的大小被确定为对偏移进行补偿，即稍微过补偿。
根据最大DC偏移可以确定电流的大小，其中该最大DC偏移通常是 在集成功率比较器的制造过程中由于工艺参数的变化而产生的。从
13而，由于通过R5吸取电流i。ffset，比较器以及输出信号501、 502被 切换。根据本发明的一个方面，通常仅仅在例如l微秒等的短时期内 施加电流i。ffset。 1 ^的脉冲周期被选择为比自振荡D类系统短的周期。 例如，如果D类系统被设计为在500kHz的频率振荡，那么D类系 统的周期为2)is。如果振荡频率变化，那么可以适当地修改脉冲持续 时间。
图6示出了根据本发明的单脉冲电路的简化原理图。图6中的 电路为根据本发明的一个方面的补偿原理提供了大约1微秒的短脉 冲。在稳定状态条件下，启动信号105为L0W，输出信号401也为L0W。 为了发出单脉冲，假设启动信号105从L0W变为HIGH。于是，NAND1 的输出从HIGH变为L0W。 NAND1为LOW的时间由门(尤其是耦接至 M4的三个反相器INV)的传播延迟所确定。NAND2和NAND3组成了由 NAND1的输出的负边沿所设置的触发器。响应于NAND1的输出的负边 沿，NAND2变为HIGH。由于NAND2的输出经由反相器INV耦接至M5， 所以M5截至。同时，M4导通，并且电流L,开始对电容器C。充电。 在对C。充电的同时，由于NAND3为L0W，输出401为HIGH。将电容 器C。的充电时间的大小确定为1微秒。当电容器C。上的电压超过反 相器INV的阈值电平，反相器INV链的输出切换至低，并且由NAND2 和NAND3组成的触发器被重置，从而输出401变为L0W。由此，N緒D2 变为L0W。 M4截至而M5导通，从而C。放电。这就确保了输出401上 的持续时间为1微秒的单脉冲。
虽然己经在附图和前述说明中详细说明并描述了本发明，但是， 应当认为这些说明和描述是说明性的或示例性的而不是限制性的，本 发明并不限于所公开的实施例。本领域技术人员通过学习附图、公开 文本、以及所附权利要求，可以在实践所请求保护的本发明的同时， 理解并做出对所公开实施例的其它变型。在权利要求中，词语"包括" 及类似词语的使用并不排其它元素和步骤的存在，不定冠词"一个" 或"一种"的使用并不排除多个该元素的存在。权利要求中陈述的单 个电子组件或其它单元可被多个项目替代，反之亦然。事实仅仅在于， 在相互不同的从属权利要求中陈述的某些方法并不表示不能组合这些方法来获得优势。权利要求中的任何标号都不应该被解释为对权利 要求的范围的限制。
权利要求
1. 一种电子装置，其包括用于自振荡D类系统(100)的集成功率比较器电路(1)，所述集成功率比较器电路(1)包括调制级(10)，所述调制级(10)包括补偿电路(40)，用于将补偿信号(401)提供给所述调制级，确定该补偿信号(401)的大小，以对制造参数变化的影响进行补偿，以便实现所述自振荡D类系统(100)的平滑初始化。
2. 如权利要求1所述的电子装置，其中所述调制级(10)包括 比较器(2)，并且偏移补偿电路(40)适用于提供用于对比较器(2) 的偏移进行补偿的偏移补偿信号(401)，比较器(2)的偏移是制造 参数变化的影响。
3. 如权利要求2所述的电子装置，其中所述补偿信号(401) 通过将附加的电流引入比较器(2)的输入级的电通路中，从而在比 较器(2)中引入了失衡，用于对比较器(2)的偏移进行补偿。
4. 如权利要求1所述的电子装置，其中所述补偿信号(401) 提供了一个脉冲，在该脉冲的持续时间内对工艺参数的变化进行补 偿。
5. 如权利要求4所述的电子装置，其中所述补偿信号(401) 的脉冲的持续时间比所述D类系统的固有振荡频率的周期短得多。
6. 如权利要求1所述的电子装置，其中所述集成功率比较器电 路(1)还包括功率输出级(11)，其中所述功率输出级(11)包括第一NMOS晶体管(Ml)和第二丽OS晶体管(M2),用于驱动第一 NM0S晶体管(Ml)的第一低端驱动器(6)以及 用于驱动第二丽OS晶体管(M2)的第二高端驱动器(5)，所述比较器(2)的输出端耦接至第一低端驱动器(6)和第二 高端驱动器(5)。
7. —种设计电子装置的方法，其包括以下步骤 为用于自振荡D类系统(100)的集成功率比较器电路(1)的调制级(10)提供补偿电路(40)，所述补偿电路(40)适用于将补偿信号(401)提供给所述调制 级，确定该补偿信号(401)的大小，以对制造参数变化的影响进行 补偿，以便实现所述自振荡D类系统(100)的平滑初始化。
8. —种操作D类系统的方法，其包括以下步骤 将补偿信号(401)提供给用于自振荡D类系统(100)的集成功率比较器电路(1)的调制级(10)，确定所述补偿信号(401)的 大小，以对制造参数变化的影响进行补偿，以便实现所述自振荡D 类系统(100)的平滑初始化。
9. 如权利要求8所述的方法，其中所述调制级(10)包括比较 器(2)，并且偏移补偿信号(401)提供用于对比较器(2)的偏移 进行过补偿的脉冲，比较器(2)的偏移是制造参数变化的影响。
全文摘要
本发明涉及一种电子装置，所述电子装置包括用于自振荡D类系统(100)的集成功率比较器电路(1)。所述集成功率比较器电路(1)具有调制级(10)，其中所述调制级(10)包括用于将补偿信号(401)提供给所述调制级的补偿电路(40)，确定该补偿信号的大小，以对制造参数变化的影响进行补偿，以便实现所述自振荡D类系统(100)的平滑初始化。
文档编号H03F3/45GK101501985SQ200780029868
公开日2009年8月5日 申请日期2007年8月10日 优先权日2006年8月15日
发明者彼得·布伊藤迪克 申请人:Nxp股份有限公司