电子装置及其制造方法、以及振荡器的制造方法
【专利摘要】本发明提供电子装置及其制造方法、以及振荡器，该电子装置能够抑制对配置有功能元件的空腔部进行划定的覆盖层发生挠曲。电子装置（100）包含：基板（10）；空腔部（30），其形成在基板（10）的上方，在内部配置有功能元件（20）；以及划定空腔部（30）的覆盖构造体（40），覆盖构造体（40）具有：第1包围壁（42），其位于基板（10）的上方，且形成于空腔部（30）的周围；第2包围壁（44），其位于第1包围壁（42）的上方，且形成于空腔部（30）的周围；以及划定空腔部（30）的上表面的覆盖层（46），第2包围壁（44）在俯视时位于第1包围壁（42）的内侧。
【专利说明】电子装置及其制造方法、以及振荡器
【技术领域】
[0001]本发明涉及电子装置及其制造方法、以及振荡器。
【背景技术】
[0002]MEMS (Micro Electro Mechanical Systems:微电子机械系统)是微小构造体形成技术之一，是指例如制作微米级的精细电子机械系统的技术及其产品。
[0003]作为通过MEMS技术制造的主要器件，有振子、传感器、致动器等。作为这样的MEMS器件，众所周知的是具有可动部、并将该可动部的微小位移引起的静电电容的变化作为信号读出的MEMS器件。在MEMS器件中，可动部的位移非常微小，妨碍位移的空气等气体成为引起器件的性能以及可靠性的降低的主要原因。例如，已知当减小空气等气体引起的阻力时，振子和压力传感器等的频率精度、灵敏度等性能明显改善，因而期望MEMS器件周围的气体尽可能少。因此，研究了以下方法:通过将MEMS器件配置到处于减压状态的空腔部并进行气密密封，由此实现器件特性的提高。此外，也尝试了通过密封的方法、密封构造等来提闻空腔部内的真空度。
[0004]例如，在专利文献I中，公开了具备覆盖构造体的电子装置，该覆盖构造体划定了配置有MEMS器件等功能元件的空腔部。在专利文献I的电子装置中，覆盖构造体具有层间绝缘膜和布线层的层叠构造，并且用布线层的一部分构成了从上方覆盖空腔部的上方覆盖部(覆盖层)。
[0005]【专利文献I】日本 特开2008-114354号公报
[0006]但是，在专利文献I的电子装置中，例如当涂布向电子基板安装时使用的聚酰亚胺等保护树脂时，有时从上方覆盖空腔部的覆盖层会由于涂布压力而挠曲。此外，例如，有时从上方覆盖空腔部的覆盖层会由于芯片化时的切割压力和磨削基板背面时的压力而挠曲。当覆盖层发生挠曲时，往往会引起空腔部内的真空度降低的问题，最差的情况可能会引起覆盖层与功能元件接触的问题。
【发明内容】
[0007]本发明的几个方式的目的之一在于，提供一种能够抑制对配置功能元件的空腔部进行划定的覆盖层发生挠曲的电子装置及其制造方法。此外，本发明的几个方式的目的之一在于提供包含上述电子装置的振荡器。
[0008]本发明的电子装置具有:基板；功能元件，其配置在所述基板的上方；第I包围壁，其位于所述基板的上方，且配置于所述功能元件的周围；第2包围壁，其被配置成位于所述第I包围壁的上方，且俯视时位于所述第I包围壁的内侧，并且包围所述功能元件；以及覆盖层，其位于所述第2包围壁的上方，并且在俯视时与所述功能元件重叠。
[0009]根据这种电子装置，第2包围壁在俯视时位于第I包围壁的内侧，因此能够减小覆盖层的覆盖空腔部上方的区域的面积。因此，能够抑制覆盖层发生挠曲。
[0010]另外，在本发明的记载中，在将“上方”这一词语例如用作“在特定部件(以下称作“A”)的‘上方’形成其他特定部件(以下称作“B”)”等的情况下，设为包含了在A上直接形成B的情况和在A上隔着其他部件形成B的情况，来使用“上方”这一词语。
[0011]在本发明的电子装置中，所述覆盖层可以与所述第2包围壁是一体的。
[0012]根据这种电子装置，能够抑制覆盖层发生挠曲。
[0013]在本发明的电子装置中，也可以是，在所述基板与所述功能元件重叠的方向上，在所述第I包围壁与所述第2包围壁之间具有第3包围壁，并且第3包围壁在俯视时位于所述第I包围壁与所述第2包围壁之间。
[0014]根据这种电子装置，能够进一步抑制覆盖层发生挠曲。
[0015]在本发明的电子装置中，也可以是，所述第I包围壁和所述第2包围壁划定了配置有所述功能元件的区域的侧面。
[0016]根据这种电子装置，能够抑制覆盖层发生挠曲。
[0017]本发明的电子装置的制造方法包含以下工序:
[0018]在基板的上方形成功能元件；
[0019]以覆盖所述功能元件的方式，在所述基板的上方形成第I层间绝缘层；
[0020]在所述第I层间绝缘层，形成包围所述功能元件的第I包围壁；
[0021]在所述第I层间绝缘层的上方形成第2层间绝缘层；
[0022]在所述第2层间绝缘层，形成包围所述功能元件的第2包围壁；
[0023]在所述第2层间绝缘层的上方形成覆盖层；
[0024]在所述覆盖层上形成贯通孔；以及
[0025]通过所述贯通孔去除所述功能元件上方的所述第I层间绝缘层和所述第2层间绝缘层，形成空腔部，
[0026]在形成所述第2包围壁的工序中，在俯视时，在所述第I包围壁的内侧形成所述第2包围壁。
[0027]根据这种电子装置的制造方法，第2包围壁在俯视时形成于第I包围壁的内侧，因此能够减小覆盖层的覆盖空腔部上方的区域的面积。因此，能够得到可抑制覆盖层发生挠曲的电子装置。
[0028]本发明的振荡器包含:
[0029]本发明的电子装置；以及
[0030]与所述电子装置的所述功能元件电连接的电路部。
[0031]这种振荡器能够包含电子装置，该电子装置能够抑制对配置功能元件的空腔部进行划定的覆盖层发生挠曲。
[0032]在本发明的电子装置的制造方法中，也可以是，在形成所述覆盖层的工序中，与所述第2包围壁一体地形成所述覆盖层。
[0033]根据这种电子装置的制造方法，能够得到可抑制覆盖层发生挠曲的电子装置。
[0034]在本发明的电子装置的制造方法中，也可以是，在形成所述第2层间绝缘层的工序之前，包含以下工序:
[0035]在所述第I层间绝缘层的上方形成第3层间绝缘层；以及
[0036]在所述第3层间绝缘层，形成包围所述功能元件的第3包围壁，
[0037]在形成所述第3包围壁的工序中，在俯视时，在所述第I包围壁的内侧形成所述第3包围壁，
[0038]在形成所述第2包围壁的工序中，在俯视时，在所述第3包围壁的内侧形成所述第2包围壁。
[0039]根据这种电子装置的制造方法，能够得到可进一步抑制覆盖层发生挠曲的电子装置。【专利附图】
【附图说明】
[0040]图1是示意性示出本实施方式的电子装置的剖视图。
[0041]图2是示意性示出本实施方式的电子装置的俯视图。
[0042]图3是示意性示出本实施方式的电子装置的制造工序的剖视图。
[0043]图4是示意性示出本实施方式的电子装置的制造工序的剖视图。
[0044]图5是示意性示出本实施方式的电子装置的制造工序的剖视图。
[0045]图6是示意性示出本实施方式的电子装置的制造工序的剖视图。
[0046]图7是示意性示出本实施方式的电子装置的制造工序的剖视图。
[0047]图8是示意性示出本实施方式的变形例的电子装置的剖视图。
[0048]图9是示意性示出本实施方式的变形例的电子装置的俯视图。
[0049]图10是示出本实施方式的振荡器的电路图。
[0050]图11是示出本实施方式的变形例的振荡器的电路图。
[0051]标号说明
[0052]10:基板；12:支撑基板;14:第I基底层;16:第2基底层；20:功能元件；22:第I电极；24:第2电极；24a:支撑部；24b:梁部；30:空腔部；40:覆盖构造体；41:第I导电层；42:第I包围壁；43:第2导电层；44:第2包围壁；46:覆盖层；46a:贯通孔；48:密封层；50 --第I层间绝缘层；51:贯通孔；52:第2层间绝缘层；53:贯通孔；54 --第3层间绝缘层；56:第4层间绝缘层；58:第5层间绝缘层；60:钝化层；70:牺牲层；100:电子装置；100a:第I端子；100b:第2端子；200:电子装置；242:第3包围壁；243:第3导电层；244:第4包围壁；245:第4导电层；246:第5包围壁；247:第5导电层；300:振荡器；310a:输入端子；310b:输出端子；320:电阻；330:第I电容器；332:第2电容器；340:分频电路。
【具体实施方式】
[0053]下面，使用附图对本发明的优选实施方式进行详细说明。另外，以下说明的实施方式并不对权利要求书中记载的本发明的内容进行不恰当的限定。并且并非以下说明的所有结构都是本发明的必要结构要件。
[0054]1.电子装置
[0055]首先，参照附图来说明本实施方式的电子装置。图1是示意性示出本实施方式的电子装置100的剖视图。图2是示意性示出本实施方式的电子装置100的俯视图。另外，图1是图2的1-1线的剖视图。
[0056]如图1所示，电子装置100包含基板10、功能元件20、空腔部30和覆盖构造体40。并且，电子装置100可包含层间绝缘层50、52和钝化层60。
[0057]如图1所示，基板10可具有支撑基板12、第I基底层14和第2基底层16。[0058]例如使用硅基板等半导体基板作为支撑基板12。也可使用陶瓷基板、玻璃基板、蓝宝石基板、金刚石基板、合成树脂基板等各种基板作为支撑基板12。
[0059]第I基底层14形成在支撑基板12上。例如使用LOCOS (local oxidation ofsilicon:硅局部氧化)绝缘层、半埋入LOCOS绝缘层、沟道绝缘层，作为第I基底层14。第I基底层14能够将功能元件20与其他元件(例如晶体管，未图示)在电气上分离。
[0060]第2基底层16形成在第I基底层14上。例如使用氮化硅层作为第2基底层16。第2基底层16在后述的释放工序中，能够作为蚀刻阻挡层发挥作用。
[0061]功能元件20形成在基板10上，被收纳(配置)在空腔部30中。功能元件20例如是悬臂梁型的MEMS振子。在图示的例子中，功能元件20具有形成在基板10上的第I电极
22、以及与第I电极22隔开间隔而形成的第2电极24。
[0062]第2电极24可具有形成在基板10上的支撑部24a、和从支撑部24a延伸出并与第I电极22相对地配置的梁部24b。作为第I电极22和第2电极24的材质，例如可举出通过掺杂预定的杂质(例如硼)而被赋予了导电性的多晶硅。
[0063]在功能元件20中，在向第I电极22和第2电极24之间施加电压(交变电压)时，梁部24b由于在电极22、24之间产生的静电力而在基板10的厚度方向上振动。
[0064]另外，功能元件20不限于图示的例子，例如也可以是梁部的两端部被固定的双臂支撑梁型的振子。此外，功能元件20也可以是如下的振子:第2电极具有支撑部、以及从支撑部朝向彼此相反方向延伸的第I梁部和第2梁部，分别与第I梁部和第2梁部相对地形成有第I电极。此外，功能元件20例如也可以是MEMS振子以外的石英振子、SAW (表面声波)元件、加速度传感器、陀螺仪、微型致动器等各种功能元件。由此，电子装置100能够具有可收纳在空腔部30中的任意的功能元件。
[0065]空腔部30是用于收纳功能元件20的空间。在图示的例子中，空腔部30由基板10和覆盖构造体40划定(规定)。空腔部30内例如是减压状态。由此，能够实现功能元件20的动作精度的提高。另外，虽然未图示，但空腔部30可以进一步由层间绝缘层50、52划定。
[0066]覆盖构造体40划定(规定)了空腔部30。覆盖构造体40构成为包含第I导电层41、第I包围壁42、第2导电层43、第2包围壁44、覆盖层46和密封层48。在图示的例子中，从基板10侧起，按照第I导电层41、第I包围壁42、第2导电层43、第2包围壁44、覆盖层46和密封层48的顺序进行了层叠。
[0067]第I导电层41形成在基板10上。第I导电层41例如是通过掺杂预定的杂质而被赋予了导电性的多晶硅层。第I导电层41形成为在空腔部30的周围包围功能元件20。第I导电层41的平面形状例如是四边形。另外，第I导电层41的平面形状没有特别限定，例如可采用圆形、多边形等任意形状。
[0068]第I包围壁42形成在第I导电层41上。第I包围壁42形成在空腔部30的周围。例如图2所示,第I包围壁42在俯视时具有包围功能元件20的封闭形状。在图示的例子中，第I包围壁42的平面形状为四边形。另外，第I包围壁42的平面形状没有特别限定，可采用圆形、多边形等任意形状。在图示的例子中，第I包围壁42划定了空腔部30的侧面。在图示的例子中，在俯视时，在由第I包围壁42包围的区域内形成有功能元件20。SP，在俯视时，由第I包围壁42包围的区域的大小和形状是由功能元件20的大小和形状决定的。第I包围壁42形成于第I层间绝缘层50。例如对第I层间绝缘层50进行蚀刻而形成贯通孔，并用金属材料填充该贯通孔，由此形成第I包围壁42。即，第I包围壁42是连接第I导电层41和第2导电层43的过孔。
[0069]第2导电层43形成在第I包围壁42上。在图示的例子中，第2导电层43还形成在第I层间绝缘层50上。第2导电层43与第I包围壁42 —体地形成。S卩，第2导电层43与第I包围壁42可在相同的工序中形成。在俯视时，第2导电层43形成为在空腔部30的周围包围功能元件20。第2导电层43例如在俯视时具有包围功能元件20的封闭形状。在图示的例子中，第2导电层43的平面形状为四边形。另外，第2导电层43的平面形状没有特别限定，可采用圆形、多边形等任意形状。第I包围壁42和第2导电层43例如是铝层、钛层或者铝层和钛层的层叠体。
[0070]第2包围壁44形成在第2导电层43上。S卩，第2包围壁44相对于第I包围壁42形成于与基板10侧相反的一侧。第2包围壁44形成在空腔部30的周围。第2包围壁44例如在俯视时具有包围功能元件20的封闭形状。在图示的例子中，第2包围壁44的平面形状为四边形。另外，第2包围壁44的平面形状没有特别限定，可采用圆形、多边形等任意形状。第2包围壁44划定了空腔部30的侧面。第2包围壁44形成于第2层间绝缘层52。例如对第2层间绝缘层52进行蚀刻而形成贯通孔，并用金属材料填充该贯通孔，由此形成第2包围壁44。S卩，第2包围壁44是连接第2导电层43和覆盖层46的过孔。
[0071]如图2所示，第2包围壁44在俯视时位于第I包围壁42的内侦彳。因此，在俯视时，由第2包围壁44包围的区域的面积小于由第I包围壁42包围的区域的面积。此处，所谓第2包围壁44在俯视时位于第I包围壁42的内侧的情况，只要在俯视时第2包围壁44的内缘位于第I包围壁42的内缘的内侧即可，例如还包含第I包围壁42的一部分与第2包围壁44的一部分重叠的情况。第2包围壁44在俯视时仅配置于由第I包围壁42包围的区域内。
[0072]覆盖层46从上方覆盖空腔部30而形成。覆盖层46划定了空腔部30的上表面。在图示的例子中，覆盖层46形成在空腔部30上、第2包围壁44上以及第2层间绝缘层52上。覆盖层46在俯视时至少形成在由第2包围壁44包围的区域上。覆盖层46与第2包围壁44 一体地形成。即，覆盖层46与第2包围壁44可在相同的工序中形成。在覆盖层46中设置有贯通孔46a。在图示的例子中，设置有18个贯通孔46a，但其数量不受限定。如后所述，在形成空腔部30的释放工序中，能够通过贯通孔46a提供蚀刻液或蚀刻气。第2包围壁44和覆盖层46例如是铝层、钛层或者铝层和钛层的层叠体。
[0073]密封层48配置在覆盖层46上。密封层48将形成于覆盖层46的贯通孔46a封闭。由此，能够防止气体等从外部通过贯通孔46a侵入到空腔部30。密封层48例如是铝层、钛层或者铝层和钛层的层叠体。覆盖层46和密封层48通过从上方覆盖空腔部30，从而能够作为密封空腔部30的密封部件发挥作用。
[0074]期望向覆盖构造体40施加一定电位(例如接地电位)。由此，能够使覆盖构造体40作为电磁屏蔽部发挥作用。因此，能够将功能元件20与外部电遮蔽。
[0075]钝化层60形成在覆盖层46上和第2层间绝缘层52上。钝化层60例如是氮化硅层。
[0076]本实施方式的电子装置100例如具有以下特征。
[0077]在电子装置100中，划定空腔部30的覆盖构造体40具有:第I包围壁42，其位于基板10的上方，且形成于空腔部30的周围；第2包围壁44，其位于第I包围壁42的上方，且形成于空腔部30的周围；以及划定空腔部30的上表面的覆盖层46，第2包围壁44在俯视时位于第I包围壁42的内侧。这样，由于第2包围壁44在俯视时位于第I包围壁42的内侧，因此和例如第I包围壁42与第2包围壁44在俯视时重叠地形成的情况相比，既能够确保形成功能元件20的区域，又能减小覆盖层46的覆盖空腔部30的上方的区域的面积。因此，能够抑制覆盖层46发生挠曲。因此，能够防止例如当涂布向电子基板安装时使用的聚酰亚胺等保护树脂时，覆盖层46由于涂布压力发生挠曲而与功能元件20接触的情况。此夕卜，能够防止覆盖层46例如由于芯片化时的切割压力和磨削基板10的背面时的压力发生挠曲而与功能元件20接触的情况。此外，根据本实施方式的电子装置100，能够提高覆盖构造体40的机械强度。
[0078]2.电子装置的制造方法
[0079]接着，参照附图来说明本实施方式的电子装置的制造方法。图3?图7是示意性示出本实施方式的电子装置100的制造工序的剖视图。
[0080]如图3所示，在支撑基板12上形成第I基底层14。例如通过LOCOS法、STKshallowtrench isolation:浅沟道隔离)法形成第I基底层14。
[0081]接着，在第I基底层14上形成第2基底层16。第2基底层16例如是通过CVD(chemical vapor deposition:化学气相沉积)法、派射法进行成膜后,通过光刻技术和蚀刻技术进行构图而形成的。能够通过本工序形成基板10。
[0082]如图4所示，在第2基底层16上形成第I电极22。第I电极22是通过CVD法或溅射法等进行成膜后，通过光刻技术和蚀刻技术进行构图而形成的。在第I电极22由多晶娃构成的情况下，为了赋予导电性而掺杂预定的杂质。
[0083]接着，以覆盖第I电极22的方式形成牺牲层70。牺牲层70例如是二氧化硅层。牺牲层70是通过对第I电极22进行热氧化而形成的。可通过调整第I电极22的结晶性和杂质浓度来控制牺牲层70的膜厚，另外，也可以使用CVD法或溅射法形成牺牲层70。
[0084]然后，形成第2电极24和第I导电层41。第2电极24形成在牺牲层70和第2基底层16上。第I导电层41形成在第2基底层16上。第2电极24和第I导电层41是通过CVD法或溅射法等进行成膜后，通过光刻技术和蚀刻技术进行构图而形成的。在第2电极24和第I导电层41由多晶硅构成的情况下，为了赋予导电性而掺杂预定的杂质。这样，在本工序中，能够在同一工序中形成第2电极24和第I导电层41。另外，第I导电层41也可以不与第2电极24在同一工序中形成，而与第I电极22在同一工序中形成。能够通过本工序在基板10上形成功能元件20。
[0085]如图5所示，以覆盖功能元件20的方式在基板10的上方形成第I层间绝缘层50。例如可通过CVD法或涂布(旋转涂敷)法等形成第I层间绝缘层50。也可以在形成第I层间绝缘层50后，进行使第I层间绝缘层50的表面平坦化的处理。接着，对第I层间绝缘层50进行构图，形成贯通第I层间绝缘层50的贯通孔51。贯通孔51在俯视时以包围功能元件20的方式形成。
[0086]接着，形成第I包围壁42和第2导电层43。第I包围壁42形成在贯通孔51内。第2导电层43形成在第I包围壁42上和第I层间绝缘层50上。第I包围壁42和第2导电层43例如是通过溅射法、镀覆法等进行成膜后，通过光刻技术和蚀刻技术进行构图而形成的。在本工序中，能够在同一工序中形成第I包围壁42和第2导电层43。第I包围壁42和第2导电层43 —体地形成。
[0087]如图6所示，以覆盖第I层间绝缘层50和第2导电层43的方式形成第2层间绝缘层52。第2层间绝缘层52例如是通过CVD法或涂布(旋转涂敷)法而形成的。也可以在形成第2层间绝缘层52后，进行使第2层间绝缘层52的表面平坦化的处理。接着，对第2层间绝缘层52进行构图，形成贯通第2层间绝缘层52的贯通孔53。贯通孔53以俯视时处于贯通孔51 (第I包围壁42)的内侧且包围功能元件20的方式形成。
[0088]接着，形成第2包围壁44和覆盖层46。第2包围壁44形成在贯通孔53内。覆盖层46形成在第2包围壁44上和第2层间绝缘层52上。第2包围壁44和覆盖层46例如是通过溅射法、镀覆法等进行成膜后，通过光刻技术和蚀刻技术进行构图而形成的。第2包围壁44形成在贯通孔53内，贯通孔53位于形成了第I包围壁42的贯通孔51的内侧，因此第2包围壁44形成于第I包围壁42的内侧。在本工序中，能够在同一工序中形成第2包围壁44和覆盖层46。第2包围壁44和覆盖层46 —体地形成。
[0089]接着，对覆盖层46进行构图，形成贯通孔46a。另外，可以在形成覆盖层46的工序中同时形成贯通孔46a。由此，能够实现制造工序的简化。
[0090]如图7所示,使蚀刻液或蚀刻气通过贯通孔46a,去除功能元件20上方的层间绝缘层50、52和牺牲层70，形成空腔部30 (释放工序)。释放工序例如是通过使用了氢氟酸或缓冲氢氟酸(氢氟酸和氟化铵的混合液)等的湿蚀刻、使用了氢氟系的气体等的干蚀刻等进行的。包围壁42、44、导电层41、43以及覆盖层46是由在释放工序中不会被蚀刻掉的材料形成的，由此能够防止空腔部30向包围壁42、44的外侧扩展。此外，第2基底层16能够作为蚀刻阻挡层发挥作用。
[0091]接着，在覆盖层46上和第2层间绝缘层52上形成钝化层60。钝化层60例如是通过CVD法或溅射法等进行成膜后，通过光刻技术和蚀刻技术进行构图而形成的。
[0092]如图1所示，在覆盖层46和钝化层60上形成封闭贯通孔46a的密封层48。密封层48例如是通过CVD法或溅射法等气相生长法进行成膜后，通过光刻技术和蚀刻技术进行构图而形成的。由此，能够将空腔部30在维持减压状态下密封。通过本工序形成覆盖构造体40。
[0093]通过以上的工序能够制造电子装置100。
[0094]本实施方式的电子装置的制造方法例如具有以下特征。
[0095]在本实施方式的电子装置的制造方法中，包含以下工序:在第I层间绝缘层50上形成包围功能元件20的第I包围壁42 ;以及在第2层间绝缘层52上形成包围功能元件20的第2包围壁44，在形成第2包围壁44的工序中，在俯视时将第2包围壁44形成于第I包围壁42的内侧。由此，能够得到可抑制覆盖层46发生挠曲的电子装置。
[0096]3.电子装置的变形例
[0097]接着，参照附图来说明本实施方式的电子装置的变形例。图8是示意性示出本实施方式的变形例的电子装置200的剖视图。图9是示意性示出本实施方式的变形例的电子装置200的俯视图。另外，图8是图9的VIII — VIII线的剖视图。以下，在本实施方式的变形例的电子装置200中，对具有与上述电子装置100的结构部件相同功能的部件标注相同标号并省略其详细说明。[0098]如图1和图2所示，上述电子装置100具有层叠了第I导电层41、第2导电层43和覆盖层46而得到的3层构造。
[0099]与此相对，如图8和图9所示，上述电子装置200具有层叠了第I导电层41、第2导电层43、第3导电层243、第4导电层245、第5导电层247和覆盖层46而得到的6层构造。
[0100]电子装置200除了电子装置100的结构部件以外，还可以包含包围壁242、244、246、导电层243、245、247和层间绝缘层54、56、58。
[0101]如图8所示，第3包围壁242、第4包围壁244和第5包围壁246形成于第I包围壁42与第2包围壁44之间。如图9所示，在俯视时，第3包围壁242、第4包围壁244和第5包围壁246位于第I包围壁42的内侧。第2包围壁44位于第3包围壁242、第4包围壁244和第5包围壁246的内侧。在电子装置200中，覆盖构造体40构成为包含包围壁42、44、242、244、246、导电层41、43、243、245、247、覆盖层46和密封层48。在图示的例子中，从基板10侧起，按照第I导电层41、第I包围壁42、第2导电层43、第3包围壁242、第3导电层243、第4包围壁244、第4导电层245、第5包围壁246、第5导电层247、第2包围壁244、覆盖层46和密封层48的顺序进行了层叠。
[0102]第3包围壁242形成在第2导电层43上。第3包围壁242形成于第3层间绝缘层54。例如对第3层间绝缘层54进行蚀刻而形成贯通孔，并用金属材料填充该贯通孔，由此形成第3包围壁242。即，第3包围壁242是连接第2导电层43和第3导电层243的过孔。如图9所示，第3包围壁242在俯视时位于第I包围壁42的内侧。因此，在俯视时，由第3包围壁242包围的区域的面积小于由第I包围壁42包围的区域的面积。
[0103]第4包围壁244形成在第3导电层243上。第4包围壁244形成于第4层间绝缘层56。例如对第4层间绝缘层56进行蚀刻而形成贯通孔，并用金属材料填充该贯通孔，由此形成第4包围壁244。S卩，第4包围壁244是连接第3导电层243和第4导电层245的过孔。如图9所示，第4包围壁244在俯视时位于第3包围壁242的内侧。因此，在俯视时，由第4包围壁244包围的区域的面积小于由第3包围壁242包围的区域的面积。
[0104]第5包围壁246形成在第4导电层245上。第5包围壁246形成于第5层间绝缘层58。例如对第5层间绝缘层58进行蚀刻而形成贯通孔，并用金属材料填充该贯通孔，由此形成第5包围壁246。S卩，第5包围壁246是连接第4导电层245和第5导电层247的过孔。如图9所示，第5包围壁246在俯视时位于第4包围壁244的内侧。因此，在俯视时，由第5包围壁246包围的区域的面积小于由第4包围壁244包围的区域的面积。
[0105]包围壁242、244、246形成在空腔部30的周围。包围壁242、244、246例如在俯视时具有包围功能元件20的封闭形状。在图示的例子中，包围壁242、244、246的平面形状为四边形。另外，包围壁242、244、246的平面形状没有特别限定，可采用圆形、多边形等任意形状。包围壁242、244、246划定了空腔部30的侧面。包围壁242、244、246例如通过与上述第I包围壁42相同的工序形成。
[0106]在电子装置200中，第2包围壁44形成在第5导电层247上。如图9所示，第2包围壁44在俯视时位于第5包围壁246的内侧。因此，在俯视时，由第2包围壁44包围的区域的面积小于由第5包围壁246包围的区域的面积。
[0107]第3导电层243形成在第3包围壁242上。在图示的例子中，第3导电层243还形成在第3层间绝缘层54上。第3导电层243与第3包围壁242 —体地形成。S卩，第3导电层243与第3包围壁242可在相同的工序中形成。第3导电层243和第3包围壁242例如是铝层、钛层或者铝层和钛层的层叠体。第3导电层243例如在俯视时具有包围功能元件20的封闭形状。
[0108]第4导电层245形成在第4包围壁244上。在图示的例子中，第4导电层245还形成在第4层间绝缘层56上。第4导电层245与第4包围壁244 —体地形成。S卩，第4导电层245与第4包围壁244可在相同的工序中形成。第4导电层245和第4包围壁244例如是铝层、钛层或者铝层和钛层的层叠体。第4导电层245例如在俯视时具有包围功能元件20的封闭的形状。
[0109]第5导电层247形成在第5包围壁246上。在图不的例子中，第5导电层247还形成在第5层间绝缘层58上。第5导电层247与第5包围壁246 —体地形成。S卩，第5导电层247与第5包围壁246可在相同的工序中形成。第5导电层247和第5包围壁246例如是铝层、钛层或者铝层和钛层的层叠体。第5导电层247例如在俯视时具有包围功能元件20的封闭的形状。导电层243、245、247例如通过与第2导电层43相同的工序形成。
[0110]本实施方式的电子装置200例如具有以下特征。
[0111]在电子装置200中，划定空腔部30的覆盖构造体40具有:第I包围壁42，其位于基板10的上方，且形成于空腔部30的周围；第2包围壁44，其位于第I包围壁42的上方，且形成于空腔部30的周围；第3包围壁242，其位于第I包围壁42与第2包围壁44之间，且形成于空腔部30的周围；以及划定空腔部30的上表面的覆盖层46，第3包围壁242在俯视时位于第I包围壁42的内侧，第2包围壁44在俯视时位于第3包围壁242的内侧。由此，与上述电子装置100相比，能够减小覆盖层46的覆盖空腔部30的上方的区域的面积，因此能够进一步抑制覆盖层46发生挠曲。
[0112]另外，此处说明了电子装置200具有6层构造的情况，但层数只要为2层以上即可，没有特别限定。
[0113]4.振荡器
[0114]接着，参照附图来说明本实施方式的振荡器。图10是示出本实施方式的振荡器300的电路图。
[0115]如图10所示，振荡器300例如包含本发明的电子装置(例如电子装置100)、和反转放大电路(电路部)310。
[0116]电子装置100具有与功能元件20的第I电极22电连接的第I端子100a、与功能元件20的第2电极24电连接的第2端子100b。电子装置100的第I端子IOOa至少与反转放大电路310的输入端子310a交流连接。电子装置100的第2端子IOOb至少与反转放大电路310的输出端子310b交流连接。
[0117]在图示的例子中，反转放大电路310由一个反相器构成，但为了满足期望的振荡条件，也可以组合多个反相器(反转电路)和放大电路来构成。
[0118]振荡器300可以构成为包含针对反转放大电路310的反馈电阻。在图10所示的例子中，反转放大电路310的输入端子与输出端子经由电阻320连接。
[0119]振荡器300构成为包含连接在反转放大电路310的输入端子3IOa与基准电位(接地电位)之间的第I电容器330、和连接在反转放大电路310的输出端子310b与基准电位(接地电位)之间的第2电容器332。由此，能够成为由电子装置100和电容器330、332构成谐振电路的振荡电路。振荡器300输出由该振荡电路得到的振荡信号f。
[0120]构成振荡器300的晶体管和电容器等元件(未图示)例如可以形成在支撑基板12上(参照图1)。由此，能够单片地形成电子装置100和反转放大电路310。
[0121]在支撑基板12上形成构成振荡器300的晶体管等元件的情况下，可以在与形成上述电子装置100的工序相同的工序中形成构成振荡器300的晶体管等元件。具体而言，在形成牺牲层70的工序中(参照图4)，可以形成晶体管的栅极绝缘层。并且，在形成第2电极24的工序中(参照图4)，可以形成晶体管的栅电极。由此，通过将电子装置100的制造工序和构成振荡器300的晶体管等元件的制造工序共同化，能够实现制造工序的简化。
[0122]根据振荡器300，能够包含电子装置100，该电子装置100能够抑制对配置功能元件20的空腔部30进行划定的覆盖层46发生挠曲。
[0123]另外，如图11所示，振荡器300还可以具有分频电路340。分频电路340对振荡电路的输出信号Vrat进行分频，输出振荡信号f。由此，振荡器300例如能够得到频率比输出信号Vtjut的频率低的输出信号。
[0124]本发明包含与实施方式中说明的结构实质相同的结构(例如，功能、方法和结果相同的结构，或者目的和效果相同的结构)。此外，本发明包含对实施方式中说明的结构的非本质部分进行置换后的结构。此外，本发明包含能够起到与实施方式中说明的结构相同作用效果的结构或达到相同目的的结构。此外，本发明包含对实施方式中说明的结构附加了公知技术后的结构。
【权利要求】
1.一种电子装置，其具有: 基板； 功能元件，其配置在所述基板的上方； 第I包围壁，其位于所述基板的上方，且配置于所述功能元件的周围； 第2包围壁，其被配置成相对于所述第I包围壁位于与所述基板侧相反的一侧，且俯视时位于所述第I包围壁的内侧，并且包围所述功能元件；以及 覆盖层，其位于所述第2包围壁的上方，并且在俯视时与所述功能元件重叠。
2.根据权利要求1所述的电子装置，其中， 所述覆盖层与所述第2包围壁是一体的。
3.根据权利要求1或2所述的电子装置，其中， 在所述基板与所述功能元件重叠的方向上，在所述第I包围壁与所述第2包围壁之间具有第3包围壁，并且所述第3包围壁在俯视时位于所述第I包围壁与所述第2包围壁之间。
4.根据权利要求1或2所述的电子装置，其中， 所述第I包围壁和所述第2包围壁划定了配置有所述功能元件的区域的侧面。
5.—种振荡器,其具有: 权利要求1或2所述的电子装置；以及 与所述电子装置的所述功能元件电连接的电路部。
6.一种电子装置的制造方法，其包含以下工序: 在基板的上方形成功能元件； 以覆盖所述功能元件的方式，在所述基板的上方形成第I层间绝缘层； 在所述第I层间绝缘层，形成包围所述功能元件的第I包围壁； 在所述第I层间绝缘层的上方形成第2层间绝缘层； 在所述第2层间绝缘层，形成包围所述功能元件的第2包围壁； 在所述第2层间绝缘层的上方形成覆盖层； 在所述覆盖层上形成贯通孔；以及 通过所述贯通孔去除所述功能元件上方的所述第I层间绝缘层和所述第2层间绝缘层， 在形成所述第2包围壁的工序中，在俯视时，在所述第I包围壁的内侧形成所述第2包围壁。
7.根据权利要求6所述的电子装置的制造方法，其中， 在形成所述覆盖层的工序中，与所述第2包围壁一体地形成所述覆盖层。
8.根据权利要求6或7所述的电子装置的制造方法，其中， 在形成所述第2层间绝缘层的工序之前，包含以下工序: 在所述第I层间绝缘层的上方形成第3层间绝缘层；以及 在所述第3层间绝缘层，形成包围所述功能元件的第3包围壁， 在形成所述第3包围壁的工序中，在俯视时，在所述第I包围壁的内侧形成所述第3包围壁， 在形成所述第2包围壁的工序中，在俯视时，在所述第3包围壁的内侧形成所述第2包围壁。
【文档编号】H03H9/02GK103663343SQ201310395447
【公开日】2014年3月26日 申请日期:2013年9月3日 优先权日:2012年9月11日
【发明者】北野洋司, 奥山规生 申请人:精工爱普生株式会社