信号发生器、电子系统以及产生信号的方法

文档序号:8415240阅读:585来源:国知局
信号发生器、电子系统以及产生信号的方法
【技术领域】
[0001] 本发明涉及信号发生器,特别地但并不限于涉及信号发生器、电子系统以及产生 信号的方法。
【背景技术】
[0002] 本地振荡器是用来产生信号的电子振荡器。使用压控振荡器(VC0)或者延迟锁相 环OLL)可以产生同相-正交(I,Q)信号。
[0003] 期望产生可以降低或者消除鉴相器的失配以及产生具有所期望的占空比的信号 的正交信号发生器。

【发明内容】

[0004] 根据本发明的一个实施例,信号发生器包括相对延迟单元,用以延迟差分输入信 号并且产生四个延迟信号;鉴相器,与所述的相对延迟单元通信耦接,用以基于所述四个延 迟信号产生正交四相位输出信号、第一电压信号和第二电压信号,其中所述第一和第二电 压信号的差表示了所述正交四相位输出信号的相位误差;第一放大器,与所述鉴相器通信 耦接,用来放大所述第一和第二电压信号的差,并且产生所述第一和第二电压信号放大的 电压差;环路滤波器,与所述第一放大器通信耦接,被配置为对所述放大的电压差滤波并且 产生调谐电压信号,其中所述环路滤波器还与所述相对延迟单元通信耦接,并且所述相对 延迟单元根据所述调谐电压信号调节所述四个延迟信号的延迟。
[0005] 在另一个实施例中,产生正交相位信号的方法包括通过延迟差分输入信号产生四 个延迟信号;基于所述四个延迟信号产生正交四相位输出信号、第一电压信号与第二电压 信号,其中所述第一和所述第二电压信号的差表示所述正交四相位输出信号的相位误差; 通过放大所述第一和第二电压信号的差,产生所述第一和第二电压信号的放大的电压差; 通过对所述放大的电压差进行滤波产生调谐电压信号;以及根据所述调谐电压信号调节所 述四个延迟信号的延迟。
【附图说明】
[0006] 本发明通过所附的附图用示例形式展示。附图应当被理解为作为示例而非限制 的,本发明的范围是由权利要求所限定的。在附图中,相同的附图标记代表相同的组件。
[0007] 图1是表示信号发生器的实施例的框图。
[0008] 图2A、图2B和图2C表示不同IQ相位的IQ鉴相器的输出的波形图。
[0009] 图3是表示正交(I?鉴相器的输入和输出信号间的关系的曲线图。
[0010] 图4A是表不IQ鉴相器的一个实施例的框图。
[0011] 图4B是表不IQ鉴相器的另一个实施例的框图。
[0012] 图5是表不IQ鉴相模块的一个实施例的框图。
[0013] 图6是表示IQ鉴相模块的另一个实施例的框图。
[0014] 图7是表示相对延迟单元的原理的实施例的框图。
[0015] 图8是表示相对延迟单元的实施例的框图。
[0016] 图9是表示具有正交四相位信号发生器的接收器的实施例的框图。
[0017] 图10是表示产生正交四相位信号的方法的实施例的流程图。 具体实施例
[0018] 图1是表示信号发生器10的一个实施例的框图。如图1所示的信号发生器10可 以被配置为产生四相位正交(I,?信号。如图1所示,信号发生器10包括相对延迟单元 100、IQ鉴相器110、第一放大器120以及环路滤波器130。
[0019] 相对延迟单元100延迟了差分输入信号,即正时钟输入CK_IP以及负时钟输入CK_ IN,并且生成四个延迟信号DEL0、DEL90、DEL180以及DEL270。DEL0和DEL180,分别是四个 延迟信号中的第一与第三延迟信号,的延迟时间是相同的,并且DEL90与DEL270,分别是四 个延迟信号中的第二与第四信号,的延迟时间是相同的。相对延迟单元100对差分信号CK_ IP与CK_IN延迟90度。
[0020] IQ鉴相器110与相对延迟单元100通信耦接。IQ鉴相器110基于四个延迟信号 DELO、DEL90、DEL180以及DEL270生成了正交四相位输出信号00、090、0180、0270、第一电 压信号VDN与第二电压信号VUP。第一与第二电压信号VDN与VUP的差表示了正交四相位 输出信号〇〇、090、0180以及0270的正交相位误差。换言之,IQ鉴相器110对由相对延迟 单元100输出的四个延迟信号DELO、DEL90、DEL180以及DEL270进行鉴相并生成IQ信号 (即正交四相位输出信号〇〇、090、0180以及0270),并且将IQ信号的相位误差转换为VDN 与VUP之间的直流(DC)电压差。
[0021] 第一放大器120与IQ鉴相器110通信稱接。第一放大器120放大第一与第二电 压信号VDN与VUP的差,并且生成了第一与第二电压信号VDN与VUP之间的放大的电压差。
[0022] 环路滤波器130与第一放大器120通信耦接。环路滤波器130对放大的电压差进 行滤波并生成调谐电压信号VTUNE。特别地,环路滤波器130滤去第一放大器130的输出电 压中的交流(AC)部分,并且生成调整直流(DC)电压信号VTUNE。环路滤波器130还与相 对延迟单元100通信耦接。相对延迟单元100根据调谐电压信号VTUNE调整四个延迟信号 DEL0、DEL90、DEL180以及DEL270的延迟。也就是说电压差VDN-VUP被放大并进行滤波,然 后反馈至相对延迟单元100,以控制相对延迟单元100的延迟。在信号发生器10被锁定后, 输出信号〇〇、090、0180以及0270是正交四相位信号,每一个都具有25%的占空比。
[0023] 根据本发明的一个实施例的信号发生器10使用差分信号输入,因此对于输入信 号的占空比是不敏感的。进一步,IQ鉴相器110同样起到下一级电路,例如混频器,的驱 动电路的作用。由于相对延迟单元100只延迟了输入信号,并输出四个延迟信号OEL0、 DEL90、DEL180 以及DEL270),DEL0 (或者DEL180)与DEL90(或者DEL270)之间的相位延迟 由输入调谐电压VTUNE控制。进一步,由于相对延迟单元100只对输入信号延迟90度,并 且在延迟锁相环OLL)中只有一级相对延迟单元,所以不存在不同延迟信号之间在失配问 题。
[0024] 图2A、2B以及2C是表示不同IQ相位的IQ鉴相器的输出波形的波形图。
[0025] 更具体来说,图2A是IQ相位大于90度时的波形图。输出信号090与0270的占 空比小于25%,而输出信号00与0180的占空比大于25%。由于输出信号090与0270的 占空比小于25%,所以输出信号090与0270相加并且一阶滤波之后的电压平均值V90_270 小于输出信号〇〇与0180相加并且一阶滤波之后的电压平均值V0_180,S卩VUP>VDN。如图 2A所示,VUP大部分是在参考虚线之上,而VDN大部分是在参考虚线之下。图2A中并未示 出的电压VTUNE可以表示被第一放大器放大的(VDN-VUP)的平均值。也就是说,VTUNE可 以表示为(VDN-VUP)XGain_amp的平均值,其中Gain_amp表示放大器的增益。
[0026] 图2B是IQ相位小于90度时的波形图。输出信号090与0270的占空比大于 25%,而输出信号00与0180的占空比小于25%。由于输出信号090与0270的占空比大 于25 %,所以输出信号090与0270相加并且一阶滤波之后的电压平均值V90_270大于输出 信号〇〇与0180相加并且一阶滤波之后的电压平均值V0_180,S卩VUP〈VDN。如图2B所示, VUP大部分是在参考虚线之下,而VDN大部分是在参考虚线之上。图2B中并未示出的电压 VTUNE可以表示被第一放大器放大的(VDN-VUP)的平均值。也就是说,VTUNE可以表示为 (VDN-VUP)XGain_amp的平均值,其中Gain_amp表示放大器的增益。
[0027] 图2C是IQ相位等于90度时的波形图。输出信号00、090、0180、0270的占空比 等于25%。输出信号090与0270相加并且一阶滤波之后的电压平均值V90_270等于输出 信号〇〇与0180相加并且一阶滤波之后的电压平均值V0_180,S卩VUP=VDN。如图2C所示, VUP与VDN大致上是与参考虚线重叠的。图2C中并未示出的电压VTUNE可以表示被第一放 大器放大的(VDN-VUP)的平均值。也就是说,VTUNE可以表示为(VDN-VUP)XGain_amp的 平均值,其中Gain_amp表示放大器的增益。
[0028] 在工作过程中,当相位误差,可以由输出信号00和090之间(或者等同地 是0180与0270之间的)的相位差表示,大于90度时,环路调谐电压VTUNE,也即等于 (VDN-VUP)XGain_amp,被减小,并且减
当前第1页1 2 3 4 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1