可控电流源802和第一缓冲 器804。第一可控电流源802连接到第一缓冲器804的电源端口。第一缓冲器804被配置 为输出第一和第三延迟信号DEL0和DEL180。可控延迟模块810包括第二可控电流源812 和第二缓冲器814。第二可控电流源812连接到第二缓冲器814的电源端口。第二缓冲器 814被配置为输出第二和第四延迟信号DEL90和DEL270。如图8所示，第一和第三延迟信 号DEL0和DEL180相对于差分输入信号的延迟是由偏置电压VBIAS确定的。第二和第四延 迟信号DEL90和DEL270相对于差分输入信号的延迟是由调谐电压VTUNE确定的。延迟时 间t和延迟时间t+At都包括固定延迟时间t，并且固定延迟时间和可控延迟时间之间的 相对延迟是由电压差VTUNE-VBIAS确定的。因为固定延迟模块800的延迟和可控延迟模块 810的延时之差是At，所以相对延迟单元的范围和精度可以被提高。
[0045] 图9是具有正交四相位信号发生器的接收器的实施例的框图。在图9中，射频（RF) 接收机90包括天线900、低噪声放大器（LNA)910、混频器920、基带电路930以及正交相位 信号发生器10。
[0046] 天线900接收到信号。低噪声放大器910放大接收到的信号以产生第一差分信号。 正交行为信号发生器10包括相对延迟单元1〇〇、IQ鉴相器110、第一放大器120以及滤波器 130。相对延迟单元100延迟第二差分信号CK_IP和CK_IN并且产生四个延迟信号DEL0、 DEL90、DEL180以及DEL270。更具体来说，相对延迟单元100包括固定延迟模块和可控延迟 模块，此二者都从锁相环（PLL)或者分频器接收差分信号CK_IP和CK_IN。可控延迟模块的 输入电压来自于由正交相位信号发生器10的环路滤波器130而来的输出电压VTUNE。
[0047]IQ鉴相器110与相对延迟单元100通信耦接。IQ鉴相器110基于四个延迟信号 DELO、DEL90、DEL180以及DEL270产生正交四相位输出信号00、090、0180和0270、第一电 压信号VDN和第二电压信号VUP。更具体来说，IQ鉴相器110包括启动单元、四个相同的IQ 鉴相模块、两个或门和两个滤波器。滤波器可以包括低通滤波器。IQ鉴相器110的输入来 自于由相对延迟单元100输出的四个延迟信号DEL0、DEL90、DEL180和DEL270,馈入启动单 元的启动信号来自系统，例如一些用来生成正阶跃信号的外围电路。启动单元的输出与四 个IQ鉴相模块通信耦接。四个IQ鉴相模块的输出直接驱动混频器920。而IQ鉴相器110 中的或门将两个正交信号相加以产生差分信号V0_180和V90_270。差分信号由滤波器进行 滤波以得到两个差分电压信号VUP和VDN，这两个差分电压信号被用作在下一级的第一放 大器120的输入。第一和第二电压信号VDN和VUP的差值VDN-VUP表示正交四相位输出信 号00、090、0180和0270的相位误差。第一放大器120与IQ鉴相器110通信耦接。第一放 大器120放大电压差VDN-VUP并且产生这两个电压信号的放大的电压差。环路滤波器130 与第一放大器120通信耦接。环路滤波器130对放大的电压差进行滤波并且产生调谐电压 VTUNE。环路滤波器130可以由电容实现。环路滤波器130也与相对延迟单元100通信耦 接，并且相对延迟单元100基于调谐电压VTUNE调节四个延迟信号DELO、DEL90、DEL180和 DEL270的延迟。
[0048] 混频器920连接到低噪声放大器910和IQ鉴相器110。混频器920将正交四相位 输出信号〇〇、090、0180和0270与低噪声放大器910输出的第一差分信号相乘以产生四路 信号。基带电路930连接到混频器920。基带电路930对所述四路信号进行基带处理。应 当注意混频器920使用占空比为25%的四相位本振信号00、090、0180和0270。给定差分 输入信号，通过本发明实施例给出的信号发生器10,可以得到占空比为25%的四相位本振 信号 00、090、0180 和 0270。
[0049] 接收器90仅仅是包括根据本发明的实施例的信号发生器10的一个实例。本领域 的普通技术人员可以想到其他的电子设备，例如发射机、收发机，也包括根据本发明的实施 例的信号发生器。
[0050] 图10是表不产生正交四相位信号的方法的实施例的流程图。产生正交相位信号 的方法1000包括通过延迟差分输入信号CK_IP和CK_IN产生（框1010)四个延迟信号DEL0、DEL90、DEL180 和DEL270,基于四个延迟信号DEL0、DEL90、DEL180 和DEL270 产生（框 1020)正交四相位输出信号00、090、0180、0270、第一电压信号￥0^口第二电压信号￥即，其 中第一和第二电压信号VDN和VUP的差表不了正交四相位信号的相位误差；通过放大电压 差产生（框1030)第一和第二电压信号的放大的电压差；通过对放大的电压差进行滤波产 生（框1040)调谐电压信号VTUNE;以及基于调谐电压信号调节（框1050)四个延迟信号 DELO、DEL90、DEL180 和DEL270 的延迟。
[0051] 可替代地，虽然并未在图10中示出，通过延迟差分输入信号产生（框1010)四个 延迟信号由相对延迟单元执行，并且相对延迟单元进一步包括固定延迟模块和可控延迟 模块。方法1000进一步包括可控延迟模炔基于调谐电压VTUNE调整四个延迟信号DEL0、 DEL90、DEL180、DEL270 中的DEL90 和DEL270 的延迟。
[0052] 应当注意以上所描述的所有或者任一实施例可以彼此结合，除非另外声明或者此 类实施例可能在功能上和/或架构上相互排斥。
[0053] 虽然本发明与引用的特定示例实施例一起被描述，但是本发明并不仅限于于此描 述的实施例，而是可以用在后附的权利要求的精神和范围内以修改或者变更的形式被实 施。相应的，说明书和附图应被视为说明的意思而非限制的意思。
[0054] 由上所述，应当注意到本发明特定的实施例在这里以示例为目的被描述，但是在 不背离本发明范围的情况下可以做不同的修改。相应地，本发明除了后附的权利要求，并不 被限制。
[0055] 本领域技术人员在实施本发明时可以通过对于附图、公开的内容和权利要求的研 究，了解并进行对于公开的实施例的其他改变。在权利要求中，词语"包括"并不排除其他 组件或步骤，并且不定冠词"一个"并不排除多个。即使特定的特征记载在不同的从属权利 要求中，本发明也涉及具有共同的这些特征的实施例。任何在权利要求中的附图标记不应 当被解释为限制范围。
[0056] 不同实施例的特征和方面可以被整合到另外的实施例中，并且本文件所示的实施 例可以在没有所有示例或者描述的特征或者方面的情况下实施。本领域技术人员会注意 至IJ，虽然本系统和方法的特定的示例和实施例为了示例目的而被描述，在不背离本发明的 精神和范围的情况下可以做出不同的修改。此外，一个实施例的特征可以被包含到另一个 实施例中，即使这些特征并未在本文件中在一个单一的实施例中被一起描述。相应地，本发 明被所附的权利要求描述。
【主权项】
1. 信号发生器，包括： 相对延迟单元，被配置为延迟差分输入信号以及生成四个延迟信号； 鉴相器，与所述相对延迟单元通信耦接，被设置为基于所述四个延迟信号产生正交四 相位输出信号、第一电压信号以及第二电压信号，其中所述第一以及第二电压信号的差表 示所述正交四相位输出信号的相位误差； 第一放大器，与所述鉴相器通信耦接，被配置为放大所述第一和第二电压信号的差，并 且产生所述第一和第二电压信号间的放大的电压差；以及 环路滤波器，与所述第一放大器通信耦接，被配置为对所述被放大的电压差滤波并产 生调谐电压信号，其中所述环路滤波器还与所述相对延迟单元通信耦接，并且所述相对延 迟单元根据所述调谐电压信号调整所述四个延迟信号的延迟。
2. 如权利要求1所述的信号发生器，其中所述四个延迟信号的第一与第三信号的延迟 时间是相同的，并且所述四个延迟信号的第二与第四个信号的延迟时间是相同的，所述第 一和第二延迟信号的延迟时间差由所述调谐电压信号控制。
3. 如权利要求1所述的信号发生器，其中 所述相对延迟单元进一步包括固定延迟模块以及可控延迟模块，其中所述环路滤波器 与所述可控延迟模块通信耦接并且所述可控延迟模块根据所述调谐电压调整所述四个延 迟信号中的两个信号的延迟。
4. 如权利要求3所述的信号发生器，其中 所述固定延迟模块包括第一可控电流源与第一缓冲器，其中所述第一可控电流源连接 到所述第一缓冲器的电源节点。
5. 如权利要求3所述的信号发生器，其中 所