述可控延迟模块包括第二可控电流源与第二缓冲器，其中所述第二可控电流源连接 到所述第二缓冲器的电源节点，所述环路滤波器连接到所述第二可控电流源，并且所述第 二可控电流源的电流是根据所述调谐电压可变的。
6. 如权利要求1所述的信号发生器，其中所述鉴相器进一步包括： 启动单元，与所述相对延迟单元通信稱接，其中所述启动单元包括第一与门、第二与 门、第三与门与第四与门，每一个与门的第一输入端口被配置为接收所述四个延迟信号中 的一个，并且所述第一和第三与门的第二输入端口被配置为接收逻辑高电平，所述第二和 第四与门的第二输入端口接收启动信号； 第一鉴相模块、第二鉴相模块、第三鉴相模块以及第四鉴相模块，其中所述第一、第二、 第三和第四鉴相模块中的每一个具有被配置为接收所述四个与门中的相邻两个与门的输 出的第一输入端口和第二输入端口； 第一或门，与所述第一和第三鉴相模块连接，以及第二或门，与所述第二和第四鉴相模 块连接；以及 第一滤波器，与所述第一或门连接，并且根据所述第一或门的输出生成所述第二电压 信号；以及第二滤波器，与所述第二或门连接，并且根据所述第二或门的输出生成所述第一 电压信号。
7. 如权利要求6所述的信号发生器，其中所述第一、第二、第三以及第四鉴相模块中的 每一个进一步包括： 第一非门，包括所述鉴相模块的第二输入端口； 第一与非门，其中所述第一与非门的第一输入端口连接到所述第一非门，并且所述第 一与非门的第二输入端口包括所述鉴相模块的第一输入端口；以及 第二非门，连接到所述第一与非门的输出。
8. 如权利要求6所述的信号发生器，其中所述第一、第二、第三和第四鉴相模块中的每 一个进一步包括： 第三非门，包括所述鉴相模块的第一输入端口； 第四非门，包括所述鉴相模块的第二输入端口； 第二与非门、第三与非门、第四与非门以及第五与非门，其中所述第二与非门的第一输 入端口接收所述第三非门的输出，所述第二与非门的第二输入端口接收所述第五与非门的 输出，所述第二与非门的输出既连接到所述第三与非门的第一输入端口也连接到所述第五 与非门的第一输入端口，所述第三与非门的第二输入端口连接到所述第四与非门的输出， 所述第三与非门的输出端口连接到所述第五与非门的第二输入端口，所述第四与非门的第 二输入端口和所述第五与非门的第三输入端口都连接到所述第四非门的输出；以及 第五非门，连接到所述第五与非门的输出。
9. 如权利要求6所述的信号发生器，其中所述第一滤波器与第二滤波器每个都包括一 阶低通滤波器。
10. 如权利要求6所述的信号发生器，其中所述启动信号包括阶跃信号。
11. 接收器，包括 天线，被配置为接收信号； 低噪声放大器，被配置为放大所述接收到的信号以产生第一差分信号； 正交相位信号发生器，包括 相对延迟单元，被配置为延迟第二差分信号和生成四个延迟信号； 鉴相器，与所述相对延迟单元通信耦接，被配置为基于四个延迟信号生成正交四相位 输出信号、第一电压信号与第二电压信号，其中所述第一和第二电压信号的差表不所述正 交四相位输出信号的相位误差； 第一放大器，与所述鉴相器通信耦接，并且被配置为放大所述两个电压信号的差并生 成所述两个电压信号的放大的电压差；以及 环路滤波器，与所述第一放大器通信耦接，被配置为对所述放大的电压差滤波并且生 成调谐电压，其中所述环路滤波器还与所述相对延迟单元通信耦接，并且所述相对延迟单 元根据所述调谐电压调整所述四个延迟信号的延迟； 混频器，与所述低噪声放大器以及所述鉴相器相连接，被配置将所述正交四相位输出 信号与所述第一差分信号进行相乘，以产生四路信号；以及 基带电路，与所述混频器连接，被配置为对所述四路信号进行基带处理。
12. 生成正交相位信号的方法，包括： 通过延迟差分输入信号产生四个延迟信号； 基于所述四个延迟信号生成正交四相位输出信号、第一电压信号和第二电压信号，其 中所述第一和第二电压信号的差表示所述正交四相位输出信号的相位误差； 通过放大所述第一和第二电压信号的差生成所述第一和第二电压信号的放大的电压 差； 通过对所述放大的电压差进行滤波生成调谐电压信号；以及 根据所述调谐电压信号调整所述四个延迟信号的延迟。
13. 如权利要求12所述的方法，其中所述四个延迟信号的第一和第三信号的延迟时间 是相同的，以及所述四个延迟信号的第二和第四信号的延迟时间是相同的，以及所述第一 和第二延迟信号的延迟时间差是由所述调谐电压信号控制的。
14. 如权利要求12所述的方法，其中 通过延迟差分输入信号生成所述四个延迟信号是由相对延迟单元执行的，所述相对延 迟单元还包括固定延迟模块与可控延迟模块，所述方法进一步包括通过所述可控延迟模块 根据所述调谐电压调整所述四个延迟信号中的两个的延迟。
15. 如权利要求14所述的方法，其中 所述固定延迟模块包括第一可控电流源与第一缓冲器，其中所述第一可控电流源连接 到所述第一缓冲器的电源节点。
16. 如权利要求14所述的方法，其中 所述可控延迟模块包括第二可控电流源和第二缓冲器，其中所述第二可控电流源连接 到所述第二缓冲器的电源节点，所述环路滤波器连接到所述第二可控电流源，以及所述第 二可控电流源的电流是根据调谐电压可变的。
17. 如权利要求13所述的方法，其中生成所述正交四相位输出信号是由鉴相器执行 的，所述鉴相器进一步包括： 启动单元，与所述相对延迟单元通信稱接，其中所述启动单元包括第一与门、第二与 门、第三与门以及第四与门，所述与门中的每一个的第一输入端口被配置为接收所述四个 延迟信号中的一个，并且所述第一和第三与门中的第二输入端口被配置为接收逻辑高电 平，并且所述第二和第四与门的第二输入端口接收启动信号； 第一鉴相模块、第二鉴相模块、第三鉴相模块以及第四鉴相模块，其中所述第一、第二、 第三以及第四鉴相模块中的每一个都具有第一输入端口和第二输入端口，被配置为接收所 述四个与门中的两个相邻与门的输出； 第一或门，连接到所述第一和第三鉴相模块，以及第二或门，连接到所述第二和第四鉴 相模块；以及 第一滤波器，连接到所述第一或门并且根据所述第一或门的输出生成所述第二电压信 号；以及第二滤波器，连接到所述第二或门并且根据所述第二或门的输出生成所述第一电 压信号。
18. 如权利要求17所述的方法，其中所述第一、第二、第三以及第四鉴相模块中的每一 个进一步包括： 第一非门，包括所述鉴相模块的第二输入端口； 第一与非门，其中所述第一与非门的第一输入端口连接到所述非门，并且所述第一与 非门的第二输入端口包括所述鉴相模块的第一输入端口；以及 第二非门，连接到所述第一与非门的输出。
19. 如权利要求17所述的方法，其中所述第一、第二、第三以及第四鉴相模块进一步包 括： 第三非门，包括所述鉴相模块的第一输入端口； 第四非门，包括所述鉴相模块的第二输入端口； 第二与非门、第三与非门、第四与非门以及第五与非门，其中所述第二与非门的第一输 入端口接收所述第三非门的输出，所述第二与非门的第二输入端口接收所述第五与非门的 输出，所述第二与非门的输出连接到所述第三与非门的第一输入端口与所述第五与非门的 第一输入端口，所述第三与非门的第二输入端口连接到所述第四与非门的输出，所述第三 与非门的输出端口连接到所述第五与非门的第二输入端口，所述第四与非门的第二输入端 口和所述第五与非门的第三输入端口都被连接到所述第四非门的输出；以及 第五非门，连接到所述第五与非门的输出。
20. 如权利要求17所述的方法，其中所述第一滤波器与所述第二滤波器中的每一个都 包括一阶低通滤波器。
21. 如权利要求17所述的方法，其中所述启动信号包括阶跃信号。
【专利摘要】本发明涉及信号发生器、电子系统以及产生信号的方法。正交相位信号发生器包括相对延迟单元、正交鉴相器、第一放大器以及环路滤波器。相对延迟单元延迟差分输入信号并且产生四个延迟信号。正交鉴相器基于四个延迟信号产生正交四相位输出信号、第一电压信号和第二电压信号。第一和第二电压信号的差表示正交四相位输出信号的正交相位误差。第一放大器放大第一和第二电压信号的电压差。环路滤波器对放大的电压差进行滤波并产生调谐电压信号。环路滤波器进一步与相对延迟单元通信耦接。相对延迟单元基于调谐电压信号调整正交四相位延迟信号的延迟。
【IPC分类】H03L7-113, H03L7-099, H03L7-085
【公开号】CN104734695
【申请号】CN201310724584
【发明人】史明甫, 冯珅
【申请人】澜起科技（上海）有限公司
【公开日】2015年6月24日
【申请日】2013年12月24日
【公告号】US20150180643