专利名称：能够降位的数字脉冲宽度调制系统及方法
技术领域：
本发明涉及一种数字脉冲调制技术，尤其涉及一种能够降位的数字脉冲宽度调制系统 及方法。
背景技术：
如今音频领域越来越多地使用数字信源，如CD的PCM (pulse code modulation,脉冲 编码调制)编码等等。因此，D类放大器所面临的挑战就是直接将数字信号转换为P丽(脉 冲宽度调制)信号。最容易想到的办法就是将PCM信号直接变换为PWM信号。
如图1所示，现有技术中，数字脉冲宽度调制系统主要由带清零端的D触发器、同或 门、带进位的数字比较器、不带进位的数字比较器和反相器等模块组成。
其中IN1 IN8是数字信号源的输入端；CLK是时钟频率；rs是清零端。
数字P丽的输入信号为8位的数字音频信号，采样频率为44. lKHz。在时钟信号CLK的控 制之下，8个D触发器组成循环计数器，由节点9、 18、 19、 20、 21、 22、 23、 24产生所需要 的循环计数码，不断的与输入的数字信号进行比较，形成占空比不同的脉宽调制信号。
上述现有技术至少存在以下缺点数字P丽调制需要较高的时钟频率，不适合用于高 比特数据的转换。而且这种结构是顺序完成比较的，效率较低。
发明内容
本发明的目的是提供一种时钟频率低、适合用于高比特数据转换，且效率高的能够降 位的数字脉冲宽度调制系统及方法。
本发明的目的是通过以下技术方案实现的
本发明的能够降位的数字脉冲宽度调制系统，包括多位比较单元，所述的多位比较单 元分为多个高位比较单元和多个低位比较单元，所述多个高位比较单元之间构成独立的高 位比较模块；所述多个低位比较单元之间构成独立的低位比较模块，所述高位比较模块与 所述低位比较模块的输出端连接有至少一个逻辑门，所述逻辑门接收所述高位比较模块和 所述低位比较模块的比较结果并进行综合判断后向外部输出判断结果。
本发明的能够降位的数字脉冲宽度调制方法，由控制信号与输入的数字信号进行比较，形成脉宽调制信号，所述的控制信号和数字信号分别包括高位信号和低位信号，首先 将所述高位信号和低位信号分别单独进行比较，然后对比较的结果进行综合判断，并根据 综合判断的结果形成脉宽调制信号。
由上述本发明提供的技术方案可以看出，本发明所述的能够降位的数字脉冲宽度调制 系统及方法，由于多位比较单元分为多个高位比较单元和多个低位比较单元，构成独立的 高位比较模块和低位比较模块，当控制信号与输入的数字信号进行比较时，首先将高位信 号和信号分别单独进行比较，然后对比较的结果进行综合判断，并根据综合判断的结果形 成脉宽调制信号。时钟频率低、适合用于高比特数据转换，且效率高。
图l为现有技术中的能够降位的数字脉冲宽度调制系统框图； 图2为本发明能够降位的数字脉冲宽度调制系统框图。
具体实施例方式
本发明的能够降位的数字脉冲宽度调制系统，其较佳的具体实施方式
如图2所示，包 括多位比较单元，多位比较单元分为多个高位比较单元和多个低位比较单元。多个高位比 较单元之间构成独立的高位比较模块；多个低位比较单元之间构成独立的低位比较模块。 高位比较模块与低位比较模块的输出端连接有一个或多个逻辑门，逻辑门接收高位比较模 块和低位比较模块的比较结果并进行综合判断后向外部输出判断结果，即最终的比较结 果。
一个具体实施例，包括8位比较单元，的8位比较单元中，4个高位比较单元之间构成独 立的高位比较模块，4个低位比较单元之间构成独立的低位比较模块。
本发明也适用于16位、32位比较单元等，也可以将多个比较单元划分成多个比较模 块，每个比较模块单独进行比较，然后对多个比较模块的比较结果进行综合判断，得出最 终的比较结果。
本发明的能够降位的数字脉冲宽度调制方法，由控制信号与输入的数字信号进行比 较，形成脉宽调制信号，控制信号和数字信号分别包括高位信号和低位信号。比较时，首 先将高位信号和低位信号分别单独进行比较，然后对比较的结果进行综合判断，并根据综 合判断的结果形成脉宽调制信号。控制信号可以是由时钟信号控制的循环计数码。
一个具体实施例2 控制信号和数字信号分别包括8位，其中前4位为高位信号、后4位为低位信号。 设控制信号为A8A7A6AsB4B3B2B,;数字信号为A'sAVVsA'sB^B'WW!，且当控制信号
大于数字信号时，输出结果为高电平；当控制信号小于或等于数字信号时，输出结果为低
电平，具体比较情况如下
当A8八7A6A5〉A'8A'7A'6A'5时，最终的输出结果为高电平(此时，可以不管低位的比较
情况)；
当AsA7A6A5〈 A'8AVA'6A'5时，若B4B3B2B" B^B^B^B^，最终的输出结果为低电平； 当A8A7A6A5〈A'8A'7A'6A'5时，若B4B3B2Bt = B'4B、B'2B、，最终的输出结果为低电平； 当AsA7A6A5二A'8AVV6A'5时，若B4B3B2B^B'4B'3B'2B、，最终的输出结果为低电平； 当AsA7A6As二AVV7A'6A'5时，若B4B3B2B尸B'4B'3B'2B、，最终的输出结果为低电平； 当AsA7A6A5〈 A'sA'7A'6A'5时，若B4B3B2B！〉 B'4B、B'2B、，最终的输出结果为低电平；
当A8A7A6A5二A'8AW6A'5时，若B4B3B2Bi〉B'4B'3B'2B、，最终的输出结果为高电平。
通过上述的比较判断过程，各种情况尽可涵盖其中。
与现有技术相比，本发明不是简单的顺序的比较，而是分为高低两组，分别同时进行 比较，将比较的结果综合成最终的结果。此种比较方式提高了比较的速度，节省了时间， 提高了效率。
当加上相同的激励信号时，形成的网表如下所示
vl clk 0 pulse(5 0 368n 0. 0001n 0. OOOln 368n 736n) *高位时钟，8个数据循
环一次
v2 control 0 pulse(5 0 11776n 0. 0001n 0. 0001n U776n 23552n) v6 in5 0 pulse (0 0 0u 0. OOOln 0. OOOln 0u 0u) v7 in6 0 pulse (0 0 0u 0.OOOln 0. OOOln 0u 0u) v8 in7 0 pulse (0 0 0u 0. OOOln 0. OOOln 0u 0u) v9 in8 0 pulse (0 0 0u 0.OOOln 0. OOOln 0u 0u) vlO rs 0 pulse(0 5 20n 0.OOOln 0. OOOln 23532n 23552n) vll clkl 0 pulse(5 0 46n 0. OOOln 0. OOOln 46n 92n) 氺最小的时钟频率CLK v21 controll 0 pulse(5 0 11776n 0. OOOln 0. OOOln 11776n 23552n) *占空比为 50X的CLKX256
v61 inl 0 pulse(5 5 0u 0.OOOln 0.OOOln 0u 0u) v71 in2 0 pulse(0 0 0u 0.OOOln 0.OOOln 0u 0u) v81 in3 0 pulse(0 0 0u 0.OOOln 0.OOOln 0u Ou) v91 in4 0 pulse(0 0 Ou 0. OOOln 0. OOOln Ou Ou)vlOl rsl 0 pulse (0 5 20n 0. OOOln 0. OOOln 716n 736n)承经过CLK X 8个周期清零一次。
本发明与现有技术相比，所生成的P丽信号是相同的。但是由于采用降位比较的方 式，加快了比较的速度，提高了电路的效率。本发明降位后结构的输出波形可以比现有技 术快5 10ns。且需要的时钟频率低，可以适合用于高比特数据转换。
以上所述，仅为本发明较佳的具体实施方式
，但本发明的保护范围并不局限于此，任 何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都 应涵盖在本发明的保护范围之内。
权利要求
1、一种能够降位的数字脉冲宽度调制系统，包括多位比较单元，其特征在于，所述的多位比较单元分为多个高位比较单元和多个低位比较单元，所述多个高位比较单元之间构成独立的高位比较模块；所述多个低位比较单元之间构成独立的低位比较模块，所述高位比较模块与所述低位比较模块的输出端连接有至少一个逻辑门，所述逻辑门接收所述高位比较模块和所述低位比较模块的比较结果并进行综合判断后向外部输出判断结果。
2、 根据权利要求l所述的能够降位的数字脉冲宽度调制系统，其特征在于，包括8位 比较单元，所述的8位比较单元中，4个高位比较单元之间构成独立的高位比较模块，4个低 位比较单元之间构成独立的低位比较模块。
3、 一种能够降位的数字脉冲宽度调制方法，由控制信号与输入的数字信号进行比 较，形成脉宽调制信号，其特征在于，所述的控制信号和数字信号分别包括高位信号和低 位信号，首先将所述高位信号和低位信号分别单独进行比较，然后对比较的结果进行综合 判断，并根据综合判断的结果形成脉宽调制信号。
4、 根据权利要求3所述的能够降位的数字脉冲宽度调制方法，其特征在于，所述的控 制信号和数字信号分别包括8位，其中前4位为高位信号、后4位为低位信号。
5、 根据权利要求4所述的能够降位的数字脉冲宽度调制方法，其特征在于，所述的控 制信号为AsA7A6A5B4B3B2B！，所述的数字信号为A'8A'7A'6A'sB'4B'3B'2B、，当所述控制信号 大于所述的数字信号时，输出结果为高电平；当所述控制信号小于或等于所述的数字信号 时，输出结果为低电平，具体比较情况如下当AsA7A6A5〉AW7A'6A'5时，最终的输出结果为高电平；当AsA7AsA5〈 A'sA'7A'6A'5时，若B4B3B2B！〈 B'4B'3B'2BV最终的输出结果为低电平； 当A8A7A6As〈A'8AVA'6A'5时，若B4B3B2B产B'4B'3B'2B、，最终的输出结果为低电平； 当A8A7A6A5 = A'8A'7A'6A'5时，若B4B3B2Bi〈B'4B、B'2B、，最终的输出结果为低电平； 当A8A7A6A5二A'8A'7A'6A'5时，若B4B3B2BpBUB'^'Wi，最终的输出结果为低电平； 当A8A7A6As〈A'sA'7A'6A'5时，若B4B3B2Bi〉 B'4B、B'2B、，最终的输出结果为低电平；当A8A7A6A5^AW7A'6A'5时，若B4B3B2B^B'4B'3B'2B、，最终的输出结果为高电平。
6、 根据权利要求3、 4或5所述的能够降位的数字脉冲宽度调制方法，其特征在于，所 述的控制信号为由时钟信号控制的循环计数码。
全文摘要
本发明公开了一种能够降位的数字脉冲宽度调制系统及方法，将多位比较单元分为多个高位比较单元和多个低位比较单元，构成独立的高位比较模块和低位比较模块，当系统产生的循环计数码与输入的数字信号进行比较时，首先将高位信号和低位信号分别单独进行比较，然后对比较的结果进行综合判断，并根据综合判断的结果形成脉宽调制信号。采用降位比较的方式，加快了比较的速度，提高了电路的效率，且需要的时钟频率低，可以适合用于高比特数据转换。
文档编号H03F3/217GK101425796SQ200810114180
公开日2009年5月6日 申请日期2008年5月30日 优先权日2008年5月30日
发明者姜岩峰 申请人:北方工业大学