专利名称：放大电路的制作方法
技术领域：
本发明涉及放大电路，特别涉及适合驱动电容性负载的放大电路。
背景技术：
在驱动液晶显示器(LCD)、有机EL显示器等显示设备的驱动电路 中，设置有多个芯片，该芯片内置了多个用于对显示i殳备的各个单元(cell) 供给图像写入用电压的放大电路。随着显示设备的大型化、所需性能的高 水准化，对于上述的放大电路，要求能够以高转换速率且低功耗来驱动作 为大电容性负载的显示设备，且尺寸要小型化。另外，由于作为驱动对象 的显示设备中的单元数(像素数)的不同，有时芯片内的一部分放大电路 不与显示设备连接而处于无负载状态，对于上述的放大电路，还要求在无 负载状态下不振荡。还有，检查、评价芯片时与各个放大电路连接的负载 比与连接显示设备时小，所以对于上述的放大电路，也要求在检查、评价 芯片时等的轻负载状态下不振荡。而且，虽然振荡的抑制可通过增大设置 在放大电路中的相位补偿用电容来实现，但与此相伴，存在导致转换速率 恶化、大尺寸化的问题。
作为与上^目关的技术，专利文献l中公开了以下结构的相位补偿电 路设置有接受具有输入级和输出级的运算放大器的输出级信号的緩沖放 大器，使相位补偿用电容的一端连接緩冲放大器的输出、另一端连接输出 级的输入。
另外，在专利文献2中，公开了作为连接于差动输入^L输出放大级 的相位补偿级，设置了由电容CC及晶体管M7、 M8组成的第1相位补偿 级、和由电容CC，及晶体管M10 M13组成的第2相位补偿级的结构。
还有，在专利文献3中，公开了一种驱动电路，该驱动电路具备放 大输入信号并输出给电容性负载的运算放大器、检测运算放大器针对电容 性负载的动作状态的动作状态检测电路、与运算放大器的输出连接且根据 动作状态检测电路检测出的动作状态来使电阻值变化的可变电阻器。日本特开平10-270956号公报[专利文献2日本特开平02-303204号公报 [专利文献31日本特开2005-341018号7>才艮
发明内容
然而，对于专利文献1记载的技术，通过设置相位补偿用电容及緩冲 放大器，虽然对于运算放大器的振荡而言具有能够提高稳定性的优点，但 由于输出级是通过单一的晶体管进行A^Ut大的结构，对输入信号进行放 大的电压范围(有效动作范围)小，所以不适于显示i殳备的驱动等用途。
另外，对于专利文献2中记载的技术，通过i殳置由多个由电容、晶体 管组成的相位补偿级，虽然能够扩大相位补偿^C挥作用的电压范围，但 与专利文献1记载的技术一样，输出级是通过单一的晶体管进行A亂故大 的结构，有效动作范围小，所以不适于显示i殳备的驱动等用途。
另外，在专利文献1、 2记载的技术中，通过加大相位补偿用电容能 够使稳定性提高(难以振荡)，但放大电路的转换速率与放大电路的输入 放大级(差动级)的电流(^放大电路的消耗电流)成正比，与相位补偿 用电容成反比，所以将产生如果加大相位补偿用电容则转换速率下降的其 他问题。
另外，对于专利文献3记载的技术，需要设置动作状态检测电路及可 变电阻器，所以存在放大电路的结构复杂、同时功耗也增大的问题。另夕卜， 在专利文献3记载的技术中，有时会有贯通电流流过放大电路，具有由该 贯通电流引起发热等问题的缺点。下面对贯通电流进行说明。
图4是表示专利文献3记载的驱动电路中与贯通电流的发生相关联的 部分。专利文献3上记载的驱动电路，作为推挽电路动作的P型晶体管 MPO及N型晶体管MNO分别设置在输出级，输出级的输出端OUT连接 电容性负载CL， P型晶体管MPO的栅极pgate及N型晶体管MNO的栅 极ngate,分别通it^目位补偿电容Cc连接于输出级的输出端OUT。专利 文献3上记载的驱动电路，也如图4所示，基本上利用密勒效应进行相位 补偿。
在此结构中，输AJ故大级的输入信号电压，从低电平以大振幅向高电 平上升时，从输Aj改大级输出给栅极pgate的电压下降，P型晶体管MP0 接通，对电容性负载CL进行充电的电流从电源VDD流出。此时，输出端OUT的电压急剧上升，而由于输出端OUT通it^目位补偿电容Cc还连 接在栅极ngate上，所以栅极ngate的电压因相位补偿电容Cc的耦合(电 容要减小两端的电位差的动作)而上升，N型晶体管MNO接通。由此， 从电源通过P型晶体管MPO、 N型晶体管MNO流过贯通电流。虽然流过 贯通电流的时间极短，但由于显示设备的驱动电路上设置了数百个放大电 路，所以在各个放大电路上流过贯通电流将引起不可忽视的发热。
本发明正是考虑了上述事实而进行的，目的在于得到一种有效动作范 围大、相位补偿用电容小容量化、能抑制贯通电流的放大电路。
为达到上述目的，技术方案l记载的发明的放大电路，包括放大部， 具备输Ait大级和输出级，设置在上述输出级上的第l放大元件及第2放 大元件作为推挽电路来动作；第1緩冲器，其输入端连接上i^故大部的输 出端，其输出端通过第1电容连接于上述第l放大元件的信号输入端，并 且通过第2电容连接于上述第2放大元件的信号输入端；和第2緩冲器， 其输入端连接上g大部的输出端或上述第l緩冲器的输出端，其输出端 至少通过第3电容与上述第1放大元件的信号输入端连接。
在技术方案1记载的发明中，由于具备了输^:大级和输出级的放大 部的输出级上，设置了第1放大元件及第2放大元件，输出级的第l放大 元件及第2放大元件作为推挽电路来动作(第1放大元件和第2放大元件 的动作电压范围不同)，所以可得到很宽的有效动作范围。还有，放大部 的输出级最好构成为，进行第l放大元件及第2放大元件的动作电压范围 一部分重叠的AB级动作。另外，放大部的输出级可以如例如技术方案2 所记载的那样构成为，第1放大元件分别连接于电源端子M大部的输出 端，在使放大部的电压增大时工作；第2放大元件分别连接于接地端子及 放大部的输出端，在^ii大部的输出电压减小时工作。另外，对于放大部 的输Aj故大级，最好构成为可进行所谓的rail to rail动作。
另外，技术方案1记载的发明，具备第1緩冲器及第2緩冲器，第1 緩冲器，其输入端连接于放大部的输出端，其输出端通过第1电容连接于 第1放大元件的信号输入端，并且通过第2电容连接于第2放大元件的信 号输入端。第2緩冲器，其输入端连接于放大部的输出端或第l緩冲器的 输出端，其输出端至少通过第3电容连接于第l放大元件的信号输入端。 在技术方案1记载的发明中，第1~第3电容作为相位补偿用电容发挥作 用，如上所述，通过在相位补偿用电容和放大部的输出端间设置緩冲器，与如专利文献3记载的技术那样利用密勒效应来进行相位补偿时(图4的 结构)相比，能够减小相位补偿用电容。
也就;1说，在利用了密勒效应的相位补偿中，在高频区域时相位补偿 用电容Cc不仅作为反馈路径发挥作用，还作为前馈5M圣发挥作用，从比 较低的频率区域产生零，所以电路的稳定动作被破坏，易产生振荡。与此 相对，当在相位补偿用电容和放大部的输出端间设置了緩冲器时，能使零 移动到高频侧，易于确保相位^^度。作为一例，如果分别求出图4结构中 的零(ozm)和通ii故大率为Ab的緩冲器、相位补偿用电容H故大部的 输出端与放大部的输出级的输入端连接的结构中的零Uzb)，贝'J
ozm- - A0/Cc.R0
cozb" - Ao Ab/Cc Ro
(其中，A。为输出级的放大率，Ab为緩沖器的放大率，Cc为相位补偿用 电容的静电电容，Ro为输出级的输出电阻)。由上式可知通it^L大率为 Ab的緩沖器、相位补偿用电容使放大部的输出端连接于放大部的输出级 的输入端的结构中的零(cozb )，为利用了密勒效应的相位补偿中的零((ozm) 的Ab倍，比利用了密勒效应的相位补偿易于确斜目位裕度，能够减小相 位补偿用电容。
因此，在技术方案1记载的发明中，能够使相位补偿用电容(第1 ~ 第3电容的合计值)小容量化。另外，在技术方案1记载的发明中，第1 緩冲器的输出端分别通过第1电容及第2电容连接于第1放大元件及第2 放大元件的信号输入端，第2緩冲器的输出端至少通过第3电容连接于第 l放大元件的信号输入端，所以如后述的技术方案4记载的发明那样，通 过使第l緩冲器和第2緩冲器的动作电压范围不同，能够在放大部的较宽 的有效动作范围的整个区域内，使第1緩冲器及第2緩冲器中的至少一个 动作，能够改善相位裕度的输出电压依赖性。
还有，在技术方案1记载的发明中，能够减小相位补偿用电容(第1 ~ 第3电容的合计值)，因而能够减小大振幅动作时由相位补偿用电容的耦合 引起的第l放大元件及第2放大元件的信号输入端的电压变动，并且通过 在放大部的输出端和相位补偿用电容之间设置緩沖器，经由緩冲器施加到 相位补偿用电容上的电压，相对于放大部的输出电压的变化，緩慢进行变 化，所以能够防止第1放大元件及第2放大元件在本来不动作的期间动作而流过贯通电流。因此，才艮据技术方案1记载的发明，可得到有效动作范 围宽、相位补偿用电容小容量化、能抑制贯通电流的放大电路。
另外，在技术方案1记载的发明中，能够减小相位补偿用电容，因而 能够减小输凡故大级的负载，通过增大输凡故大级的电流，不会导致功耗 的增加，能提高放大电路的转换速率。另外，由于能够减小相位补偿用电
容，因而与不需要专利文献3记载的技术中的动作状态检测电路、可变电 阻器及其相似电路的协同作用，使得还能够实现放大电路的小尺寸化、功 耗的降低。
还有，在技术方案1记载的发明中，可以如技术方案3所记载的那样， 放大部构成为作为电压跟随器来动作。还有，使放大部作为电压跟随器来 动作，可通过使改大器的输出端连接于放大部的输AJt大级的输入端(详 细而言指反相输入端)来实现。
另外，在技术方案1记载的发明中，对于第l緩沖器及第2緩冲器， 可以如技术方案4所记载的那样，作为第l緩冲器，在放大部的输出电压 在电源电压以下且比接地电压高第l规定电压的值以上的范围内时动作， 应用输出比放大部的输出电压低第l规定电压的电压的电压緩冲器；作为 第2緩冲器，在放大部的输出电压在比电源电压低第2规定电压的值以下 且接地电压以上的范围内时动作，应用输出比放大部的输出电压高第2规 定电压的电压的电压緩冲器。
另外，在技术方案1~技术方案4中任一项所记载的发明中，如技术 方案5所记载的那样，最好是第1电容比第2电容及第3电容小。在设置 了第1~第3电容的结构中，第1电容是用于辅助相位补偿的电容，在技 术方案5记载的发明中，由于减小了这些电容，所以与第1 第3电容全 都相等时相比，即使进一步减小第1~第3电容的合计值，也能够得到同 等的相位裕度的改善效果。另外，通过进一步减小第1~第3电容的合计 值，能够进一步可靠地抑制贯通电流，实现转换速率的进一步提高，进一 步小尺寸化。
另外，在技术方案1~技术方案4中任一项记载的发明中，最好如技 术方案5所记载的那样，第2緩冲器的输出端通过第4电M连接于第2 放大元件的信号输入端。如上所述，在本发明中，由于设置了第l緩沖器 及第2緩沖器，因此，可以构成为，在输入给第l緩冲器的电压在第l緩沖器的动作电压范围外时，第2緩冲器动作，当使第2緩冲器的输出端通 过第3电容仅连接于第1放大元件的信号输入端时(不设置技术方案6记 载的第4电容时)，在只有第2緩冲器动作的期间，由于不进行向第2放大 元件的^J绩，所以相位裕度降低。
与此相对，在技术方案6记载的发明中，由于第2緩冲器的输出端分 别通过第3电容及第4电容连接于第1放大元件及第2放大元件的信号输 入端，所以在只有第2緩冲器动作的期间，也可分别进行向第l放大元件 及第2放大元件的反馈，由此，可以提高只有第2緩冲器动作的期间的相 位裕度。因此，根据技术方案6记载的发明，能够更进一步改善相位裕度 的输出电压依赖性。
另外，通过设置第4电容，能够减小与第4电容一样连接于第2放大 元件的信号输入端的第2电容，还能更进一步减小相位补偿用电容(第1 ~ 第4电容的合计值)，所以能够更进一步减小放大部的输AJ故大级的负载， 并且也可以使緩冲器对输出电压变化的(第1緩冲器及第2緩冲器)的跟 随性进一步提高，使放大电路的转换速率进一步提高。
还有，使第2緩沖器的输出端通过第3电容只连接于第l放大元件的 信号输入端的结构(不设置技术方案6记载的第4电容的结构)，与技术方 案6记载的发明的结构相比较，如前所述，第l緩冲器不动作的电压范围 内的相位裕度降低，^E不需要提高此电压范围内的相位裕度时(例如由 于其他原因，即使相位裕度低，也难以振荡的情况)，如上所述，也可釆 用不设置第4电容的结构，即^A不设置第4电容的结构，与以往技术相 比较，也可得到不加大相位补偿用电容、在宽电压范围内确保高相位裕度 的效果。
另夕卜，在技术方案6记载的发明中，最好如技术方案7所记载的那样， 第1电容比第3电容小，幕2电容比上述第4电容大。在设置了第1 ~第4 电容的结构中，第1电容及第4电容为辅助的相位补偿电容，在技术方案 7记载的发明中，由于减小了这些电容，所以与使第1 第4电容全部相等 的情况相比较，即使进一步减小第1~第4电容的合计值，也能够得到同 等的相位裕度的改善效果。另外，通过进一步减小第1~第4电容的合计 值，能够更加可靠地抑制贯通电流，实现转换速率的进一步提高，进一步 小尺寸化。如上所述，本发明在具备输入放大级和输出级、且在输出级上设置的
第1放大元件及第2放大元件作为推挽电路进行动作的放大部上，附加了 第1緩冲器和第2緩沖器，所以具有有效动作范围宽、还能抑制贯通电流 的优良效果。该第l緩冲器，其输入端连接于放大部的输出端，其输出端 通过第1电容连接于第1放大元件的信号输入端，并且通过第2电容连接 于第2放大元件的信号输入端；该第2緩冲器，其输入端连接于放大部的 输出端或第1緩冲器的输出端，其输出端至少通过第3电容连接于第1放 大元件的信号输入端。
图l是表示显示装置的概略结构的框图。 图2是表示第1实施方式的放大电路的电路图。 图3是表示第2实施方式的放大电路的电路图。 图4是用于说明贯通电流的发生的说明图。
图中符号说明30-放大电路；32-输入放大级；34-输出级；36-P型 MOS晶体管；38-N型MOS晶体管；40-第1电压緩沖器；46-第2电压 緩沖器；52-第1相位补偿电容；54-第2相位补偿电容；56-第3相位补 偿电容；58-第4相位补偿电容；60-放大电路
具体实施例方式
以下参照附图，详细地i兌明本发明的实施方式的一例。 (第l实施方式)
图1示出了本实施方式的显示装置10。显示装置10构成为由 TFT-LCD等组成的显示设备12上连接有外围电路。当显示设备12为 TFT-LCD时，虽然省略了图示，但是，显示设备12构成为在隔开规定 间隔而相对配置的一对透明基&间封入有液晶，在一个透明基敗的相对面 的整个面上形成有电极，在另一个透明基tl的相对面上，分别设置了沿着 图1的X方向以一定间隔配置、且分别沿着图1的Y方向延伸的多才艮数据线，沿着图1的Y方向以一定间隔配置、且分别沿着图1的X方向延伸的 多才NH极线，以及在各个数据线和各个栅极线的交差位置(像素位置)上 分别配置的薄膜晶体管(TFT)及电极。各个TFT其源极连接于电极，栅 极连接于栅极线，漏极连接于数据线。还有，显示设备12并不限定于 TFT-LCD，例如也可为等离子体显示器、有机EL显示器等公知的其他显 示器。
显示设备12上附加了多个源极驱动器14，显示设备12的各个数据线 分别连接于多个源极驱动器14中的任意一个。多个槺极驱动器16分别连 接于时序控制器18，时序控制器18连接于图形处理器20。图形处理器20 将表示显示设备12上应显示的图像的图像数据，保持在帧存储器等中，对 时序控制器18以 一定周期输出同步信号(水平同步信号及垂直同步信号)， 并且在水平同步信号的各个周期，将所保持的图像数据中沿图1的X方向 的显示设备12的1行量的图像数据(表示应提供给显示设备12的各个数 据线的数据电压电平的RGB数据)依次输出给时序控制器18。
一旦将从图形处理器20输入的1行量的RGB数据写入存储器后，时 序控制器18就M储器读出RGB数据，并输出给各源极驱动器14。另外， 各个源极驱动器14,在从时序控制器18输入了连接于本驱动器的数据线 的RGB数据后，在与从时序控制器18输入的源极驱动器控制信号对应的 一定期间，将所输入的RGB数据表示的电平的数据电压提供给对应的数 据线。
另外，显示设备12上附加了多个栅极驱动器16，显示设备12的各个 栅极线分别连接于多个栅极驱动器16的任意一个。多个栅极驱动器16分 别连接于时序控制器18，按照从时序控制器18输入的栅极驱动器控制信 号， 一边依次切换供给栅极信号的栅极线， 一边反复向显示设备12的多条 栅极线中的任一条栅极线供g定时间的栅极信号。当某栅极线被供给了 栅极信号时，连接于该栅极线的1行量的所有TFT都接通，经由与接通的 各个TFT连接的数据线而供给的数据电压，通过与接通的各个TFT连接 的电极，被施加给液晶，与接通的各个TFT对应的各像素位置上的液晶的 光透过率发生变化。由此，在显示设备12上显示1行量的图像。而且，通 过反复进行上述处理，在显示设备12上显示图像。
另一方面，各个源极驱动器14构成为对应于显示设备12的各个数 据线，分别设置了图2所示的驱动电路24。驱动电路24构成为数据緩沖器26 、 D/A (数字/模拟)变换器28和放大电路30串联连接，该数据緩 冲器26保持从时序控制器18传送来的RGB数据；D/A (数字/模拟)变 换器28将从数据緩冲器26输出的RGB数据变换成与该RGB数据值对应 的电压电平的模拟信号并进行输出；该放大电路30，其输出端连接于显示 设备12的任一条数据线，放大D/A变换器28输入的信号，并提供给数据 线。还有，在图2中，将放大电路30通过数据线对其施加数据电压(放大 电路30的输出电压Vout)的像素(单元)表示为电容性负载62。
放大电路30对应于本发明的放大电路(更详细来讲，指技术方案1 ~ 技术方案4及技术方案6中记载的放大电路)，具备由差动放大电路组成的 输AJ故大级32，和设置了 P型MOS晶体管36及N型MOS晶体管38的 输出级。作为输A^t大级32的差动放大电路,使用可进行所谓的rail to rail 动作的放大电路。输AJ故大级32的非反相输入端连接于D/A变换器28的 输出端，反相输入端连接于放大电路30的输出端。因此，输AJt大级32 与输出级34—起作为电压跟随器来动作，输AJ^大级32改变通过输出端 输出的信号的电压电平，使得通it^L大电路30的输出端输出的输出电压， 跟随来自D/A变换器28的输入信号的电压变化。输AJ改大级32的输出端， 分别连接于输出级34的P型MOS晶体管36的栅极电极pgate及N型 MOS晶体管38的栅极电极ngate。
另夕卜，输出级34的P型MOS晶体管36，其源极电极连接电源端子， 源极电极被供给电源电压VDD,并且漏极电极连接于放大电路30的输出 端，N型MOS晶体管38，其源极电极连接于放大电路30的输出端，漏极 电极连接于接地端子。输出级34的P型MOS晶体管36及N型MOS晶 体管38，作为以下推挽电路进行动作，该推挽电路是输入到各个栅极电极 pgate、 ngate的信号的电压电平的动作电压范围互不相同的推挽电路(详 细而言，因各个动作电压范围一部分重叠而进行AB级动作的推挽电路)， P型MOS晶体管36在使输出电压增大时工作，N型MOS晶体管38在使 输出电压减小时工作。
还有，P型MOS晶体管36对应于本发明的第1放大元件(更详细来 讲，指技术方案2记载的第1放大元件)、N型MOS晶体管38对应于本 发明的第2放大元件(更详细来讲，指技术方案2记载的第2放大元件)， P型MOS晶体管36的栅极电极对应于第1放大元件的信号输入端，N型 MOS晶体管38的栅极电极对应于第2放大元件的信号输入端。另外，在放大电路30的输出端上分别连接有第1电压緩冲器40及第 2电压緩冲器46。第1电压緩冲器40具备N型MOS晶体管42，作为第1 电压緩冲器40的输入端的N型MOS晶体管42的栅极电极，连接于放大 电路30的输出端。N型MOS晶体管42的源极电极连接于电源端子，源 极电极被供给电源电压VDD，并且N型MOS晶体管42的漏极电极通过 电流源44接地。另外，作为第1电压緩冲器40的输出端的N型MOS晶 体管42的漏极电极，通过第1相位补偿电容52连接于输出级34的P型 MOS晶体管36的栅极电极pgate,并且还通过第2相位补偿电容54连接 于输出级34的N型MOS晶体管38的栅极电极ngate。
另外，第2电压緩冲器46具备P型MOS晶体管48，作为第2电压 緩冲器46的输入端的P型MOS晶体管48的栅极电极，连接于放大电路 30的输出端。P型MOS晶体管48的源极电极通过电流源50连接于电源 端子，源极电极通过电流源50被供给电源电压VDD，并且P型MOS晶 体管48的漏极接地。另夕卜，作为第2电压緩冲器46的输出端的P型MOS 晶体管48的源极电极，通过第3相位补偿电容56连接于输出级34的P 型MOS晶体管36的栅极电极pgate，并且还通过第4相位补偿电容58连 接于输出级34的N型MOS晶体管36的栅极电极ngate。
还有，第1相位补偿电容52对应于本发明的第1电容，第2相位补 偿电容54对应于本发明的第2电容，第3相位补偿电容56对应于本发明 的第3电容，第4相位补偿电容58对应于技术方案6记载的第4电容。在 本实施方式中，第1相位补偿电容52 ~第4相位补偿电容58的4个相位 补偿电容，其静电电^L此相等。另外，源极驱动器14被公共用于任意像 素数(数据线的数目)的显示设备的驱动。由此,当驱动对象的显示设备 中的数据线数目，与源极驱动器14中设置的驱动电路24的数目的整数倍 不一致时，源极驱动器14中设置的一部分驱动电路24 (构成它的放大电 路30)以不连接于数据线的无负载状态被保持。
下面，作为第1实施方式的作用，说明放大电路30的动作。放大电 路30的输出级34,由于P型MOS晶体管36及N型MOS晶体管38如 上所述，作为推挽电路(详细而言，进行AB级动作的推挽电路)来动作， 所以能够得到适合显示设备12的驱动(对相当于显示设备12的各个像素 (单元)的电容性负载62施加数据电压)的很宽的有效动作范围。
另外，放大电路30的第1电压緩冲器40是N型MOS晶体管42的源极跟随器结构的电平移位电路，放大电路30的输出电压Vout,在电源 电压VDD ~比接地电压高N型MOS晶体管42的阈值电压Vtn的值的范 围内时动作。而且，第1电压緩沖器40的输出电压BUFN变为比放大电 路30的输出电压Vout低阈值电压Vtn的电压，随输出电压Vout变化的 输出电压BUFN，通过第1相位补偿电容52 ^J绩给P型MOS晶体管36 的栅极电极pgate，并且还通过第2相位补偿电容54反馈给N型MOS晶 体管38的栅极电极ngate。
另外，第2电压緩沖器46是P型MOS晶体管48的源极跟随器结构 的电平移位电路，放大电路30的输出电压Vout，在比电源电压VDD低P 型MOS晶体管48的阈值电压Vtp的值 接地电压的范围内时动作。而且， 第2电压緩冲器46的输出电压BUFP变为比放大电路30的输出电压Vout 高阈值电压Vtp的电压，随输出电压Vout变化的输出电压BUFP,通过第 3相位补偿电容56反馈给P型MOS晶体管36的栅极电极pgate，并且还 通过第4相位补偿电容58反馈给N型MOS晶体管38的栅极电极ngate。
这样，在本第1实施方式的放大电路30中，放大电路30的输出电压 Vout，通过第1电压緩沖器40、第l相位补偿电容52、第2相位补偿电容 54，反馈给输出级34的P型MOS晶体管36及N型MOS晶体管38，并 且通过第2电压緩冲器46、第3相位补偿电容56、第4相位补偿电容58， 反馈给输出级34的P型MOS晶体管36及N型MOS晶体管38，所以与 利用密勒效应进行相位补偿时(图4的结构)相比，零(cozb )变成了 Ab 倍(Ab是电压緩冲器的放大率)，所以可减小用于确保相位裕度的相位补 偿用电容(第1相位补偿电容52 ~第4相位补偿电容58的合计电容)。
而且，由于能够减小相位补偿用电容(第1相位补偿电容52 ~第4相 位补偿电容58的合计电容)，因而能够减小大振幅动作时由第1相位补偿 电容~第4相位补偿电容58的耦合引起的P型MOS晶体管36及N型 MOS晶体管38的栅极电极的电压变动，所以能够防止P型MOS晶体管 36及N型MOS晶体管38在本来不动作的期间动作而流过贯通电流。另 外，由于能够减小相位补偿用电容，因而输入放大级32的负载变小，并且 第1电压緩冲器40和第2电压緩冲器46对输出电压Vout的变化的跟随 性提高，能提高放大电路30的转换速率。还有，还能实现搭载了放大电路 30的芯片的小尺寸化。
另外，在本第1实施方式中，第1电压緩冲器40和第2电压緩冲器46的动作电压范围不同，第1电压緩冲器40的最大动作电压与电源电压 VDD—致，第2电压緩冲器46的最小动作电压与接地电压一致，所以在 放大电路30的输出电压Vout的整个范围(电源电压VDD 接地电压)内， 第1电压緩沖器40及第2电压緩冲器46中至少一方动作，所以与只设置 一个电压緩沖器的情况相比，还能够改善相位裕度的输出电压依赖性。
(第2实施方式)
下面，对本发明的第2实施方式进行说明。还有，对于与第l实施方 式相同的部分标以相同符号，省略说明。图3表示了本实施方式2的放大 电路60。第2实施方式的放大电路60与第1实施方式中说明的放大电路 30结构大体上相同，只是在第1相位补偿电容52的静电电容Cpl、第2 相位补偿电容54的静电电容Cnl、第3相位补偿电容56的静电电容Cp2、 第4相位补偿电容58的静电电容Cn2中，使Cnl、 Cp2的电容值大，Cn2、 Cpl的电容值小，使静电电容的大小关系为Cp2>Cpl、 Cnl〉Cn2这点不 同。这样，本第2实施方式的放大电路60，对应于技术方案1~技术方案 4、技术方案6、技术方案7记载的放大电路。
本第2实施方式的放大电路60的动作，与第1实施方式中说明的放 大电路30相同，能够得到与放大电路30同样宽的有效动作范围，也能抑 制贯通电流。另外，如前所述，放大电路60 (30)的第1电压緩冲器40 及第2电压緩冲器46，针对放大电路60 (30)的输出电压Vout的动作范 围不同，当输出电压Vout为电源电压VDD或其附近值时，只是第l电压 緩沖器40动作，当输出电压Vout为接地电压或其附近值时，只是第2电 压緩冲器46动作。据此，在本第2实施方式中，4吏Cnl、 Cp2的电容值 大，Cn2、 Cpl的电容值小。
由此，即佳/使第2实施方式中的Cpl + Cp2的电容值比第1实施方式 中的Cpl+Cp2的电容值小，也能得到同样的相位裕度改善效果。而且， 通过减小Cpl + Cp2或Cnl + Cn2的电容值，输入放大级32的负载变得 更小，能够进一步提高放大电路的转换速率。另外，也能实现芯片的进一 步小尺寸化。
还有，以上对设置了第1相位补偿电容52 ~第4相位补偿电容58的 结构进行了说明，但并不限定于此，也可省略第4相位补偿电容58 (或第 l相位补偿电容52)，使相位补偿电容的数目为3个。在省略了第4相位补偿电容58 (或第l相位补偿电容52)时，放大电路的输出电压Vout在第 1电压緩沖器40 (或第2电压緩冲器46)的动作电压范围外时的相位^^度 降低，在不是一定需要提高放大电路的输出电压Vout在上述动作电压范 围外时的相位裕度等的情况下，也可以使相位补偿电容的数目为3个，使 得只在期望的电压范围内得到较高的相位裕度。
另外，如上所述，省略第4相位补偿电容58时，最好使第l相位补 偿电容52~第3相位补偿电容56的静电电容的大小关系为CpKCnl、 Cn2。省略第1相位补偿电容52时，最好使第2相位补偿电容54 ~第4 相位补偿电容58的静电电容的大小关系为Cn2<Cnl、 Cp2。使3个相位 补偿电容的静电电容像上述那样不同时，对应于技术方案5记载的发明， 通过使3个相位补偿电容的静电电容像上述那样不同，与使3个相位补偿 电容的静电电容全部相等的情况相比较，即使进一步减小3个相位补偿电 容的静电电容的合计值，也能够得到同等的相位裕度改善效果，并且能进 一步减小3个相位补偿电容的静电电容的合计值，由此也能够实现抑制贯 通电流、提高转换速率及小尺寸化。
另外，以上对使第2电压緩冲器46的输入端连接于放大电路30 (60) 的输出端的结构进行了说明，但并不限定于此，也可使第2电压緩冲器46 的输入端连接于第1电压緩沖器的输出端。
另外，以上对将本发明应用于驱动LCD等显示设备(供给数据电压) 的放大电路的方式进4亍了i兌明，但是，不言而喻，只要是输出级;l作为推 挽电路进行动作的放大电路(运算放大器)，则不管其用途如何，都能应 用本发明。
权利要求
1、一种放大电路，包括放大部，具备输入放大级和输出级，设置在上述输出级上的第1放大元件及第2放大元件作为推挽电路来动作；第1缓冲器，其输入端连接于上述放大部的输出端，其输出端通过第1电容连接于上述第1放大元件的信号输入端，并且通过第2电容连接于上述第2放大元件的信号输入端；以及第2缓冲器，其输入端连接于上述放大部的输出端或上述第1缓冲器的输出端，其输出端至少通过第3电容连接于上述第1放大元件的信号输入端。
2、 根据权利要求1所述的放大电路，其特征在于，上述第l放大元件分别连接于电源端子及上i^L大部的输出端，在使 上i^L大部的输出电压增大时工作；上述第2放大元件分别连接于接地端 子及上g大部的输出端，在使上g大部的输出电压减小时工作。
3、 根据权利要求1所述的放大电路，其特征在于， 上M大部构成为作为电压跟随器来动作。
4、 根据权利要求1所述的放大电路，其特征在于，上述第l緩沖器，在上l故大部的输出电压处于电源电压以下且比接 地电压高第l规定电压的值以上的范围内时动作，是输出比上M大部的 输出电压低上述第l规定电压的电压的电压緩沖器，上述第2緩冲器，在上i^大部的输出电压处于比电源电压低第2规 定电压的值以下且接地电压以上的范围内时动作，是输出比上M大部的 输出电压高上述第2规定电压的电压的电压緩冲器。
5、 根据权利要求1~4任意一项所述的放大电路，其特征在于， 上述第1电容比上述第2电容及上述第3电容小。
6、 根据权利要求1 4任意一项所述的放大电路，其特征在于，上述第2緩沖器的输出端，还通过第4电容与上述第2放大元件的信 号输入端连接。
7、 根据权利要求6所述的放大电路，其特征在于，上述第1电容比上述第3电容小，上述第2电容比上述第4电容大。
全文摘要
本发明提供一种放大电路，其有效动作范围宽，能实现相位补偿用电容的小容量化，还可抑制贯通电流，在具备输入放大级(32)、和P型MOS晶体管(36)及N型MOS晶体管(38)作为推挽电路来动作的输出级(34)的放大电路(30)中，附加了输入端连接于放大电路(30)的输出端，输出端通过第1电容(52)连接于P型MOS晶体管(36)的栅极电极、并且通过第2相位补偿电容(54)连接于N型MOS晶体管(38)的栅极电极的第1缓冲器(40)；和输入端连接于放大电路(30)的输出端、输出端通过第3相位补偿电容(56)连接于P型MOS晶体管(36)的栅极电极、并且通过第4相位补偿电容(58)连接于N型MOS晶体管(38)的栅极电极的第2缓冲器(46)。
文档编号H03F3/45GK101447768SQ20081017327
公开日2009年6月3日 申请日期2008年10月31日 优先权日2007年11月30日
发明者宫本健一, 石井宏明 申请人:Oki半导体株式会社