电荷域滤波电路的制作方法

专利名称：电荷域滤波电路的制作方法
技术领域：
本发明涉及电荷域滤波电路。
背景技术：
互补型金属氧化物半导体(CMOS)工艺的微型化有这样的缺点使用 已知的电漆技术来实现RF电路以减小电源电压缩小了信号振幅的动态范 围，这是因为电压余量很小。另一方面，因为微型化提高了晶体管的截止 频率，所以适于如必须以精确的定时来进行的高速切换的操作。另一优点 是因为以高精度来进行平版印刷，所以可准确地指定电容器的电容比。
数字RF技术是解决对于RF电路来说由CMOS工艺的微型化产生 的缺点并将缺点转换成优点的技术.对于离散时间接收机(discrete time receiver, DTR)使用数字RT技术，该离散时间接收机(discrete time receiver, DTR)中的主要电路是电荷域滤波器。电荷域滤波器包含以指定 周期积蓄和释放电荷的电容器。在电荷域滤波电路中，滤波器仅由跨导和 开关配置而成，因而能够对千兆赫兹波段的RF信号直接进行采样和滤波。
已提出可通过改变电荷域滤波器的时钟信号的频率和波形"吏得该电 荷域滤波器的滤波器特性可重新配置(参见R. Bagheri等人的《An 800MHz to 5GHz Software-Defined Radio Receiver in卯nm CMOS》， IEEE Int. Solid State Circuits Conf. Dig. Tech. Papers, Feb. 2006, pp. 480 ~ 481)。图20是示出由Bagheri等人提议的已知的具有可重新配置的 滤波器特性的电荷域滤波电路的说明图。图21A、 21B和21C是示出输入 到图20的电荷域滤波电路10中的时钟信号的波形的说明图。图21A、21B 和21C所示的时钟信号分别被输入到图20的电荷域滤波电路10中所示的各种开关。当相应的时钟信号(由开关旁边的字符指示)是"高"时，各 开关闭合。
图20所示的电荷域滤波电路10是能够将其抽样比(decimation ratio) 切换为2和3的SINC滤波器。图20所示的电荷域滤波电路10进行工作， 使得当输入图21B所示的时钟信号时抽样比成为2，而当输入图21C所 示的时钟信号时抽样比成为3。因而电荷域滤波电路10具有可重新配置 的滤波器特性。
下面说明电荷域滤波电路IO的操作。电荷域滤波电路IO中的四个电 容器以时间顺序积蓄和释放电荷。以电容器d为例，当时钟信号甲^变 为"高"时，电容器d的两端短路并使电荷重置。当时钟信号A变为"高" 时，从输入端子积蓄电荷。当时钟信号Id变为"高"时，电荷从电容器 d被释放到输出端子。
在抽样比为2的情况下，重复如下IM乍通过时钟信号&和K2同时 ^^放电容器d和C2的电荷，并通过时钟信号K3和Id同时釋，放电容器 C3和d的电荷。因此，如图21B所示，时钟信号IQ K4成为简单的矩 形波的重复。
另一方面，在抽样比为3的情况下，当时钟信号A变为"高"时，
通过时钟信号K" K3和K4同时释放电容器C2、 C3和d的电荷。当时钟 信号甲4变为"高"时，通过时钟信号Kp K2和K3同时释放电容器d、 Q和C3的电荷。当时钟信号甲3变为"高"时，通过时钟信号Kp K2和 K4同时释放电容器d、 C2和C4的电荷。当时钟信号甲2变为"高"时， 通过时钟信号Id、 K3和K4同时释放电容器d、 Cs和C4的电荷。因此，
如图21C所示，时钟信号~ K4成为具有长周期的不规则矩形波的重复。

发明内容
如图21C所示输入到电荷域滤波电路IO中的时钟信号具有与图21B 和21C中的信号完全不同的波形。特别地，图21C中的时钟信号具有更 长的周期。因此为了生成这种时钟信号，需要只读存储器(ROM)或如多级 移位寄存器的逻辑电路等。例如，在以千兆赫兹的量级来使时钟信号高速 工作的情况下，逻辑电路中消耗的电流的量的增加导致消耗的电力的量的 增加。进而，如果时钟信号的周期长，则信号中包含低频频镨，这容易造 成这样的问题时钟信号频镨混入到电荷域滤波器的通频带内，这在该电荷域滤波电路用于接收机中时妨碍接收。
本发明解决这些问题，并提供一种具有可重新配置的滤波器特性并能 够以低电力消耗来工作的、新颖且改进的电荷域滤波电路。
为了解决上述问题，根据本发明的实施例，提供了一种电荷域滤波电 路，包括第一信号输出部、第二信号输出部和加法部。第一信号输出部输 出以特定的时间间隔采样的第 一信号。第二信号输出部输出以与第 一信号 相同的时间间隔且在不同时间处釆样的第二信号。加法部将第 一信号和第 二信号加在一起并输出结果。第二信号输出部能够从多个时间中选择对第
二信号i^行采样的时间。
根据这一配置，第 一信号输出部输出以指定的时间间隔采样的第 一信 号，第二信号输出部输出以与第 一信号相同的时间间隔且在不同时间处釆 样的第二信号，而加法部将由第一信号输出部输出的第一信号和由第二信
号输出部输出的第二信号加在一起并输出结果。此外，第二信号输出部能 够从多个时间中选择对第二信号进行采样的时间。这使得有可能提供这样 的电荷域滤波电路其能够以低电力消耗来工作，且在该电荷域滤波电路 中，通it^多个时间中选"^对第二信号进行釆样的时间，可重新配置频率 特性。
该电荷域电路还可包括时钟信号生成部，其生成输入到第二信号输出 部的多个时钟信号。第二信号输出部能够通iti^择并输入由时钟信号生成 部生成的时钟信号中的一个，来选择对第二信号进行采样的时间。这使得 有可能提供这样的电荷域滤波电路其能够通过切换输入到第二信号输出 部的时钟信号，来选择对第二信号进行采样的时间，且因而能够通过切换 时钟信号来改变频率特性。
指定的时间间隔也可变化。通过改变进行采样的时间间隔，使得有可 能改变频率特性。
根据以上说明的本发明的实施例，可提供能够以低电力消耗来工作的 且频率特性可重新配置的、新颖且改进的电荷域滤波电路。


图1是示出根据本发明的第 一 实施例的电荷域滤波电路100的配置的 说明5图2是示出在图1中所示的电荷域滤波电路100中仅开关S3闭合的 情况下的标准化频率特性的说明图3是示出电荷域滤波电路100中的标准化频率特性的陷波位置的变 化的说明图4是示出在将根据本发明的第 一实施例的电荷域滤波电路100作为 实际电路而实施的情况下的电路的例子的说明图5是示出输入到图4所示的根据本发明的第 一实施例的电荷域滤波 电路IOO中的时钟信号的波形的说明图6是示出对输入到图4所示的根据本发明的第一实施例的电荷域滤 波电路100中的时钟信号进行选择的电路的说明图7是示出根据本发明的第二实施例的电荷域滤波电路200的配置的 说明图8是示出图7所示的电荷域滤波电路200的标准化频率特性的例子 的说明图9是示出图7所示的电荷域滤波电路200的标准化频率特性的另一 例子的说明图10是示出在将根据本发明的第二实施例的电荷域滤波电路200作 为实际电路而实现的情况下的电路的例子的说明图ll是示出输入到图IO所示的根据本发明的第二实施例的电荷域滤 波电路200中的时钟信号的波形的说明图12是示出根据本发明的第二实施例的电荷域滤波电路200的标准 化频率特性的说明图13是示出根据本发明的第三实施例的电荷域滤波电路300的配置 的i兌明图14是示出图13所示的电荷域滤波电路300的标准化频率特性的例 子的说明图15是示出图13所示的电荷域滤波电路300的标准化频率特性的另 一例子的说明图16是示出根据本发明的第四实施例的电荷域滤波电路400的配置 的说明图；图17是示出在将根据本发明的第四实施例的电荷域滤波电路400作 为实际电路而实现的情况下的电路的例子的说明图18是示出输入到图17所示的根据本发明的第四实施例的电荷域滤 波电路400中的时钟信号的波形的说明图19是示出根据本发明的第四实施例的电荷域滤波电路400的标准 化频率特性的说明图20是示出已知的具有可重新配置的滤波器特性的电荷域滤波电路 的i兌明图21A是示出输入到图20的电荷域滤波电路10中的时钟信号的波 形的说明图21B是示出输入到图20的电荷域滤波电路10中的时钟信号的波 形的说明图21C是示出输入到图20的电荷域滤波电路10中的时钟信号的波 形的说明图22是示出用于实现式2所示的转移函数的SINC滤波器的方框图 的i兌明图；以及
图23是示出图22所示的SINC滤波器的标准化频率特性的说明图。
具体实施例方式
以下将参照附图来详细说明本发明的优选实施例。注意，在本说明书 和附图中，具有基本上相同的功能和结构的结构要素被标以同 一附图标 记，并省略对这些结构要素的重复i兌明。
第一实施例
首先，说明根据本发明的第一实施例的电荷域滤波电路。图l是使用 方框图来说明根据本发明的第一实施例的电荷域滤波电路100的配置的 说明图。以下使用图1来说明根据本发明的第一实施例的电荷域滤波电路 100。
如图1所示，根据本发明的第一实施例的电荷域滤波电路100是有限 脉冲响应(FIR)滤波器的例子，并被配置成包含延迟寄存器110a、 110b、 110c、 110d、 110e、 110f、开关S1、 S2、 S3、 S4、 S5、乘法器120a、 120b和加法器130。
从连续时间信号以采样间隔T采样的离散时间信号被从输入端子IN 输入到电荷域滤波电路100。将采样频率表示为fs(l/T)。延迟寄存器U0a、 110b、 110c、 110d、 110e、 110f各自>^输入信号进行采样的时间^1迟 时间T后再输出釆样的输入信号。将延迟寄存器110a的输出输入到乘法 器120a。如后面说明的那样，仅选择来自延迟寄存器110b~110f的输出 中的一个，并将其输入到乘法器120b。注意，采样间隔T是可随意设定 的可变值。还可为了得到期望的频率特性改变采样间隔T。
仅开关S1、 S2、 S3、 S4、 S5中的一个被选择为改变成闭合状态。通 过仅选择开关S1、 S2、 S3、 S4、 S5中的一个以改变成闭合状态，使得有 可能仅选择延迟寄存器110b~110f的输出中的一个，以输出到乘法器 120b。
乘法器120a使M迟寄存器110a的输出减半并将其输出。乘法器 120b使M迟寄存器110b ~ 110f的所选的一个的输出减半并将其输出。 从乘法器120a、 120b的输出被输入到加法器130。来自乘法器120a、 120b 的输出输入加法器130，加法器130将两项输入加在一起并输出总和。
如图1所示配置的电荷域滤波电路100的转移函数由以下式1来表
示
式l<formula>formula see original document page 8</formula>(注意11=2， 3, 4， 5, 6。)
例如，在n=4的情况下，电荷域滤波电路100 i^仅开关S3闭合的 状态。这种情况下的标准化频率特性如图2所示。在图2所示的图形中， 以dB—H(f)指示的线表示仅开关S3闭合的状态中的标准化频率特性。如 图2戶f示，在n=4的情况下，可见在作为信号频率f除以采样频率fs的标 准化频率f/f;是0.167(l/6)和0.5的位置处形成陷波。
在使用SINC滤波器、且在标准化频率为1/6的位置处形成陷波的情 况下，需要如式2这样的转移函数。
式2在图22中示出了用于实现式2所示的转移函数的SINC滤波器的方 框图。在图23中示出了图22所示的SINC滤波器的标准化频率特性。将 图2的标准化频率特性与图23的标准化频率特性作比较，可看出在直到 标准化频率0.167的低频范围中，二者显示出相同的频率特性。然而，式 1和式2的比^明式2所示的SINC滤波器的转移函数需要将带有6 个不同延迟时间的6个样值加在一起，与此不同，式l所示的电荷域滤波 电路100的转移函数仅需要将2个样值加在一起。进而，在直到标准化频 率0.167的低频范围中，图1所示的电荷域滤波电路100具有这样的优点 可以以要素少于图22所示的SINC滤波器的配置而达到与图22所示的 SINC滤波器相同的频率特性。
此夕卜，图1所示的电荷域滤波电路IOO的标准化频率特性的陷波位置 对应于转移函数的零点，使得电荷域滤波电路100具有以下优点通过改 变式l的n值，即通过仅使开关S1 S5中的一个闭合，能够改变标准化 频率特性的陷波位置。图3是示出如何通过改变n值来改变电荷域滤波电 路IOO中的标准化频率特性的陷波位置的说明图。在图3中，dB_Hl(f) 表示当n=2时的特性，38_112(0表示当n=3时的特性，dB—H3(f)i示当 n=4时的特性，dB—H4(f)^^示当n=5时的特性，且dB—H5(f)表示当n=6 时的特性。如图3^f示，通过改变式l的n值，即通if仅4吏开关SI ~ S5 中的一个闭合，可改变标准化频率特性的陷波位置。
以上已说明了根据本发明的第一实施例的电荷域滤波电路100。接下 来说明根据本发明的第一实施例的电荷域滤波电路100的实现的例子。
图4是示出在将图1所示的根据本发明的第一实施例的电荷域滤波电 路100作为由开关和电容器配置而成的实际电路而实现的情况下的电路 的例子的说明图。以下参照图4来说明才艮据本发明的第一实施例的电荷域 滤波电路IOO的配置。
如图4所示，根据本发明的第一实施例的电荷域滤波电路100具有8 层配置，其中各层包括6个开关和2个电容器。通过按需要切换图4所示 的开关，使电荷反复从输入端子IN输入到电容器、并使电荷反复从电容 器释放到输出端子OUT。
图5是示出输入到图4所示的根据本发明的第一实施例的电荷域滤波电路IOO中的时钟信号的波形的说明图。在图5所示的时钟信号中，相邻 时钟信号的上升沿之间的间隔对应于上述采样间隔T。图5的时钟信号 (h-(J)8分别对应于图4的各开关的记号((Jh、小2、小3、小4、 (|)5、小6、小7、小8)。 当图5的时钟信号(Jh (J)8中的任一个变成"高"时，图4所示的与时钟信 号对应的开关闭合。例如，当时钟信号(h变成"高"时，图4的开关151a、 151b、 158c和158d闭合。因此，通过反复地使图5的时钟信号(^ ~小8成 为"高"和"低"，使得电荷积蓄在图4所示的各电容器中，并使得进行 信号采样。
图4中使用记号\|/以表示通过一个时钟信号闭合的开关。例如，\|/1{1((|)4， <|>5，小6，小7，小8)表示当时钟信号<|)4~(|)8中的任一个变成"高"时，开关151f 闭合，且\|/115((|)3)表示当时钟信号(h变成"高"时，开关151e闭合。进而，
Vi广V8a表示当相应位置所示的时钟信号变成"高"时变成闭合的开关。 例如，在当时钟信号小6变成"高"时开关151f闭合的情况下，当时钟信 号小7变成"高"时开关152f闭合，且当时钟信号(|)8变成"高"时开关153f 闭合。下文中以上说明适用于对于以记号\|/标识的所有开关。
图6是示出对输入到图4所示的根据本发明的第一实施例的电荷域滤 波电路IOO中的时钟信号进行选择的电路的说明图。如图6所示，用于将 时钟信号输入到电荷域滤波电路100中的各开关可由互补型金属氧化物 半导体(CMOS)传输门配置而成。通过由CMOS传输门来配置各开关， 使得有可能将所有开关调整至相同的延迟时间。图6中的电路被配置成使 得当开关S1 S5中的任一个闭合时，\|/13的一个时钟信号变成"高"、而 开关151f闭合。图6示出了开关S3闭合且时钟信号(|)6变成"高"的情况。
注意，图4所示的16个电容器优选地各具有相同的电容。对于图4 所示的根据本发明的第一实施例的电荷域滤波电路100中的各开关，也可 使用金属氧化物场效应晶体管(MOSFET)和CMOSFET中的一个。
图4所示的电荷域滤波电路100是对于输入和输出具有相同采样率的 滤波器，使得有可能通过切换所输入的时钟信号从而以5种不同的方式来 切换标准化频率特性的陷波位置。以上已说明了根据本发明的第一实施例 的电荷域滤波电路100的配置。接下来说明根据本发明的第 一实施例的电 荷域滤波电路100的工作。
首先关注电容器da、 Clb，当时钟信号([h变成"高"时，开关151a、 151b都闭合，使电容器da、 C化接地。因此释放电容器da、 C化中的残 留电荷，并^f吏电容器Cla、 C化重置。当时钟信号(|>2变成"高"时，开关151a、 151b都断开且开关151c、 151d都闭合，将电容器Cla、 C化连接至 输入端子IN，从而电荷积蓄在电容器da、 db中。
当时钟信号(h变成"高"时，开关151c、 151d都断开且开关151e闭 合，使得积蓄在电容器db中的电荷输出到输出端子OUT。进一步，当 时钟信号(|)4~(|>8中的任一个变成"高"时，开关151f闭合，使得积蓄在 电容器Cla中的电荷被输出到输出端子OUT。在该例中，当时钟信号小6 变成"高"时开关151f闭合，从而将积蓄在电容器Qa中的电荷输出到输 出端子OUT。
仅当时钟信号(|)6变成"高"时才闭合的开关是开关154e。当开关154e 闭合时，将电容器C4b中的电荷输出到输出端子OUT。当在与时钟信号 小6变成"高"时之前的1个采样周期等同的时间时钟信号(()5变成"高"时， 电荷积蓄在电容器C朴中。
在一个采样操作中，电荷积蓄在具有相同电容的2个电容器中，因而 对于电容器C4b来说的转移函数是z力2，对于电容器da来说的转移函数
是Z力2。因此，当时钟信号(|)6变成"高，，时，积蓄在电容器da中的电荷
和积蓄在电容器C4b中的电荷被同时输出到输出端子OUT，从而这种情 况等价于上述式1中n=4的情况。因而转移函数变成对于电容器Qb来说
的转移函数和对于电容器da来说的转移函数之和，如以下的式3所示。
式3
说这种情况等价于上述式1中n=4的情况等于^1说图1所示的电荷 域滤波电路100处在仅开关S3闭合的状态中。因此可见，图l所示的电 荷域滤波电路100可由图4所示的开关和电容器的电路配置来实现。
即使对于电容器C2a、 C2b等也以同样方式在每一采样周期中反复进
行电荷的积蓄和释放，因而对于输入和输出采样率相同。图4所示的电路 作为整个电路等价于在图1所示的电荷域滤波电路100中仅开关S3闭合 的状态。因此，在仅开关S3闭合的情况下，图4所示的电荷域滤波电路 100的标准化频率特性具有与图2所示的标准化频率特性相同的属性。
以上已说明了根据本发明的第一实施例的电荷域滤波电路100的操 作。如上所述，根据本发明的第一实施例，有可能通过仅将二个电荷加在一起而实现与必须将大量电荷加在一起的SINC滤波器等价的标准化频 率特性。进一步，可以通过控制时钟信号的输出而控制电荷的释放的定时， 这使得容易改变频率特性。此外，输入到电荷域滤波电路IOO中的时钟信 号是具有相同波形且似目位不同的短周期的时钟信号，因而容易生成时钟 信号，且即使当电路高速地工作时也可使消耗的电力的量保持为低。最后， 输入到电荷域滤波电路100中的时钟信号的波形是简单的、周期短的矩形 波，且时钟信号频镨中不含低频成分。因此，即使时钟信号频镨暂时混入 滤波器的通频带中，也容易去除。
第二实施例
在本发明的第一实施例中说明的电荷域滤波电路100通过将在不同 时间处釆样的二个信号合成并切换其中一个信号的采样定时，从而可改变 频率特性。在本发明的第二实施例中，将说明可通过合成在不同时间处采 样的三个信号来改变频率特性的电荷域滤波电路。
图7是使用方框图来说明根据本发明的第二实施例的电荷域滤波电 路200的配置的说明图。以下使用图7来说明根据本发明的第二实施例的 电荷域滤波电路200。
如图7所示，根据本发明的第二实施例的电荷域滤波电路200是FIR 滤波器的例子，并被配置成包含延迟寄存器210a、 210b、 210c、乘法器 220a、 220b、 220c和加法器230。
以与根据本发明的第一实施例的电荷域滤波电路100相同的方式，从 连续时间信号以采样间隔T进行釆样的离散时间信号被从输入端子IN输 入到电荷域滤波电路200。以相同的方式，将采样频率表示为fs(l/T)。延 迟寄存器210a^输入信号进行采样的时间fel迟时间T后再输出釆样 的输入信号。M迟寄存器210a输出的信号被输入到延迟寄存器210b 和乘法器220a。注意，采样间隔T是可随意设定的可变值。还可为了得 到所期望的频率特性而改变采样间隔T。
在延迟了时间nxT (T的n倍，其中n是1或更大的整数)后，延迟寄 存器210b输出^JEl迟寄存器210a输出的信号。即，M迟"^存器210b 输出的信号是从对信号进行采样的时间起延迟了 T(n+1)的信号。从延迟 寄存器210b输出的信号被输入到延迟寄存器210c和乘法器220b。在延 迟了另外的时间nxT后，延迟寄存器210c输出M迟寄存器210b输出 的信号。即，M迟寄存器210c输出的信号是从对信号进行采样的时间
12起延迟了 T(2n+1)的信号。从延迟寄存器210c输出的信号被输入到乘法 器220c。
乘法器220a将M迟寄存器210a输出的信号乘以1/(2+|01|)并输出结 果。以相同方式，乘法器220b将从延迟寄存器210b输出的信号乘以 a/(2+lal)并输出结果，而乘法器220c将M迟寄存器210c输出的信号乘 以1/(2+lal)并输出结果。加法器230将从乘法器220a、 220b、 220c输出 的信号加在一起并输出结果。
注意，将a的值作为绝对值来对待的原因是对ot可能得到负值。具体 地，通过使图7所示的电荷域滤波电路200差动化(differentiate)并将反相 信号输入到延迟寄存器210b，可使a的值为负值。
在这种情况下，a满足以下式4。
式4
a = -2cos(w(9)，其中"~~^~
此处，frel是在o^O的情况下，形成陷波的最低频率为1.0时的相对 频率。这就意味着图7所示的电荷域滤波电路200的转移函数如以下的式 5所示。
式5
z—1 + az—+ (2"+1)
响
2 + a
例如，在当n=l时设系数a为0的情况下，上述式5变成以下的式6。 式6
、7 2
在当n=l时设式5中系数a为0的情况下，被釆样频率fs标准化的 频率特性如图8所示。由图8的dB—H3(f)所示的线表示这种情况下的频 率特性。如图8所示，在当n=l时设系数a为0的情况下，可见在标准 化频率f/fs是0.25(1/4)处形成陷波。当系数a是0时来自乘法器220b的 输出也是0，这使得电荷域滤波电路200成为合成并输出二个信号的电荷 域滤波器。当合成并输出二个信号时，形成陷波位置的频率(陷波频率)限于采样频率的整数部分为1处的频率。
接下来，考虑将该陷波频率提高20%的情况。为了将陷波频率提高 20%，在式4中设frel的值为1.2而求得a(n的值为1不变)。这导致a 的值为0.618。当a的值为0.618时的电荷域滤波电路200的转移函数如 以下的式7所示。
式7
^ 、 ^ + 0.618z—("+" + f (2"+1) \ 7 2.618
在这种情况下，被采样频率fs标准化的频率特性如图9所示。由图9 的dB一H3(f)所示的线表示这种情况下的频率特性。可见，陷波频率的位 置(0,3)比图8高了 20%。
注意，从式4可知，对于oc可获得的值在从-2到2的范围内。在该范 围内改变a的值使得有可能使得在不被采样频率fs限定的情况下改变陷波 频率。
以上已说明了根据本发明的第二实施例的电荷域滤波电路200。接下 来说明根据本发明的第二实施例的电荷域滤波电路200的配置例子。
图10是示出在将图7所示的根据本发明的第二实施例的电荷域滤波 电路200作为由开关和电容器配置而成的实际电路而实施的情况下的电 路的例子的说明图。以下参照图IO来说明根据本发明的第二实施例的电 荷域滤波电路200的配置。
图10所示的电荷域滤波电路200是在图7所示的配置中设n的值为 1的情况下，由开关和电容器配置而成的实际电路这一形式的配置的例 子。如图IO所示，根据本发明的第二实施例的电荷域滤波电路200具有 6层配置，其中各层包括12个开关和4个电容器。通过按需要切换各个 开关，从而使电荷反复从输入端子IN输入到电容器，并使电荷反复从电 容器释放到输出端子OUT。
图ll是示出输入到图IO所示的根据本发明的第二实施例的电荷域滤 波电路200中的时钟信号的波形的说明图。在图ll所示的时钟信号中， 相邻时钟信号的上升沿之间的间隔对应于上述采样间隔T。图11的时钟 信号小广小6分别对应于图lO的各开关的记号O)h、 (h、 (h、小4、小5、小6)。以 与本发明的第一实施例相同的方式，当图11的时钟信号(K (I)6中的任一个变成"高"时，图IO所示的与时钟信号对应的开关闭合。因此，通过
反复地使图U的时钟信号(h (l)6成为"高"和"低"，使得电荷积蓄在图
IO所示的各电容器中，并使得进行信号采样。
在一些开关附近除了用于开关并与时钟信号对应的记号外，还置有字
母A和B。例如，开关251e的标记A+表示由控制逻辑A对时钟信号(lh 进行时钟门控。具体地，如果控制逻辑A是1，则根据时钟信号(h是高还 是低状态而使开关251e闭合和断开，如果控制逻辑A是O,则与时钟信 号(Jh是高还是低状态无关地使开关251e断开。
注意，对于图10所示的24个电容器，优选地对于所有垂直排列的电 容器具有相同的电容。例如，优选地所有电容器da、 C2a、 C3a、 C4a、 C5a、 C6a具有相同电容。而且，优选地对于各层中的c和d电容器，电容器Ck
和dd、电容器C2c和C2d、电容器C3c和C3d、电容器C4c和C化、电容器 Qc和Csd、以及电容器C6c和C6d分别具有相同电容。以第一层为例，上
述式5的a的值可通过由电容器de的电容对电容器Ch和C化的电^ii
行标准化来决定。
以与本发明第一实施例相同的方式，对于图IO所示的根据本发明的 第二实施例的电荷域滤波电路200的各开关，可使用MOSFET和 CMOSFET中的一种。
以与图4所示的根据本发明的第一实施例的电荷域滤波电路100相同 的方式，图10所示的电荷域滤波电路200是对输入和输出具有相同采样 率的滤波器。电荷域滤波电路200还能够根据电容器的电容和控制逻辑A、 B的状态来切换标准化频率特性的陷波位置。以上已说明了根据本发明的 第二实施例的电荷域滤波电路200的配置。接下来说明根据本发明的第二 实施例的电荷域滤波电路200的IMt。
首先关注电容器C2a、 C2b、 C2c、 C2d，当时钟信号()h变成"高"时， 开关252a、 252b、 252c、 252d都闭合，使电容器C2a、 C2b、 C2c、 C"接 地。因此释放电容器Qa、 C2b、 C2e、 C2d中的残留电荷，并使电容器C^、
C2b、 C2c、 C2d重置。
当时钟信号(()2变成"高"时，开关252a、 252b、 252c、 252d都断开 且开关252g、 252h都闭合，将电容器C2c、 C2d连接至输入端子IN，以致 电荷积蓄在电容器C2c、 Cm中。开关252e、 252f是否闭合由控制逻辑A、 B的状态决定。控制逻辑A、 B的状态还决定电荷是否积蓄在电容器Ch、
15C化中。为使说明容易理解，以控制逻辑A、 B都设为l来说明本例。在 控制逻辑A、 B都是l的情况下，当时钟信号(h变成"高"时，开关252e、
252f闭合，使电容器C2a、 C2b连接至输入端子IN，而电荷积蓄在电容器 Ca、 C2b中。
当时钟信号(h变成"高"时，开关252e、 252f、 252g、 252h都断开 且开关252k闭合,使得存储在电容器C2c中的电荷输出到输出端子OUT。 当时钟信号(|)3变成"高"时也闭合的其它开关是开关251i、 251j和2561。 因而，当时钟信号(h变成"高"时，存储在电容器da、 Clb、 C6d中的电 荷也输出到输出端子OUT。当在时钟信号(|)3之前的二个采样周期处时钟 信号f变成"高"时，存储在电容器Cla、 db中的电荷被积蓄。当在时 钟信号(|)3之前的3个采样周期处时钟信号(|)6变成"高"时，存储在电容器
C6d中的电荷被积蓄。
即使对于其它层中的电容器，也以同样方式在每一采样周期中反复进 行电荷的积蓄和释放，从而对于输入和输出采样率相同。
接下来，使用a来说明各层中的电容器的电容比。例如，电容器da 和db的电容总和与电容器Qe的电容t比可以是a:l。在这种情况下， 因为优选情况是电容器dc的电容和电容器dd的电斜目同，所以电容器 Cla和Clb的电容总和、电容器Cle的电容、电容器Cld的电容之比是a:l:l。 因此，如果电容器Ck的电容是l，则所有层中电容器的电容总计是2+a, 因而可用于上述式5的分母。
在已说明的n=l的情况下，式5的分子中的第一项代表从釆样时间 延迟1个周期，分子中的第二项代表延迟2个周期，而分子中的第三项代 M迟3个周期。因此，式5的分子中的第一项对应于存储在电容器Qc 中的电荷的输出，分子中的第二项对应于存储在电容器Cla和Clb中的电 荷，而分子中的第三项对应于存储在电容器Qd中的电荷的输出。因为电 容器da和db的电容总和与电容器C^(和电容器C6d)的电容之比是a:l， 所以各电荷可用于上述式5的分子。
因此可见，图10所示的电荷域滤波电路200满足式5，图7所示的 电荷域滤波电路200可由图IO所示的电路配置来实现。
注意，式5的a值由电容器Cu和db的电容总和与电容器Ck的电 容t比来决定。以简单的例子来阐述，假设对电容器Cla、 C化的电容进 行二进制加权，以使电容器da和电容器Ck的电容比是0.5:1且电容器C化和电容器Ck的电容比是l:l。设电容器de的电容是l，通过改变控 制逻辑A、 B的状态，电容器da和db的电容总和(即，式5的a值)可 设为0、 0.5、 l和丄5这4个值中的任一个。注意，还可通过使用可连续 地改变电容的可变电容器来取代电容器Ch和Clb，来连续地改变式5的 a值。通过4吏用可变电容器，偵」得有可能连续地改变标准化频率特性。
图12是示出在使a的值在0、0.5、 1和1.5这4个值中变化的情况下， 根据本发明的第二实施例的电荷域滤波电路200的标准化频率特性的说 明图。在图12中，dBJH0(f)表示当a的值是0时的标准化频率特性， dBJIl(f)表示当a的值是0.5时的标准化频率特性，dB一H2(f)表示当a的 值il时的标准化频率特性，dBJD①表示当a的值是1.5时的标准化频 率特性。如图12所示，通过改fa的值，有可能实现对于陷波频率具有 不同位置的标准化频率特性。
以上已说明了根据本发明的第二实施例的电荷域滤波电路200的操 作。注意，在本发明中，通过使电荷域滤波电路200差动化，可将反相信
号输入到从电容器Ch和C化到电容器C&和C6b这一系列电容器。通过将 反相信号输入到从电容器Ch和C化到电容器C&和C幼这一系列电容器，
可使得a的值为负值，从而有可能配置电荷域滤波电路200使得其满足式 5所示的转移函数。
如上述，根据本发明的第二实施例，通过切换电容器的电容来改变式 5中的a值，4吏得有可能在不是如第一实施例中那样将陷波频率的位置局 限于采样频率的整数部分为1处的频率的情况下来设定该陷波频率的位 置。进而，以与第一实施例相同的方式，输入到电荷域滤波电路200中的 时钟信号是具有相同波形且似目位不同的短周期的时钟信号，因而容易生 成时钟信号，且即使当电路高速地工作时也可使消耗的电力的量保持为 低。最后，输入到电荷域滤波电路200中的时钟信号的波形是简单的、周 期短的矩形波，且时钟信号频谦中不含低频成分。因此，即使时钟信号频 镨暂餘混入滤波器的通频带中，也容易去除。
第三实施例
在本发明的第二实施例中说明的电荷域滤波电路200可通过合成在 不同时间处采样的三个信号来改变频率特性。在本发明的第三实施例中， 将说明可通过合成在不同时间处采样的四个信号来改变频率特性的电荷 域滤波电路。图13是使用方框图来说明根据本发明的第三实施例的电荷域滤波电 路300的配置的说明图。以下4吏用图13来说明根据本发明的第三实施例 的电荷域滤波电路300。
如图13所示，根据本发明的第三实施例的电荷域滤波电路300是FIR 滤波器的例子，并被配置为包含延迟寄存器310a、 310b、 310c、 310d、 乘法器320a、 320b、 320c、 320d和加法器330。
与根据本发明的第一实施例的电荷域滤波电路100和根据本发明的 笫二实施例的电荷域滤波电路200相同的方式，对连续时间信号以釆样间 隔T进行采样的离散时间信号被从输入端子IN输入到电荷域滤波电路 300。以相同方式，将采样频率表达为fs(l/T)。延迟寄存器310a M输入 信号进行采样的时间起延迟时间T后再输出采样的输入信号。从延迟寄 存器310a输出的信号被输入到延迟寄存器310b和乘法器320a。注意， 采样间隔T是可随意设定的可变值，还可为了得到所期望的频率特性而 改变采样间隔T。
在延迟了时间nxT (T的n倍，其中n是1或更大的整数)后，延迟寄 存器310b输出M迟寄存器310a输出的信号。即，vMJ^迟寄存器310b 输出的信号是从对信号进行采样的时间起延迟了 T(n+1)的信号。M迟 寄存器310b输出的信号被输入到延迟寄存器310c和乘法器320b。
在延迟了另外的时间T后，延迟寄存器310c输出M迟寄存器310b 输出的信号。即，M迟寄存器310c输出的信号是M信号进行采样的 时间起延迟了 T(n+2)的信号。vMJ^迟寄存器310c输出的信号被输入到延 迟寄存器310d和乘法器320c。在延迟了时间nxT后，延迟寄存器310d 输出从延迟寄存器310c输出的信号。即，M迟寄存器310d输出的信号 是从对信号进行采样的时间起延迟了 T(2n+2)的信号。M迟寄存器310d 输出的信号被输入到乘法器320d。
乘法器320a将M迟寄存器310a输出的信号乘以1/(2+l2a!)并输出 结果。以相同方式，乘法器320b将从延迟寄存器310b输出的信号乘以 a/(2+l2al)并输出结果，而乘法器320c也将>^迟寄存器310c输出的信号 乘以a/(2+l2al)并输出结果。乘法器320d将M迟寄存器310d输出的信 号乘以1/(2+l2al)并输出结果。加法器330将从乘法器320a、 320b、 320c、 320d输出的信号加在一起并输出结果。
注意，与第二实施例的方式相同，将a的值作为绝对值来对待的原因是对a可得到负值。具体地，可通过使电路差动化并将反相信号输入到延 迟寄存器310b、 310d，使a的值为负值。
在这种情况下，a满足以下式8。
式8
<formula>formula see original document page 19</formula>
其中 2(2W + 1)
"1
此处，frel是在o^0的情况下、令形成陷波的最低频率为l.O时的相 对频率。这就意味着图13所示的电荷域滤波电路300的转移函数如以下 的式9所示。
式9<formula>formula see original document page 19</formula>
例如，在当n=l时设系数a为0的情况下，上述式9变成以下的式
<formula>formula see original document page 19</formula>
在这种情况下，被采样频率fs标准化的频率特性如图14所示。在图 14所示的图形中由dB—H4(f)所示的线表示当n=l时设系数a为0的情况 下、被采样频率fs标准—化的频率特性。如图14所示，在当11=1时设系数 a为0的情况下，可见在标准化频率f/fs是0.167(l/6)处形成陷波。当系数 a是0时乘法器320b、 320c的输出也是0，这使得电荷域滤波电路300 成为合成并输出二个信号的电荷域滤波器。当合成并输出二个信号时，形 成陷波位置处的频率(陷波频率)局限于采样频率的整数部分为1处的频 率。
接下来，考虑将该陷波频率提高20%的情况。为了将陷波频率提高 20%,在式8中设frel的值为1.2而求得a(n的值为1不变)。这导致a2008 的电荷域滤波电路300的转移函数如 以下的式ll所示。
式ll
、 z—1 +0.382z_("+1)十0.382z—("+2) +z—(2"+2)
在这种情况下，被釆样频率fs标准化的频率特性如图15所示。在图 15所示的图形中，由dBJI4(f)所示的线表示这种情况下的标准化频率特 性。可看出陷波频率的位i(0.2)比图14高了 20%。
以上已说明了根据本发明的第三实施例的电荷域滤波电路300。
如上述，根据本发明的第三实施例的电荷域滤波电路300，可通过合 成在不同时间处采样的四个信号并改变采样时间以使a的值变化，来改变 电荷域滤波电路300的频率特性。
第四实施例
接下来，说明根据本发明的第四实施例的电荷域滤波电路。以下说明 的本发明的第四实施例通过将本发明的第二实施例所示的电荷域滤波电 路的二个组^来改变频率特性。
图16是示出根据本发明的第四实施例的电荷域滤波电路400的说明 图。图17是示出在将图16所示的根据本发明的第四实施例的电荷域滤波 电路400作为实际电路而实施的情况下的电路的例子的说明图。以下参照 图16和17来"^兌明电荷域滤波电路400的配置。
如图16所示，作为本发明的第四实施例的例子的电荷域滤波电路400 被配置成包含延迟寄存器410a、 410b、 410c、 410d、 410e、乘法器420a、 420b、 440a、 440b和加法器430a、 430b。
与上述第一 ~第三实施例相同的方式，对连续时间信号以采样间隔T 进行采样的离散时间信号被从输入端子IN输入到图16所示的电荷域滤波 电路400。将采样频率表示为fs(l/T)。延迟寄存器410a、 410b、 410c、 410d、 410e各自延迟时间T后输出所输入的信号。注意，采样间隔T是可随意 设定的可变值。还可为了得到所期望的频率特性改变采样间隔T。
乘法器420a、 420b各自将M迟寄存器410c输出的信号乘以系数a 并输出结果。加法器430a将延迟寄存器410a、乘法器420a和延迟寄存 器410e的输出加在一起并输出结果。以相同方式，加法器430b将延迟寄存器410b、乘法器420b和延迟寄存器410d的输出加在一起并输出结果。 乘法器440a、 440b分别将从加法器430a、 430b输出的信号乘以l/(2+|a|) 并输出结果。
通过将开关S1、 S2切换至闭合和断开，在将n的值设为l和2的情 况下，可使图16所示的电荷域滤波电路400对应于图7所示的根据本发 明的第二实施例的电荷域滤波电路200 。
图17是示出在将图16所示的根据本发明的第四实施例的电荷域滤波 电路400作为由开关和电容器配置而成的实际电路而实施的情况下的电 路的例子的说明图。如图17所示，根据本发明的第四实施例的电荷域滤 波电路400具有8层配置，其中各层由12个开关和4个电容器的组配置 而成。通过按需要切换各个开关，使电荷反复从输入端子IN输入到电容 器，并使电荷反复从电容器释放到输出端子OUT。
图18是示出输入到图17所示的根据本发明的第四实施例的电荷域滤 波电路400中的时钟信号的波形的说明图。在图18所示的时钟信号中， 相邻时钟信号的上升沿之间的间隔对应于上述釆样间隔T。图18的时钟 信号(K (()8分别对应于图17的各开关的记号((lh、小2、 (h、 *4、如小6、 <h、 小8)。当图18的时钟信号(K (I)8中的任一个变成"高"时，图17所示的与 时钟信号对应的开关闭合。因此，通过反复地使图18的时钟信号(h-(1)8 成为"高"和"低"，使得电荷积蓄在图17所示的各电容器中，并使得进 行信号采样。
在一些开关附近除了用于开关并与时钟信号对应的记号外，还置有字 母A和B。例如，开关451e的标记A+表示由控制逻辑A对时钟信号(lh 进行时钟门控。具体地，如果控制逻辑A是1，则根据时钟信号(h是高还 是低状态而使开关451e闭合和断开，如果控制逻辑A是O，则与时钟信 号(h是高还是低状态无关地使开关451e断开。
图17中使用记号\|/来表示通过一个时钟信号闭合的开关。例如， Vic(小3， (h)表示当时钟信号小2、伞3中的任一个变成"高"时，开关451k
闭合。进而，~ We和Vld ~ V8d表示当相应位置所示的时钟信号变成"高"
时闭合的开关。例如，在当时钟信号(|)3变成"高"时开关451k闭合的情 况下，当时钟信号小5变成"高"时开关4511闭合，当时钟信号小4变成"高" 时开关452k闭合，而当时钟信号小6变成"高"时开关4521闭合。在下文 中以上适用于标有记号vj/的所有开关。注意，对于标有记号\|/的开关，响应于各时钟信号的闭合和断开对应
于图16所示的开关S1、 S2的闭合和断开。因此，通过选择开关所对应的 时钟信号，将n的值设为1和设为2的情况每个都可被选择。
对于图17所示的32个电容器，与图IO所示的才艮据本发明的第二实 施例的电荷域滤波电路200相同的方式，优选地所有垂直排列的电容器具 有相同电容。例如，优选地所有电容器Cla、 C2a、 C3a、 C4a、 C5a、 C6a、 C7a、 Csa具有相同电容。而且，还优选地对于各层中的c和d电容器，与 图10所示的根据本发明的第二实施例的电荷域滤波电路200相同的方式，
电容器Ck和dd、电容器C2e和C2d、电容器C3c和C3d、电容器C4c和 C4d、电容器Csc和Csd、以及电容器C&和C6d、电容C7c和C7d、 Csc和
Csd具有相同电容。以第一层为例，上述式5的a的值可通过由电容器dc
的电容对电容器Ch和db的电容进行标准化来决定。
对于图17所示的根据本发明的第四实施例的电荷域滤波电路400的 各开关，可4吏用MOSFET和CMOSFET中的一种。
图17所示的电荷域滤波电路400是对于输入和输出具有相同釆样率 的滤波器，这使得有可能以8种方式来切换标准化频率特性的陷波位置。 以上已说明了根据本发明的第四实施例的电荷域滤波电路400的配置。接 下来说明根据本发明的第四实施例的电荷域滤波电路400的操作。
首先关注电容器C2a、 C2b、 C2c、 C2d，当时钟信号(h变成"高"时， 开关452a、 452b、 452c、 452d都闭合，4吏电容器C2a、 C2b、 C2c、 Cm接
地。因此释放电容器C2a、 C2b、 C2c、 C2d中的残留电荷，并使电容器C2a、 C2b、 C之c、 重置。
当时钟信号(h变成"高"时，开关452a、 452b、 452c、 452d都断开， 且开关452g、 452h都闭合，将电容器C2e、 C2d连接至输入端子IN，以致 电荷积蓄在电容器C2c、 Cm中。开关452e、 452f是否闭合由控制逻辑A、 B的状态来决定。控制逻辑A、 B的状态还决定电荷是否积蓄在电容器 C2a、 C2b + 。为使说明容易理解，以控制逻辑A、 B都设为l来说明本例。 在控制逻辑A、 B都是1的情况下，当时钟信号(h变成"高"时，开关 452e、 452f闭合，使电容器C2a、 <:21)连接至输入端子IN,而电荷积蓄在 电容器Ch、 C化中。
当时钟信号小3或(|)4中的一个变成"高"时，开关452e、 452f、 452g、 452h都断开且开关452k闭合，使得存储在电容器C2c中的电荷被输出到输出端子OUT。为了进行该说明，假设当时钟信号小4变成"高，，时，开 关452k闭合，且存储在电容器C2c中的电荷被输出到输出端子OUT。也 就是说，将说明与在图7的电荷域滤波电路200中n=l的情况相对应的情 况。
在这种情况下，当时钟信号(|)4变成"高"时闭合的其它开关是开关 451i、 451j、 4581。因而，当时钟信号(|)4变成"高"时，存储在电容器da、 Clb、 C8d中的电荷也^L输出到输出端子OUT。当在时钟信号小4之前的3 个采样周期处时钟信号(h变成"高"时，存储在电容器Cla、 C化中的电 荷被积蓄。当在时钟信号小4之前的4个采样周期处时钟信号(|)8变成"高" 时，存储在电容器Csd中的电荷被积蓄。
即使对于其它层中的电容器，也以同样方式在每一采样周期中反复进 行电荷的积蓄和释放，因而对于输入和输出采样率相同。
接下来，使用a来说明各层中的电容器的电容比。例如，电容器da 和db的电容总和与电容器Ck的电容之比可以是a:l。在这种情况下， 因为优选地电容器dc的电容和电容器dd的电斜目同，所以电容器Cla 和db的电容总和、电容器de的电容、电容器dd的电容t比是a:l:l。 因此，如果电容器Ck的电容是l，则所有层中电容器的电容总计是2+a， 因而可用于上述式5的介學。
在已说明的n=l的情况下，式5的分子中的第一项代表从采样时间 延迟1个周期，分子中的第二项代表延迟2个周期，而分子中的第三项代 M迟3个周期。因此，式5的分子中的第一项对应于存储在电容器C2c 中的电荷的输出，分子中的第二项对应于存储在电容器Cla和Clb中的电 荷，而分子中的第三项对应于存储在电容器Csd中的电荷的输出。因为电 容器Ch和db的电容总和与电容器C&(和电容器Csd)的电容之比是a:l， 所以各电荷可用于上述式5的分子。转移函数如式12所示。
式12
剛=——
注意，在式12中，与在式5中以l代入n时相比，所有采样时间延 迟了 l个周期，但因为对于所有釆样时间延迟都是l个周期，所以对于频 率特性绝无影响。
23以上已说明了 n-l的情况。接下来，对于以下情况说明同类^Mt, 该情况为当另一时钟信号(h变成"高"时，开关452k闭合，且存储在电 容器C2c中的电荷被输出到输出端子OUT，也即与在图7的电荷域滤波 电路200中n=2的情况相对应的情况。
当时钟信号(h变成"高"时闭合的其它开关是开关458i、 458j、 4561。
因而，当时钟信号(|)3变成"高"时，存储在电容器Csa、 C8b、 C6d中的电
荷也被输出到输出端子OUT。当在时钟信号小3之前的3个采样周期处时 钟信号(|)8变成"高"时，存储在电容器C8a、 Qb中的电荷被积蓄。当在 时钟信号<|)3之前的5个采样周期处时钟信号(|)6变成"高"时，存储在电容
器C6d中的电荷被积蓄。
接下来，使用a来说明各层中的电容器的电容比。例如，电容器C^ 和db的电容总和与电容器Ck的电容之比可以是a:l。在这种情况下， 因为优选地电容器Ck的电容和电容器dd的电斜目同，所以电容器Cla 和C化的电容总和、电容器dc的电容、电容器dd的电容之比是a:l:l。 因此，如果电容器Ck的电容是l，则所有层中电容器的电容总计是2+a， 因而以与n=l的情况相同的方式可用于上述式5的分母。
在已说明的n=2的情况下，式5的分子中的第一项代表从采样时间 延迟l个周期，分子中的第二项代表延迟3个周期，而分子中的第三项代 表延迟5个周期。因此，式5的分子中的第一项对应于存储在电容器C2c 中的电荷的输出，分子中的第二项对应于存储在电容器C8a和C8b中的电
荷，而分子中的第三项对应于存储在电容器C6d中的电荷的输出。因为电
容器Qa和C幼的电容总和与电容器Qe(和电容器C6d)的电备t比是a:l， 所以各电荷可用于上述式5的分子。转移函数如式13所示。
式13
<formula>formula see original document page 24</formula>
以上已说明了 11=2的情况。于是可见，图17所示的根据本发明的第 四实施例的电荷域滤波电路400可用来配置图16所示的电荷域滤波电路 400。
注意，以与式5的a值相同的方式，式12和式13中的a值由电容 器Qa和db的电容总和与电容器de的电容之比来决定。以简单的例子
来阐述，假设对电容器da、 db的电容进行二进制加权，以使电容器Ch且电容器Clb和电容器Cle的电容比是1:1 。 设电容器Ck的电容是1，通过改变控制逻辑A、 B的状态，电容器Ch 和db的电容总和(即，式12和式13的a值)可设为0、 0.5、 1和1.5这4 个值中的任一个。注意，通过使用可连续地改变电容的可变电容器，而不 是电容器da和db，还可连续地改变式12和式13的a值。使用可变电 容器使得有可能连续地改变标准化频率特性。
在当n-l时将a的值"&为0、 0.5、 1和1.5这一情况下的标准化频率 特性与在图12所示的根据本发明的第二实施例的电荷域滤波电路200中 将a的值i殳为O、 0.5、 1和1.5这四个值的情况下的标准化频率特性具有 相同特性。图19是示出根据本发明的第四实施例的电荷域滤波电路400 在使a的值在O、 0.5、 1和1,5这4个值中变化的情况下的标准化频率特 性的说明图。在图19中，dB—H4(f)表示当a的值是O时的标准化频率特 性，dB—H5(f)表示当01的值;|70.5时的标准化频率特性，dB—H6(f)表示当 a的值i 1时的标准化频率特性，dB一H7(f)表示当a的值是1.5时的标准 化频率特性。如图19所示，通过改f a的值，有可能实现对于陷波频率 具有不同位置的标准化频率特性。此外，通过改变n的值，从而改变滤波 器的阶数并大幅改变陷波频率。
以上已说明了根据本发明的第四实施例的电荷域滤波电路400的操 作。注意，在本发明中，通过使电荷域滤波电路400差动化，可将^jt目信 号输入到从电容器Cla和Clb到电容器C8a和C8b这一系列电容器。通过将
>^相信号输入到从电容器da和db到电容器Cm和Csb这一系列电容器，
可使得a的值为负值，从而有可能配置电荷域滤波电路400使得其满足式 12和式13所示的转移函数。
如上述，根据本发明的第四实施例的电荷域滤波电路400,通过切换 电容器的电容来改变式12和式13中的a值使得有可能在不如本发明的第 一实施例中那样被限制到采样频率的整数部分为1处的频率的情况下来 设定陷波频率的位置。进而，以与本发明的第一实施例相同的方式，输入 到电荷域滤波电路400中的时钟信号是具有相同的波形且似目位不同的 短周期的时钟信号，因而容易生成时钟信号，且即使当电路高速地工作时 也可使消耗的电力的量保持为低。最后，输入到电荷域滤波电路400中的 时钟信号的波形是简单的、周期短的矩形波，且时钟信号频镨中不含低频 成分。因此，即使时钟信号频镨暂时混入滤波器的通频带中，也容易去除。
本领域中的普通技术人员应当理解根据设计需求和其它因素，可出现各种修改、组合、子组合和变形，它们都落入权利要求书或其等同物的 范围内。
权利要求
1. 一种电荷域电路，包括第一信号输出部，其输出以指定的时间间隔采样的第一信号；第二信号输出部，其输出以与所述第一信号相同的时间间隔且在不同时间处采样的第二信号；以及加法部，其将所述第一信号和所述第二信号加在一起并输出结果，其中所述第二信号输出部能够从多个时间中选择对所述第二信号进行采样的时间。
2. 根据权利要求l所述的电荷域电路，进一步包括 时钟信号生成部，其生成输入到所述第二信号输出部的多个时钟信号，其中所述第二信号输出部能够通过选择并输入由所述时钟信号生成 部生成的所述时钟信号，来选择对所述第二信号进行采样的时间。
3. 根据权利要求l所述的电荷域电路， 其中指定的时间间隔可变化。
全文摘要
一种电荷域滤波电路，该电路包括第一信号输出部、第二信号输出部和加法部。第一信号输出部输出以特定的时间间隔采样的第一信号。第二信号输出部输出以与第一信号相同的时间间隔且在不同时间处采样的第二信号。加法部将第一信号和第二信号加在一起并输出结果。第二信号输出部能够从多个时间中选择对第二信号进行采样的时间。
文档编号H03H7/12GK101447773SQ200810177699
公开日2009年6月3日 申请日期2008年11月24日 优先权日2007年11月26日
发明者吉泽淳, 饭田幸生 申请人:索尼株式会社