专利名称：使用自旋转移力矩磁阻装置的软件可编程逻辑的制作方法
技术领域：
本发明实施例涉及可编程逻辑阵列(PLA)或现场可编程门阵列(FPGA)。更 特定来说，本发明实施例涉及使用自旋转移力矩磁阻随机存取存储器(STT-MRAM) 技术的PLA、 FPGA或软件可编程逻辑。
背景技术：
现场可编程门阵列是半导体装置，其包含称作"逻辑区块"的可编程逻辑组件及 可编程互连。可对逻辑区块进行编程以执行例如"与"及"异或"等基本逻辑门的功 能或例如解码器或简单的数学函数的较复杂的组合功能。在大多数FPGA中，逻辑区 块还包含存储器元件，其可以是简单的触发器或是较完整的存储器区块。可编程互连 的层级允许逻辑区块按系统设计者的需要互连。在制造完FPGA后，系统设计者可使 用编程来实施许多不同逻辑功能，由此使所述装置成为"现场可编程的"。
PLA类似于FPGA，其不同之处在于PLA在集成电路制作级处通过一个或两个掩 模的改变而被修改或"编程"。如在美国专利5,959,465中所描述，具有快闪EPROM 存储器元件的PLA通常由两个逻辑平面组成，即输入平面及输出平面。每一平面均接 收施加到所述逻辑平面内的晶体管的栅极端子的输入且提供输出到输出节点。到输入 平面的输入是到PLA的输入。输入平面的输出是中间节点。到输出平面的输入连接到 中间节点。输出平面的输出是PLA的输出。所述输入平面可提供"与"功能，而所述 输出平面可提供"或"功能。另一选择是，两个平面均可提供"或非"功能。所述功 能由所使用的晶体管的类型及连接性以及施加到其栅极的信号来定义。NOR-NOR配 置具有特定优点，即其是实施于CMOS逻辑中的最简单配置。"或非"级具有等于并 联连接的输入的数目的多个晶体管。添加用于容纳其它输入的其它并联晶体管不影响 所述级的运行速度。美国专利6,876,228描述具有磁性存储元件或称作磁阻随机存取存储器(MRAM) 的存储器单元的FPGA。将连接信息写入所述磁性存储元件。将所述连接信息串行输 入到移位寄存器中并存储于其中，所述移位寄存器对应于所述磁性存储元件。当电力 连通时，存储在磁性存储元件中的连接信息由锁存元件锁存，且输出到切换电路以互 连FPGA的逻辑区块。
磁阻随机存取存储器(MRAM)是具有可与易失性存储器匹敌的响应(读取/写 入)时间的非易失性存储器技术。与将数据存储为电荷或电流的常规RAM技术相比， MRAM使用磁性元件。如图1A及1B中所图解说明，磁性隧道结(MTJ)存储元件 105可由通过绝缘(隧道势垒)层20分离的两个磁性层10及30形成，所述磁性层中 的每一者均可保持磁场。将两个层中的一者(例如，固定层IO)设定为特定极性。另 一层(例如，自由层30)的极性32自由地改变以匹配可施加的外部场的极性。自由 层30的极性32的改变将改变MTJ存储元件105的电阻。例如，当极性对准时，出现 低电阻状态(图1A)。当极性不对准时，就会出现高电阻状态(图1B)。已简化对 MTJ 105的图解说明且所属领域的技术人员将了解，如此项技术中已知，所图解说明 的每一层可包括一个或一个以上材料层。
发明内容
本发明的实例性实施例是针对用于使用自旋转移力矩磁阻技术的软件可编程逻 辑的系统、电路和方法。
本发明的实施例可包含可编程逻辑阵列，其包括布置在阵列中的多个自旋转移
力矩磁性隧道结(MTJ)装置；及耦合到对应MTJ装置以改变每一 MTJ装置的自由 层的极性的多个可编程源；其中第一组所述MTJ装置被布置成输入平面，其中第二组 所述MTJ装置被布置成输出平面，且其中所述输入平面及所述输出平面组合以基于每 一 MTJ装置的自由层的相对极性形成逻辑功能。
另一实施例可包含一种用于在阵列中实施逻辑的方法，其包括将布置在阵列中 的多个自旋转移力矩磁性隧道结(MTJ)装置中的每一者编程为高电阻状态或者低电 阻状态，其中通过耦合到选定MTJ装置的自由层侧的第一可编程源及耦合到所述选定 MTJ装置的固定层侧的可编程源来对每一 MTJ装置进行编程；将第一组所述MTJ装 置布置成输入平面的列及行；将第二组所述MTJ装置布置成输出平面中的至少一个 歹ij;其中每一行的输出均耦合到所述至少一个列中的所述MTJ装置；及基于每一MTJ 装置的相对电阻确定逻辑功能。
呈现附图以帮助说明本发明的实施例且提供所述附图仅用于图解说明所述实施 例而非限制所述实施例。图1A及1B是磁性隧道结(MTJ)存储元件及其相关状态的图解说明。 图1C及1D是自旋转移力矩磁阻随机存取存储器(STT-MRAM)位单元的图解 说明。
图2是使用自旋转移力矩磁阻技术的具有"与"输入平面及"或"输出平面的软
件可编程逻辑的图解说明。
图3A是具有"或非"输入平面及"或非"输出平面的软件可编程逻辑的图解说明。
图3B是在门层级实施NOR-NOR可编程逻辑的图解说明。 图4A是图3中使用自旋转移力矩磁阻技术的阵列的行的示意性图解说明。 图4B是图4A的示意图的等效电路的图解说明。 图5是对逻辑阵列中的个别存储器单元进行编程的图解说明。 图6A图解说明使用自旋转移力矩磁阻技术的可编程及可重新配置逻辑阵列的输 入电路的实例。
图6B图解说明图6A的电路中所使用的可切换电源的实例。 图7是图解说明用于"与"配置的信号的各种电压电平的图表。
具体实施例方式
本发明的实施例的各个方面揭示于以下说明及针对本发明具体实施例的相关图 式中。可在不背离本发明范围的前提下设计替代实施例。另外，将不详细描述或将省 略本发明中众所周知的元件，以便不遮掩本发明实施例的相关细节。
本文所用措词"实例性"意指"用作实例、事例或示例"。本文所述任一 "实例 性"实施例未必解释为优选或优于其它实施例。同样，术语"本发明实施例"并不要 求本发明的所有实施例均包含所论述的特征、优点或操作模式。
本发明的实施例使用自旋转移力矩磁阻随机存取存储器(STT-MRAM)元件来形 成逻辑阵列的一部分。STT-MRAM使用在穿过薄膜(自旋滤波器)时被自旋极化的电 子。STT-MRAM也称作自旋转移力矩RAM (STT-RAM)、自旋力矩转移磁化切换 RAM (自旋-RAM)及自旋动量转移(SMT-RAM)。在写入操作期间，经自旋极化的 电子对自由层施加力矩，此可切换自由层的极性。读取操作类似于常规MRAM，即使 用电流来检测MTJ存储元件的电阻/逻辑状态，如上文所论述。
现在参考图1C，其图解说明STT-MRAM位单元100的实例以帮助解释对MTJ105 进行编程。STT-MRAM位单元100包含MTJ 105、晶体管110、位线120及字线130。 对于读取及写入操作两者，晶体管110是接通的以允许电流流过MTJ 105，以使得可 读取或写入逻辑状态。STT-MRAM中的MTJ 105的逻辑状态是电写入的，此与常规 MRAM中的磁性写入不同。
参考图1D，其图解说明STT-MRAM单元101的更详细示图以供进一步论述读取
7/写入操作。除了先前所论述的例如MTJ 105、晶体管110、位线120及字线130的元件之外，还图解说明了源极线140、感测放大器150、读取/写入电路160及位线参考170。与MRAM不同，在STT-MRAM中写入操作是与电相关的。读取/写入电路160在位线120与源极线140之间产生写入电压。取决于位线120与源极线140之间的电压的极性，可改变MTJ 105的自由层的极性且因此可将逻辑状态写入单元101。同样地，在读取操作期间，产生读取电流，其在位线120与源极线140之间穿过MTJ 105流动。当允许电流经由晶体管IIO流动时，可基于位线120与源极线140之间的电压差确定MTJ105的电阻(逻辑状态)，将所述电压差与参考170作比较且然后由感测放大器150放大。存储器单元101的操作及构造为此项技术中己知。例如，在M.细见(M. Hosomi)等人的具有自旋转移力矩磁阻磁化切换的新颖非易失性存储器自旋-RAM (IEDM会议(2005)的学报)中(其以全文引用方式并入本文中)提供额外的细节。
除其它方面，本发明实施例还利用上文论述的STT技术的低功率、静态存储器及电读取/写入特征。本发明的实施例提供许多特征，包含可扩展硬件；通过工艺产生实现的可縮放性；可重新配置性；无初始化；低无载泄露及状态/程序保留；小尺寸及高速度。
例如，图2中所图解说明的实施方案允许实现从个别存储器及逻辑组件获得的复杂功能。如图2中所图解说明，可使用与CMOS门串接的MTJ(例如，210)STT-MRAM单元并切换供应源以允许可写入及可读取"与"(220)及"或"(240)平面来实现软件可编程功能产生。"与"及"或"平面拓扑促进全逻辑构造。例如，如所图解说明，可实现功能FO_B = XO_B + X1_B (其中—B表示给定逻辑信号的补数)。输出FO—B(250)从耦合在"与"平面220中的个别MTJ 210存储元件接收信号，所述"与"平面220通过多路复用器驱动器230及MTJ 210存储元件耦合到"或"平面240。"与"平面220可包含耦合到个别MTJ存储元件210的一个或一个以上"与"位线222。多个"与"位线222可组合以形成任意位大小的字。同样，"或"平面240可包含耦合到MTJ存储元件210的一个或一个以上"或"位线242且多个"或"位线242可组合以形成任意位大小的字。在以下章节中将更详细地提供所述拓扑及实例性配置的更详细说明。
图3A图解说明NOR-NOR PLA结构300A的简化示图。所图解说明的结构可执行功能FO = Hm+H7^ 。另夕卜，在图3B中提供以逻辑门300B来等效表示PLA逻辑。NOR-NOR配置允许实现"与"及"或"操作两者。例如，所图解说明的功能还执行F0-X卜X2 + X3'X4的逻辑功能。因此，如本文所论述，复杂的正及负逻辑可使用基本反相器及门或PLA中的等效平面来执行。
参考图4A，可使用STT技术实施NOR-NOR逻辑结构300以实现功能FO = XI X2 + X3 X4。例如，在NOR-NOR结构300中，多个STT-MTJ (例如，图4A中图解说明为301 )可以行0至行N耦合在一起。在到行0至N的输入处存在评估电路302，
8且评估电路还可位于逻辑结构300的输出处(例如，参见图5)。评估电路中的每一者均包含软件可编程正/负(+/-)源，在读取操作期间其可被设定为最小电压。对于写入/编程操作状态中的任一者可取决于待写入MTJ301的状态配置(+/-)源。下文关于图5更详细地描述写入/编程操作。
与MTJ301相关联的列中的每一者均包含经由线XO、 X0—B、 XI、 X1_B...XN、XN—B施加的输入。在行0到N中在最后STT-MRAM单元301的输入之前耦合有驱动器且在其输出处耦合有反相感测放大器310。反相感测放大器310的输出提供每一行所实现的功能。因此，行的输出将被反相(例如，高信号将产生低输出)，此将在下文中进行更详细的描述。
图4A是针对读取操作NOR-NOR逻辑结构300的行的功能说明的实例。假设输入XLB及X2—B (另一选择是表示为7I及:^)是行O中所关注的输入，那么可通过编程"0"或将MTJ设定为平行磁化状态将所述行中的MTJ的电阻值设定为低。可通过编程"1"或将MTJ设定为反平行磁化状态将剩余列设定为高电阻状态。因此，X1_B或X2—B中的任一者或两者上的高逻辑值将在行O上产生高逻辑状态。将了解，本文所使用的值仅是用于图解说明且其它配置可允许"0"为高电阻状态且"1"为低电阻状态。因此，本发明的实施例并不限于所图解说明的配置或相关联值。
如以图示方式所图解说明，可认为MTJ301为可编程电阻。实际上，可认为沿给定行的所有MTJ 301的电阻产生等效电阻RT，其与评估电路的有效电阻(Reval)组合在图4B中可表示为分压器401,所述分压器将在所述行上针对输入处(例如，XI—B、X2—B等)的给定输入电压或从来自输入列的等效电流产生电压Vtrip (或触发电压)。取决于反相器310的跳变点，电压V啤可具有针对高及低两者的范围，如402中所图解说明。因此，电路设计考虑包含调节跳变点为足够低以便将有效输入(例如，XI—B或X2—B)上的单个高逻辑状态检测为高且致使反相感测放大器310的输出趋于低。对应地，可调节跳变点以使得来自不使用的输入(例如，X3、 X4等)的任何泄漏电流不致使假的正逻辑状态被激活。由于使用XI及X2的互补输入确定输入到反相感测放大器310的行0的状态(例如，Vt地的值)，因此反相感测放大器310的输出是功能ffm或;a，;o。同样地，针对其它行可实现其它功能，且所述逻辑功能可组合成更复杂的逻辑功能。将了解，由于可获得两个输入、输出及其相应补数(例如，别及^5)，因此可将各种所需功能得摩根化(DeMorganized)为可经由各种逻辑平面(例如，"与"平面、"或"平面、"或非"平面)实现。此外，由于可将MTJ301编程为高或者低电阻，可重新配置每一平面的功能逻辑。
参考图5，其提供对个别MTJ210进行编程的图解说明。如上文所论述，可通过将MTJ210分别设定为反平行或平行磁化状态来将MTJ210 "编程"为相对高电阻或者低电阻状态。因此，出于图解说明的目的，将把高电阻状态表示为逻辑状态1且将把低电阻状态表示为逻辑状态0。图5的可编程阵列类似于图2中所图解说明的阵列，因此将使用相同的参考编号且将不提供对元件的详细论述。如所图解说明，可通过在软件可编程正/负(+/-)源512与514之间建立写入路径(例如，510)来对每一MTJ210进行编程。具体来说，可通过将剩余逻辑路径(例如，；到3)置于高阻抗状态且将供应源512及514设定为所需极性而在供应源512与514之间引出写入电流以)(每"1"或"0"状态写入选定MTJ210。将了解，可针对"与"平面220中的所有MTJ
重复此编程过程。
同样，可通过(+/-)源522及524来对沿写入路径520的MTJ210进行编程。具体来说，可通过将"或"平面240中的剩余逻辑路径置于高阻抗状态且将(+/-)源522及524设定为所需极性来在供应源522与524之间产生写入电流以将"1"或"0"状态(例如，高电阻或低电阻状态)写入选定MTJ。如所图解说明，可启用多路复用器驱动器230的一部分(例如，(a))以允许写入操作且可在写入操作期间将读取部分(例如，(b))设定为高阻抗状态。将了解，230的写入部分(a)可允许双向电流以使得可将两种状态编程到选定MTJ中。同样，将了解，可将多路复用器驱动器230的功能性实施为独立装置且本发明的实施例并不限于所图解说明的装置或拓扑。因此，可使用可执行上文所论述的功能性的任何装置或装置组合来代替多路复用器驱动器230。
图6A图解说明STT可编程逻辑电路的输入电路的实例。如所图解说明，可，输入A及B供应到逻辑路径610、 620、 630及640以提供两个输入A及B及其补数^及5的结果。在所图解说明的实例中，分别地经由NAND门618将输入A提供到PMOS晶体管614及输入A被反相器622反相，然后经由NAND门628提供到PMOS晶体管614。同样，分别地经由NAND门638将输入B提供到PMOS晶体管634及输入B被反相器642反相，然后经由NAND门648提供到PMOS晶体管644。
NAND门618、 628、 638及648还接收来自READ信号的输入。因此，当读取操作无效时，NAND门用于将读取逻辑路径610、 620、 630及640置于高阻抗状态。此允许对MTJ 611、 621、 631、 641进行独立编程，例如关于图5所论述的。然而，将了解NAND门配置仅作为实例提供且任何适合装置可用于实现类似功能性。
因此，当输入A具有高电压电平且READ信号为高时，将激活PMOS晶体管614。如上文所述，还经由反相器622将输入A供应到PMOS晶体管624，所述晶体管624经激活处于610路径的相反逻辑状态中(例如，在输入A的低电压上激活)以便提供输入A的补数。以类似方式，当READ信号为高时，将输入B提供到PMOS晶体管634且还经由反相器642提供到PMOS晶体管644以提供B及其补数两者分别到路径630及640。
如上文所述，可使用相关联软件可编程正/负(+/-)源680及688 (如上文所论述)将STT磁阻装置(STT MTJ或MTJ)的逻辑状态"1"或"0"(例如，高或低电阻状态)编程到每一STTMTJ (例如，611、 621、 631、 641)中。就每一平面的逻辑功能而言，此可编程性提供可重新配置逻辑阵列，下文将进行更详细的论述。而且，如上文所述，在编程操作期间，将读取路径置于高阻抗状态中以允许对每一MTJ进行选择及编程。图6B图解说明(+/-)源680的实例。如所图解说明，可编程电力供应682可耦合到评估电路684，其允许可编程电源680也被个别启用或停用。所述评估电5各684可以是例如传输门的CMOS装置或允许电源682的个别耦合的任何其它装置。评估电路684的激活可由WRITE X信号控制，其中X是当每一可编程源680均可耦合到一个或一个以上MTJ单元的列时(例如，参见图5)正被写入的列。可如图6B中所图解说明而类似地配置可编程源688，然而，在读取及写入操作两者时将针对每一选定行激活评估电路。在读取操作期间，将供应源682设定为低电压(其可以是接i也或负电压)，因此，所得电路将类似于图4A及4B的读取图解说明。另一选择为，可编程源688可具有用于读取及写入的单独电路。例如，可如图6B中所图解说明而配置写入部分且读取部分可具有直接耦合到接地且由READ信号控制的评估电路。因此，将了解，前述电路实例仅用于图解说明的目的且不打算限制本发明实施例的范围。
在审査可编程逻辑阵列的拓扑中(例如图5中所图解说明)，将了解，类似逻辑配置可用于输出平面(例如，240)，其中可将输出平面中的每一MTJ编程为低或者高电阻且可将每一行的输出作为到每一对应MTJ的输入而供应。同样，对于对输出平面中的MTJ中的每一者进行编程来说，可编程源可以是类似的，且多路复用器(例如，230)的写入部分可用来选择待写入的每一MTJ。另一选择为，可为每一输出MTJ供应个别可编程源且可简化对应多路复用器以仅提供读取功能。在读取操作期间，来自输出平面中的MTJ的信号的结果可由感测放大器(例如，250)感测且基于上文关于针对每一行的读取操作所论述的阈值被设定为逻辑1或0。
为了帮助理解各种逻辑配置的操作，下文针对输入A且针对相关MTJ 611及621的给定状态提供真值表。具体来说，如所显示，当输入A处于高状态(1)时，在节点al及a2两者处的值为逻辑0。因此，输出F将是逻辑O且F的补数将是逻辑1。与此相反，当输入A处于逻辑O时，节点al处的值保持为0，但节点a2处的值为逻辑1，此将导致输出F为逻辑1且F的补数将为逻辑0。
STT逻辑真值表输入AMTJ状态节点(al、 a2)输出(F)输出(F_B)
110 (al)01
00 (a2)010 (al)10
01 (a2)表1
如所图解说明，通过用感测放大器650缓冲Sig处的电压来提供F，所述感测放大器650用于在达到给定阈值或跳变/触发电平(例如V的)后从高切换到低。同样，从反相器652的输出提供F的补数。然而，将了解，本发明的实施例并不限于此配置。例如，感测放大器可具有经反相的输出且然后与另一反相器串联耦合，所述另一反木目器可用来提供相对于Sig处的电压经反相的逻辑及经反相逻辑的补数。将进一步了解，使用逻辑值(例如，0)并不暗指在节点al或a2处存在零电压，而仅意指Sig处的电压电平不足以触发逻辑l，如输出F处所感测。出于此解释的目的，假设路径630及640处于高阻抗状态中且不作用于Sig处的电压。下文关于图7更详细地论述各种逻辑电平的影响。
图7图解说明对例如图6中所图解说明的逻辑配置的模拟。图表显示输入A及B的相应电压电平且可认为其具有映射到输入的四个二进制状态组合(例如，10、 11、01、 00)的四象限。此外，可设定触发/跳变点值732以基于馈送感测放大器的行的Sig电压730确定阵列的所述行的最终输出状态(例如，参见图4B)。绘制输出电压740的图表以显示各种输入条件的逻辑功能。应注意，假设输出电压740的感测放大器为所图解说明的图的经反相输出。例如，如果Sig电压730低于触发点电压732，那么输出电压740为高。同样，如果Sig电压730高于触发点电压732,那么输出电压740为低。
当输入A为高且输入B为低时，仍将存在通过STT MTJ装置的泄露路径且Sig处的电压730将上升到某一电平，如图7的图表的第一象限中所指示。在第三象限中基本上重复Sig的此值，其中输入A为低且输入B为高。当输入A及B两者均为高时，在第二象限中出现Sig730的最低电压电平。由于逻辑阵列的配置(例如，图6A中所图解说明)，当两个输入A及B均为高时，其分别通过STT装置611及6B耦合到高电阻路径。与此相反，在第四象限中当A及B两者均为低时，出现Sig 730的最高电压电平，这是因为路径620及640两者将是有效的，从而将MTJ621及641设定为低电阻状态。因此，对于此条件，Sig730大于触发点732且输出740为低。将了解，非经反相的输出的图将导致具有相反状态的输出图。下文针对图7的图在表2中提供真值表表示。
输入A输入B输出
100
111
010
000
表2
如上文所论述，还将了解，可通过重新编程MTJ的值来重新配置逻辑平面。例如，如果MTJ611、 621、 631及641的值被反相，那么由图6A中所图解说明的行所实现的逻辑可改变为"或"功能。例如，如果将MTJ 611及631编程为'0'或者低
12电阻状态，那么当输入A或者B为高时Sig上的电压将处于被提高状态且当两者均为 高时处于其最高状态。当两个输入A及B均为低时，所述电压将处于其最低状态。因 此，行的输出可实现"或"功能，如下文表3中所表示的真值表中所图解说明。
输入A输入B输出
101
111
011
000
表3
因此，将了解，本发明的实施例包含在逻辑阵列中使用STT MTJ装置的可编程 及可重新配置方面两者。此外，将了解本发明的实施例并不限于所图解说明的配置。 本发明的实施例可以是经由拓扑及布置为软件可编程的且包含可编程解码功能、可扩 展指令集及经由软件编程的处理中的硬件逻辑添加/操纵。此外，本发明的实施例可包 含在不需要时钟来同步化数据传输的情况下可并行执行的设计。因此，使用STTMTJ 装置、输入平面及输出平面及相关联的驱动器作为构建区块，可配置本发明的实施例 以实现复杂功能性。
尽管上文揭示内容显示了本发明的说明性实施例，但应注意，本文中可在不脱离 以上权利要求书所界定的本发明实施例范围的条件下，作出各种改变及修改。根据本 文所述的本发明各实施例的方法的功能、步骤及/或动作不必以任何特定次序执行。此 外，尽管可以单数形式来描述或宣称本发明的元件，但除非明确指明限制为单数外， 亦可涵盖复数形式。
1权利要求
1、一种可编程逻辑阵列，其包括多个自旋转移力矩磁性隧道结(MTJ)装置，其被布置于阵列中；及多个可编程源，其耦合到对应MTJ装置以用于改变每一MTJ装置的自由层的极性；其中第一组所述MTJ装置被布置成输入平面，其中第二组所述MTJ装置被布置成输出平面，且其中所述输入平面及所述输出平面经组合以基于每一MTJ装置的所述自由层的相对极性形成逻辑功能。
2、 如权利要求l所述的可编程逻辑阵列，其中每一MTJ装置含有可电编程为低 电阻或高电阻状态的磁性隧道结(MTJ)存储元件。
3、 如权利要求2所述的可编程逻辑阵列，其中所述阵列中的每一行均经由所述 多个MTJ装置中的一者耦合到输入列。
4、 如权利要求3所述的可编程逻辑阵列，其中通过将使所述第一行耦合到所述 第一列的第一 MTJ设定为低电阻状态而在第一行中选择第一输入列。
5、 如权利要求4所述的可编程逻辑阵列，其中通过将使所述第一行耦合到所述 第二列的第二 MTJ设定为高电阻状态而不在第一行中选择第二输入列。
6、 如权利要求4所述的可编程逻辑阵列，其中来自所述多个可编程源的第一可 编程源耦合到一耦合到所述第一 MTJ的列且来自所述多个可编程源的第二可编程源 耦合到一耦合到所述第一 MTJ的行。
7、 如权利要求6所述的可编程逻辑阵列，其中所述第一可编程源及第二可编程 源经配置以在写入操作期间为所述第一 MTJ提供编程电流。
8、 如权利要求7所述的可编程逻辑阵列，其中所述第二可编程源经配置以在读 取操作期间提供电压吸收器。
9、 如权利要求1所述的可编程逻辑阵列，其中所述输入平面是"或非"平面且 所述输出平面是"或非"平面。
10、 如权利要求1所述的可编程逻辑阵列，其中所述输入平面是"与"平面且输 出平面是"或"平面。
11、 如权利要求l所述的可编程逻辑阵列，其进一步包括多路复用器驱动器，其耦合在所述输入平面与输出平面之间，其中所述多路复用 器驱动器经配置以将读取信号从所述输入平面的第一行提供到所述输出平面的MTJ。
12、 如权利要求11所述的可编程逻辑阵列，其中所述多路复用器驱动器包括感测放大器，所述感测放大器经配置以检测所述第一行上的电压电平且基于所述第一行 上的所述电压电平与阈值电压的比较而产生二进制输出电压。
13、 如权利要求11所述的可编程逻辑阵列，其中所述多路复用器驱动器包括写 入部分，所述写入部分经配置以将所述输出平面中的所述MTJ耦合到所述多个可编程 源中的与所述输出平面相关联的一者。
14、 如权利要求13所述的可编程逻辑阵列，其中所述多个可编程源中的一者耦 合到一耦合到所述输出平面中的所述MTJ的列。
15、 如权利要求l所述的可编程逻辑阵列，其进一步包括-输出感测放大器，其耦合到所述输出平面且经配置以检测所述输出平面的列上的 电压电平及基于所述输出平面的所述列上的所述电压电平与阈值电压的比较而产生二 进制输出电压。
16、 一种用于在阵列中实施逻辑的方法，其包括-将布置于阵列中的多个自旋转移力矩磁性隧道结(MTJ)装置中的每一者编程为 高电阻状态或者低电阻状态，其中通过耦合到选定MTJ装置的自由层侧的第一可编程 源及耦合到所述选定MTJ装置的固定层侧的可编程源来对每一 MTJ装置进行编程；将第一组所述MTJ装置布置成输入平面的列及行；将第二组所述MTJ装置布置成输出平面中的至少一个列，其中每一行的输出均 耦合到所述至少一个列中的所述MTJ装置；及 基于每一 MTJ装置的相对电阻确定逻辑功能。
17、 如权利要求16所述的方法，其进一步包括耦合多个输入，每一输入耦合到所述输入平面中的对应输入列中的至少一个MTJ装置；将来自不同输入列的多个MTJ装置耦合到输入平面中的第一行，其中来自所述可编程源的第一可编程源耦合到所述行；通过启用所述多个输入且将所述第一可编程源设定为低电压状态而在所述第一行上产生电压；及基于所述第一行上的所述电压与阈值电压的比较而产生二进制输出电压。
18、 如权利要求16所述的方法，其进一步包括-将所述输入平面中的行的输出电压耦合到所述输出平面中的第一列中的对应MTJ装置；将耦合到所述输出平面中的所述第一列的可编程源设定为低电压状态以在所述第一输出列上建立电压；及基于所述输出平面中的所述第一列上的所述电压与阈值电压的比较而产生用于 所述输出平面的二进制输出电压。
19、 如权利要求16所述的方法，其包括通过对所述输入平面或输出平面的一者中的所述多个自旋转移力矩磁性隧道结(MTJ)装置中的每一者进行重新编程来重新配置由所述输入平面或输出平面中的至少一者实现的逻辑功能。
20、 如权利要求19所述的方法，其中所述重新配置所述逻辑功能包括改变所述 输入平面或输出平面的所述一者中的所述多个自旋转移力矩磁性隧道结(MTJ)装置 中的每一者的所述电阻状态。
全文摘要
本发明揭示用于使用自旋转移力矩磁阻随机存取存储器(STT-MRAM)技术的软件可编程逻辑的系统、电路及方法。磁性隧道结(MTJ)存储元件可形成为输入平面及输出平面。所述输入平面及输出平面可耦合在一起以形成允许实现逻辑功能的复阵列。
文档编号H03K19/177GK101663816SQ200880009921
公开日2010年3月3日 申请日期2008年3月31日 优先权日2007年3月29日
发明者升·H·康, 卢·G·蔡-奥恩, 马修·迈克尔·诺瓦克 申请人:高通股份有限公司