专利名称：用于ldpc码的改进型半并行译码器和译码方法
技术领域：
本发明涉及用于检错或纠错的编码、译码或代码转换，特别是涉及用于 中国移动多媒体广播CMMB系统的低密度奇偶校验LDPC码，尤其涉及用于LDPC码的改进型 半并行译码器和译码方法。
背景技术：
现有技术准循环低密度奇偶校验LDPC (Low Density Parity Check)码 是一类结构规则的LDPC码，其校验矩阵H由一个个小方阵组成，一般情况下每个小方阵是 置换单位阵或全零阵。一个(N，M，K，L)准循环LDPC码，其码长为N = LXZ，信息比特数为 K，校验比特数为M，校验矩阵为MXN的矩阵
其中Py为zxz的置换单位矩阵或全零阵。现有技术准循环码的译码方法，包括全并行结构译码和半并行结构译码。本发明用于中国移动多媒体广播CMMB(China Mobile Multimedia Broadcasting)系统中使用的LDPC码，CMMB通信系统系统中的LDPC码是一类具有特殊构 造的LDPC。所述LDPC码的构造由名称为“LDPC码校验矩阵构造方法及利用该方法的编码 解码装置”的中国专利申请200610113914. 4公开，其特征为利用代数结构构造LDPC码的校 验矩阵H。校验矩阵H由基础码表通过行/列循环移位生成，以1/2码率为例，校验矩阵H具 体构造方式如下1、CMMB系统使用的码率的LDPC码，其校验矩阵H为MXN的矩阵，其中M = 4608, N = 9216，每行元素中有P个“1”，每列元素中有Y个“1”，其中P = 6, γ = 3。校验矩阵H可划分为J = 256个大小为MtlXN的行块，其中Mtl = 18，于是有
H0’h jjH= If
_Hj-i’h_2、其中MtlXN的行基础矩阵Htl, h的可用其缩略码表形式Habto, h表示，CMMB系统中 1/2码率的LDPC码使用的Habteh为
权利要求
一种用于LDPC码的改进型半并行译码器(10)，适用CMMB系统，所述LDPC码的校验矩阵H是一个M×N的矩阵，每行元素中有ρ个“1”，每列元素中有γ个“1”，该校验矩阵H可划分为J个大小为M0×N的行块或L个大小为M×N0的列块，其中M＝M0×J，N＝N0×L；校验矩阵H第1个大小为M0×N的行块为行基础矩阵，表示为H0，h或缩略码表形式Habbr，h；校验矩阵H第1个大小为M×N0的列块为列基础矩阵，表示为H0，v或缩略码表形式Habbr，v，其特征在于所述译码器包括各变量节点单元VNU(11)、LLR值交织模块(12)、基础矩阵存储单元RAM(13)、LLR值反交织模块(14)、译码判决模块(15)和各校验节点单元CNU(16)；所述译码器(10)接收LDPC码字的LLR值Y＝(y0，y1，...，yN 1，yN)，由各变量节点单元VNU(11)对其进行并行行迭代，然后修正对应各变量节点单元VNU(11)内的LLR_Q；所述LLR值交织模块(12)获得各变量节点单元VNU(11)内修正后的LLR值LLR_Q，并更新各校验节点单元CNU(16)中LLR_R值；各校验节点单元CNU(16)并行列迭代，得到各校验节点单元CNU(16)的修正LLR值LLR_R以及译码器的输出译码结果V＝(v0，v1，...，vK 1，vK)。
2.如权利要求1所述的改进的改进型半并行译码器(10)，其特征在于 所述基础矩阵存储单元(13)用于存储行基础矩阵Hah和列基础矩阵Hcwtl
3.如权利要求1所述的改进型半并行译码器(10)，其特征在于所述半并行译码器(10)有J个变量节点单元VNU (11)，各变量节点单元VNU (11)包括 行迭代计算模块(111)和LLR_Q存储模块RAM_h (112)，所述LLR_Q存储模块RAM_h (112)用 于存储LLR_Q，其大小为M0X P。
4.如权利要求1所述的改进型半并行译码器(10)，其特征在于 所述LLR_Q存储模块RAM_h (112)中LLR_Q初始值为0。
5.如权利要求1或3所述的改进型半并行译码器(10)，其特征在于所述第k个变量节点单元VNU(Il) (k = 0，l，-,J-1)将接收到的LDPC码字的LLR值 Y = (y0, Y1, ... , yN_i; yN)左循环移位 NtlXk 得到 K = Owq，>W。+1，.·.，八，凡，…，JKfc^1)作行迭 代，用迭代结果将该变量节点单元VNU (11)对应的LLR_Q存储模块RAM_h (112)中的LLR_Q 值更新为LLR_Qk(i，j) = Yk (Habbr,h(i，j)) (i = 0,1, -,M0) (j = 0,1,…，P)
6.如权利要求1所述的改进型半并行译码器(10)，其特征在于所述半并行译码器有L个校验节点单元CNU(16)，各校验节点单元CNU(16)包括列迭代 计算模块(161)和LLR_R#储模块RAM_v(162)和硬译码结果J的存储模块RAM (163)，所述 LLR_R#储模块RAM_v(162)用于存储LLR_R，其大小为γ ΧΝ0。
7.如权利要求1所述的改进型半并行译码器(10)，其特征在于 所述LLR_R存储模块RAM_v (162)中LLR_R初始值为0。
8.用于LDPC码的改进型半并行译码方法，基于如权利要求1所述的改进型半并行译码 器(10)，适用CMMB系统，其特征在于，包括步骤A、初始化译码器(10)；B、各变量节点单元VNU(Il)并行行迭代，得到各变量节点单元VNU(Il)的修正后的LLR值 LLR_Q ；C、LLR值交织模块(12)利用步骤B中获得的各变量节点单元VNU(Il)的修正后的LLR 值LLR_Q更新对应各校验节点单元CNU (16)中的LLR_R值；D、各校验节点单元CNU(16)并行列迭代，得到各校验节点单元CNU(16)的修正LLR值 LLR_R，以及硬判决结果O;E、LLR值反交织模块(14)利用步骤D中获得的各校验节点单元CNU(16)的修正LLR值 LLR_R更新对应变量节点单元VNU (11)中的LLR_Q值；F、译码判决模块(15)计算硬判决结果 是否满足校验方程，若满足，则译码成功，输出 译码结果，进入步骤H ；若不满足，则进入步骤G ；G、计算当前迭代次数是否达到系统规定最大值，若不大于最大值，则返回执行步骤B， 进行下一次迭代；若大于最大值，系统判断译码失败，输出当前硬判决结果，进入步骤H ；H、从硬判决结果J中，提取译码结果V输出，本次译码结束。
9.如权利要求8所述的改进型半并行译码方法，其特征在于 步骤F所述的校验方程存储在基础矩阵存储单元RAM (13)中。
10.如权利要求8所述的改进型半并行译码方法，其特征在于步骤G所述的最大值为预设在译码判决模块(15)的一个整数值，为可允许的迭代的最 大次数。
11.如权利要求8所述的改进型半并行译码方法，其特征在于步骤B中所述各变量节点单元VNU(11)中行迭代计算模块(111)并行行迭代采用的译 码算法为和积译码算法、最小和译码算法或修正最小和译码算法，其中所述第k个变量节 点单元VNU(Il) (k = 0，1，…，J-1)的收入为所述译码器(10)接收到的LDPC码字的LLR 值Y = (yQ，Y1,..., yN-i，yN)左循环移位NtlXk得到，为Yk = (yma，，，y。”..’y^n)，读取基础矩阵存储单元RAM_H(I3)中的行基础矩 阵Habbr, h (即Htl, h)，更新该变量节点单元VNU (11)对应的LLR_Q存储模块RAM_h (112)中的 LLR_Q值为LLR_Qk(i，j) = Yk (Habbr,h(i，j)) (i = 0,1, -,M0) (j = 0,1,…，P)步骤D中所述各校验节点单元CNU(16)中列迭代计算模块(161)并行列迭代采用的译 码算法为和积译码算法、最小和译码算法或修正最小和译码算法。
12.如权利要求8所述的改进型半并行译码方法，其特征在于 步骤A所述的译码器初始化包括子步骤Al、迭代计数初始化为inter_counter = 0 ；A2、并对各变量节点单元VNU(Il)中的LLR_Q存储模块RAM_h(112)按行基础矩阵Habto, h初始化相应的LLR_Q值。
13.如权利要求8所述的改进型半并行译码方法，其特征在于步骤B中，所述各变量节点单元VNU(Il)需对LLR_Q值进行Mtl次逐行更新，最终得到 各变量节点单元VNU(Il)的修正后的LLR值LLR_Q ；步骤D中，所述各校验节点单元CNU(16)需对LLR_R值进行Ntl次逐列更新，最终得到 各校验节点单元CNU (16)的修正后的LLR值LLR_R。
14.如权利要求8所述的改进型半并行译码方法，其特征在于步骤C中，所述LLR值交织模块(12)需将各变量节点单元VNU(11)中迭换后得到的修 正LLR_Q的值更新对应校验节点单元CNU (16)中的LLR_R值。
15.如权利要求8所述的改进型半并行译码方法，其特征在于步骤E中，所述LLR值反交织模块(14)需将各校验节点单元CNU(16)中迭换后得到的 修正LLR_R的值更新对应各变量节点单元VNU(Il)中的LLR_Q值。
全文摘要
用于LDPC码的改进型半并行译码器，包括各变量节点单元VNU(11)、LLR值交织模块(12)、基础矩阵存储单元RAM(13)、LLR值反交织模块(14)、译码判决模块(15)和各校验节点单元CNU(16)；所述译码器(10)接收LDPC码字的LLR值，各变量节点单元对其进行行迭代，并修正各变量节点单元内的LLR_Q；所述LLR值交织模块(12)获得各变量节点单元内修正后的LLR_Q，更新各校验节点单元中LLR_R值；各校验节点单元列迭代，得到各校验节点单元的修正LLR_R以及译码器的输出译码结果。本发明有益效果在于可以仅对现今通用的译码算法及译码器结构做少量修改就实现LDPC码的成功译码。
文档编号H03M13/11GK101958718SQ200910108808
公开日2011年1月26日 申请日期2009年7月14日 优先权日2009年7月14日
发明者孙迎彤, 李斗, 毛震, 皇甫红军, 赵玉萍, 郑涛 申请人:国民技术股份有限公司