专利名称：驱动装置、显示面板、显示装置以及电子系统的制作方法
驱动装置、显示面板、显示装置以及电子系统技术领域
本发明是有关于一种驱动装置，特别是有关于一种适用于显示面板的扫描驱动直o背景技术
图1是表示已知显示面板中的扫描驱动装置。参阅图1，扫描驱动装置1输 出驱动信号Si-、^为正整数)，且通过多条扫描线将驱动信号S1-^传送至显示面板 的显示阵列。扫描驱动装置1包括多级串接的移位寄存单元IO1-IOn以及多个缓冲输出 单元llfllN。移位寄存单元IO1-IOn的每一者包括开关单元100及101以及反相单元 102及103，且开关单元100接收一起始信号。移位寄存单元IO1-IOn分别产生移位信号 VSR1-VSRn,且移位信号VSR1-VSRn依序地被致能。除了移位寄存单元IOn以外，移位 寄存单元IO1-IOn所产生的移位信号VSR1-VSRh还作为下一级移位寄存器移位寄存单 元IO2-IOn的起始信号，而移位寄存单元IO1的起始信号是由其它装置所输入。
缓冲输出单元II1-IIn分别接收移位信号VSR1-VSRm缓冲输出单元llfllN的 每一者包括逻辑门110与缓冲器111。对于每一输出缓冲单元而言，逻辑门110接收对 应的移位信号、下一级移位寄存单元所产生的移位信号、以及致能信号ENBV。逻辑门 111产生逻辑信号VllO至缓冲器111的输入端。缓冲器111缓冲输出逻辑信号VllO以 产生对应的驱动信号。
根据图1的已知扫描驱动装置1的架构，每一移位寄存单元需要一个缓冲输出单 元来产生驱动信号。若输出缓冲单元II1-IIn使用具有较大驱动能力的缓冲器111，则整 体缓冲器111所占用的面积增加。因此，若显示面板被设计为窄化边框，图1中每一缓 冲输出单元则因受限于面积而无法使用具有较大驱动能力的缓冲器。发明内容
本发明提供一种驱动装置，用以输出多个驱动信号，且这些驱动信号依序地被 致能。此驱动装置包括移位寄存器、缓冲单元以及多个开关电路。移位寄存器包括多级 串接的移位寄存单元。这些移位寄存单元分别产生多个移位信号，且这些移位信号依序 地被致能。缓冲单元接收至少一输入信号。此输入信号周期性地被致能，且缓冲单元缓 冲输出输入信号。多个开关电路分别耦接移位寄存单元以接收移位信号。这些开关电路 共同耦接缓冲单元以接收输入信号。这些开关电路根据移位信号的致能而依序地输出输 入信号来作为驱动信号。
本发明还提供了一种显示面板，包括一显示阵列；一扫描驱动装置，包括上 述的驱动装置，用以产生多个驱动信号，并通过多条扫描线将该等驱动信号提供至该显 示阵列，其中，该等驱动信号依序地被致能；以及一数据驱动装置，用以通过多条数据 线提供多个数据信号至该显示阵列。
图11 扫描驱动装置； IO1-IOn 移位寄存单元； II1-IIn 缓冲输出单元；100、101 开关单元； 102、103 反相单元；111 缓冲器；S1-Sn 驱动信号； VSR1-VSRn 移位信号。-实施例实施例； 实施例；实施例实施例；以及110 逻辑门； ENBV 致能信号； VllO 逻辑信号； 图22 显示面板； 21 扫描驱动装置； D1-Dm 数据信号；20 显示阵列；22 数据驱动装置；SI-SA。驱动信号；DL1-DL SL「SLnM ,数据线； 扫描线。图33 扫描驱动装置； 31 缓冲单元；30 移位寄存器； 32^3 开关电路；30(^-30 移位寄存单元；310、311 反相单元；320-322 开关元件； N30 节点； VSR3「VSR;34 移位信号；BVSR3「VSR;34 GND 接地端；S1-S4 驱动信号；Pl 输入信号。 图5-反相移位信号5 移位寄存器； 500 开关单元； 503 电容器； 505 开关单元； 507 晶体管； N52 输出节点； STV 起始信号； CKV> XCKV 时钟信号 图77 输出单元； 71 反相单元。 图88 移位寄存器； 800 开关单元； 802-804 反相单元 806 开关单元； 808 晶体管；50「504 移位寄存单元； 501、502 反相单元; 504 输出单元； 506 反相单元； N50、N51、N53 节点； Vout1-Vout4 输出信号； GND 接地端；70 与非门；SO1-SO4 移位寄存单元； 801 电容器；805 输出单元； 807 反相单元； GND 接地端； N80、N81、N82、N84 节点； N83 输出节点； VoutfVout4 输出信号；CKV、XCKV 时钟信号；STV 起始信号；vsc^-vso、 控制信号。图99 输出单元； 91 反相单元。 图101000 扫描驱动装置； 1002 缓冲单元；1002a、1002b、1002c、1002d 反相单元；90 与非门；1001 移位寄存器；IOOS1-IOOSn 开关电路；1001-100、 移位寄存单元；1005、1006、1007 开关元件； VSRIO1-VSRIO4 移位信号 Bvsrio1-Bvsrio4 反相移位信号；s「sN 驱动信号；P2、P4 输入信号； 图1212 移位寄存器； 1200 开关单元； 1202、1203 反相单元； N120、N121 节点；STV 起始信号。 图1414 移位寄存器；GND 接地端。1201-1204 移位寄存单元； 1201 电容器；CKV> XCKV 时钟信号 N122 输出节点；HO1-HO4 移位寄存单元；
1400 开关单元；1401 电容器；
1402-1404 反相单元；N140、N141、N142 节点；
N143 输出节点；STV 起始信号；
CKV> XCKV 时钟信号。
图 15
15 电子系统； 150 输入单元；
160 显示装置；161 控制器。
具体实施方式
为使本发明的上述目的、特征和优点能更明显易懂，下文特举一较佳实施例， 并配合所附图式，作详细说明如下。
图2是表示根据本发明实施例的显示面板。参阅图2，显示面板2包括显示阵 列20、扫描驱动装置21以及数据驱动装置22。扫描驱动装置21产生依序被致能的多个 驱动信号S1_、(N为正整数)，并通过多条扫描线SL1-SLn将驱动信号S1-^提供至显示 阵列20。数据驱动装置22通过多条数据线DL1-DL1^M为正整数)提供多个数据信号 D1-Dm至显示阵列20。本发明的扫描驱动装置21的详细电路将于下文说明。
图3是表示根据本发明一实施例的扫描驱动装置。参阅图3，扫描驱动装置3 适用于图2的显示面板2中，其产生驱动信号S1-Snij扫描驱动装置3包括移位寄存器 30、缓冲单元31以及多级开关电路32「32ν。移位寄存器30包括多级串接的移位寄存单 元30(^-30%。为了方便说明，在图3的实施例中，将以扫描驱动装置3产生四个驱动 信号S1-^为例来说明，即N = 4。在此范例下，扫描驱动装置3具有四个移位寄存单 元30(^-30 以及四个开关电路32^3、。移位寄存单元30(^-30 分别产生多个移位信号 VSRSi-VSRS4以及移位信号VSRS1-VSR;^的反相信号BVSR^-BVSR；^。缓冲单元31 接收至少一输入信号。在此实施例中，是以缓冲单元31接收一个输入信号Pl为例来说 明，且缓冲单元31包括两个串接的反相单元310及311。缓冲单元31缓冲输出输入信号 Pl。开关电路32^3 分别耦接移位寄存单元30(^-30 以接收移位信号VSR^-VSR^及 反相移位信号BVSRS1-BVSR、。
参阅图3，每一开关电路32^3 包括开关元件320-322。下文将以开关电路32i 的电路架构来举例说明。开关元件320的控制端接收对应的移位信号VSR3i、其第一端 接收输入信号P1、且其第二端耦接节点N30。开关元件321的控制端接收对应的反相移 位信号BVSR^、其第一端接收输入信号P1、且其第二端耦接节点N30。开关元件322 的控制端接收对应的移位信号VSR3i、其第一端耦接节点N30、且其第二端耦接接地端 GND。在此实施例中，开关元件320是根据低电平信号而导通，而开关元件321及322 是依据高电平信号而导通。此外，开关元件320与322是受控于移位信号VSRS1且开关 元件321是受控于反相移位信号BVSR3lt)因此开关元件320与321的状态相同，而开关 元件320与322的状态相异。
图4是表示图3中扫描驱动装置3的信号时序图。参阅图4，输入信号Pl周 期性地被致能。移位寄存单元300「3004所产生的移位信号VSR3「VSR34依序被致能 (即处于低电平)，且移位信号VSR3「VSR34的致能期间彼此不会重迭。由于移位信号VSR^-VSR^依序地被致能，因此，开关电路32^3 的开关元件320依序地被导通且开 关电路32^3 的开关元件322依序地不导通，以使得开关电路32^3 依序地将输入信号 Pl输出至各自的节点N30来作为驱动信号S1-S4,即驱动信号S1-^依序地被致能。此 时，开关电路32「3、的开关元件321也根据反相移位信号BVSRS1-Bvsr;^而依序地被导 通。此外，对于移位信号VSRS1-VSR;^的每一者而言，当其处于不被致能状态(处于高 电平)时，对应的开关电路的开关元件320与321不导通且开关元件322导通，以使得对 应的开关电路将接地端GND的电压信号输出至各自的节点N 30来作为对应的驱动信号， 即驱动信号不被致能。
根据上述图3的扫描驱动装置3可得知，多级开关电路32^3 共享一个缓冲单 元31。因此，扫描驱动装置3占有较小的空间，适用于窄化边框设计的显示面板。即使 缓冲单元31具有较大的驱动能力，扫描驱动装置3占有的空间不会大幅地增加。
产生移位信号VSR^-VSR；^与反相移位信号BVSR^-BVSR；^的移位寄存器30 具有几种实施方法。参阅图5，移位寄存器5产生提供至图3的开关电路32^3 的移位 信号VSR^-VSR^与反相移位信号bvsr^-BVSR^。移位寄存器5包括移位寄存单元 50r504,且每一移位寄存单元具有相同的架构。为了清楚说明，以下将以移位寄存单元 502为例来进行说明。移位寄存单元502包括开关单元500、反相单元501及502、电容 器503以及输出单元504。开关单元500的输入端接收一起始信号且其输出端耦接节点 N50。开关单元500受控于时钟信号CKV与时钟信号XCKV，其中，时钟信号CKV与 时钟信号XCKV互为反相。反相单元501的输入端耦接节点N50且其输出端耦接节点 N51。电容器503耦接于节点N50与接地端GND之间。输出单元504耦接于节点N51 与输出节点N52之间且在输出节点N52上产生对应的移位信号VSR;32。输出单元504还 产生反相移位信号BVSR4。反相单元502的输入端耦接节点N51且其输出端产生输出 信号Vcnri2。根据图5可得知，除了移位寄存单元504以外，移位寄存单元50厂503所产 生的输出信号Vout1-Vaut3分别作为下一级移位寄存器移位寄存单元502-504的起始信号， 而移位寄存单元SO1则接收信号STV作为其起始信号。
参阅图5，输出单元504包括开关单元505、反相单元506以及晶体管507。开 关单元505的输入端耦接节点N51且其输出端耦接节点N53。开关单元505受控于前一级 的移位寄存单元SO1所产生的输出信号Vaut1以及后一级的移位寄存单元503所产生的输出 信号Vcnri3。晶体管507的栅极接收后一级的移位寄存单元503所产生的输出信号Vcnri3、 其漏极耦接节点N53、以及且其源极耦接接地端GND。根据开关单元505与晶体管507 的操作，反相移位信号BVSR;32产生于节点N53上。反相单元506耦接节点N53且接收 反相移位信号BVSR32，并于输出节点N52上产生移位信号VSR32。由移位寄存单元502 所产生的移位信号VSR32则传送至图3中开关电路3 的开关元件320与322的控制端， 而反相移位信号BVSR^2则传送至开关电路3 的开关元件321的控制端。移位寄存单元 50!以及503-504则根据时钟信号CKV与XCKV来进行与移位寄存单元502相同的操作。
在图5的实施例中，移位寄存单元SO1的开关单元505受控于起始信号STV以及 后一级的移位寄存单元502所产生的输出信号Vcnri2，且移位寄存单元SO1的晶体管507的 栅极也接收输出信号Vaut2 ；移位寄存单元504的开关单元505受控于前一级的移位寄存 单元503所产生的输出信号Vaut3以及一外部输入信号，且移位寄存单元504的晶体管507的栅极也接收此外部输入信号。
图6是表示图5的移位寄存器5的信号时序图。参阅图6，为了能清楚表示移 位寄存器5所产生的移位信号VSRS1-VSR;^以及反相移位信号Bvsrs1-BVSR;^与开关 电路32^3 所产生的驱动信号S1I4间的关系，图6中绘制输入信号P1，以能建立与图 4的信号时序图之间的关连性。
在一些实施例中，移位寄存器5的每一移位寄存单元SO1-SO4内的输出单元504 可以逻辑门来实现。为了清楚说明，以下将以移位寄存单元502为例来进行说明。参阅 图7A，输出单元7耦接于节点N51与输出节点N52之间且在输出节点N52上产生移位 信号VSR32。输出单元7还产生反相移位信号BVSR;32。输出单元7包括与非门70以 及反相单元71。与非门70的一输入端耦接节点N51、其另一输入端耦接前一级的移位 寄存单元SO1的节点N51、且其输出端产生移位信号VSR;32。反相单元71接收移位信号 VSR32,并产生反相移位信号BVSR32。
在图7A的实施例中，移位寄存单元SO1的与非门70的一输入端耦接其本身的 N51节点，且其另一输入端接收起始信号STV的反相信号。
图7B是表示图7A的移位寄存器7的信号时序图。参阅图7B，为了能清楚表 示移位寄存器7所产生的移位信号VSRS1-VSRS4以及反相移位信号Bvsrs1-BVSR;^与开 关电路32^3 所产生的驱动信号S1I4间的关系，图7B中绘制输入信号P1，以能建立与 图4的信号时序图之间的关连性。
图8是表示另一移位寄存器的实施例。参阅图8，移位寄存器8产生提供至图 3的开关电路32^3 的移位信号VSR^-VSR；^与反相移位信号BVSRS1-BVSRiB4。移位 寄存器8包括移位寄存单元SO1-SO4,且每一移位寄存单元具有相同的架构。为了清楚说 明，以下将以移位寄存单元SO2为例来进行说明。移位寄存单元SO2包括开关单元800、 电容器801、反相单元802-804以及输出单元805。开关单元800的输入端耦接起始信 号，且其输出端耦接节点N80。开关单元800受控于时钟信号CKV与时钟信号XCKV， 其中，时钟信号CKV与时钟信号XCKV互为反相。电容器801耦接于节点N80与N81 之间。反相单元802的输入端耦接节点N81且其输出端耦接节点N82。反相单元802于 节点N82上产生控制信号V8022。反相单元803的输入端耦接节点N82且其输出端耦接 节点N81。输出单元805耦接于节点N82与输出节点N83之间，用以在输出节点N83上 产生对应的移位信号VSR32。反相单元804的输入端耦接节点N82，且其输出端耦接节 点N84。反相单元804在节点N84上产生输出信号Vcnri2。根据图8可得知，除了移位 寄存单元SO4以外，移位寄存单元SO1-SO3所产生的输出信号Vaut1-Vout3分别作为下一级 移位寄存器的起始信号，而移位寄存单元SO1则接收信号STV作为其起始信号。
参阅图8，输出单元805包括开关单元806、反相单元807以及晶体管808。开 关单元806的输入端耦接节点N84，且其输出端耦接输出节点N83。开关单元806受控于 节点N82上的控制信号V80&以及后一级的移位寄存单元SO3所产生的控制信号V8023。 晶体管808的栅极接收后一级的移位寄存单元SO3所产生的控制信号V8023、其漏极耦接 输出节点N83、以及且其源极耦接接地端GND。根据开关单元806与晶体管808的操 作，移位信号VSRiB2产生于节点N83上。反相单元807耦接输出节点N83且接收移位信 号VSR;32，并产生反相移位信号BVSR32。由移位寄存单元SO2所产生的移位信号VSRl则传送至图3中开关电路3 的开关元件320与322的控制端，而反相移位信号BVSR32 则传送至开关电路322的开关元件321的控制端。移位寄存单元SO1以及SO3-SO4则根据 时钟信号CKV与XCKV来进行与移位寄存单元SO2相同的操作。
在图8中，移位寄存单元SO4的开关单元806受控于控制信号V80&以及一外部 输入信号，且晶体管808的栅极亦接收此外部输入信号。
图8的移位寄存器8的信号时序图，如图7B所示。
在一些实施例中，移位寄存器8的每一移位寄存单元SO1-SO4内的输出单元805 可以逻辑门来实现。为了清楚说明，以下将以移位寄存单元SO2为例来进行说明。参阅 图9，输出单元9耦接于节点N82与输出节点N83之间且在输出节点N83上产生移位信 号VSR;32。输出单元9还产生反相移位信号BVSR32。输出单元9包括与非门90以及反 相单元91。与非门90的一端接收节点N82上的控制信号V8022，其另一端接收前一级的 移位寄存单元SO1所产生的控制信号V802”且其输出端产生移位信号VSR32。反相单元 91接收移位信号VSR;32，并于产生反相移位信号BVSR32。
在图9中，移位寄存单元SO1的与非门90的一输入端接收节点N82上的控制信 号ν8021;且其另一输入端接收一外部输入信号。
图10是表示根据本发明另一实施例的扫描驱动装置。参阅图10，扫描驱动装置 1000适用于图2的显示面板2中，其产生驱动信号S1-Snij扫描驱动装置1000包括移位 寄存器1001、缓冲单元1002以及多级开关电路1003^1003^移位寄存器1001包括多级 串接的移位寄存单元1001-100、。为了方便说明，在图10的实施例中，将以扫描驱动 装置1000产生四个驱动信号S1-^为例来说明，即N = 4。在此范例下，扫描驱动装置 1000具有四个移位寄存单元KKM1-KKM4以及四个开关电路1003^10034。移位寄存单元 ioo4rioo44分别产生多个移位信号Vsrio1-Vsrio4以及移位信号Vsrio1-Vsrio4的反相 信号BVSRlOfBVSRlOp 缓冲单元1002接收两个输入信号P2及P3，其中，输入信号 P2及P3交替地被致能。缓冲单元1002包括串接的反相单元100 以及1002b以及两个 串接的反相单元1002c及1002d，其中，串接的反相单元1002a以及1002b组成一缓冲元 件以接收输入信号P2，而串接的反相单元100 及1002d组成另一缓冲元件以接收输入信 号P3。缓冲单元1002通过反相单元100 以及1002b所组成的缓冲元件缓冲输出输入信 号P2，且通过反相单元1002c及1002d所组成的缓冲元件缓冲输出输入信号P3。开关电 路1003^10034分别耦接移位寄存单元ΙΟΟΑ-ΙΟΟΙ以接收移位信号VSRIO1-VsriO4以及 反相信号 Bvsrio1-Bvsrkv
参阅图10，每一开关电路1003:-100 包括开关元件1005-1007。 下文将以 开关电路IOOS1的电路架构来举例说明。开关元件1005的控制端接收对应的移位信号 VSRlO1,其第一端接收输入信号P2、且其第二端耦接节点N100。开关元件1006的控制 端接收对应的反相移位信号BVSRlOp其第一端接收输入信号PI、且其第二端耦接节点 NlOO0开关元件1007的控制端接收对应的移位信号VSRlOp其第一端耦接节点N100、 且其第二端耦接接地端GND。在此实施例中，开关元件1005是根据低电平信号而导通， 而开关元件1006及1007是依据高电平信号而导通。此外，开关元件1005与1007是受 控于移位信号VSRlO1且开关元件1006是受控于反相移位信号BVSRlOlt5因此开关元件 1005与1006的导通状态相同，而开关元件1005与1007的导通状态相异。
在此需特别注意，参阅图10，在奇数级的开关电路IOOS1及100 中，开关元件 1005的第一端接收输入信号P2;在而偶数级的开关电路100 及100 中，开关元件1005 的第一端接收输入信号P3。
图11是表示图10中扫描驱动装置1000的信号时序图。参阅图11，输入信号 P2与P3皆周期性地被致能此外，输入信号P2及P3还交替地被致能。移位寄存单元 ioo4rioo44所产生的移位信号Vsrio1-Vsrio4依序被致能(处于低电平)，且前后两级 的移位信号的致能期间会部分地重迭。由于移位信号VSRIO1-VSRIO4依序地被致能，因 此，开关电路1003^10034的开关元件1005依序地被导通且开关电路1003^10034的开关 元件1007依序地不导通。此时，开关电路1003^100 的开关元件1006也根据反相移位 信号Bvsrio1-BVSRIO4而依序地被导通。当提供至奇数级的开关电路Ioos1及100 的 移位信号VSRlO1及VSRlO3的一者被致能时，对应的开关电路1003^10033则将输入信号 P2输出至各自的节点moo来作为对应的驱动信号S1Z^3，即驱动信号S1Z^3被致能。当 提供至偶数级的开关电路100 及100 的移位信号VSRlO2及VSRlO4被致能时，对应的 开关电路10032/10034则将输入信号P 3输出至各自的节点moo来作为驱动信号S2Z^4， 即驱动信号被致能。此外，对移位信号Vsrio1-Vsrio4W每一者而言，当其处 于不被致能状态(处于高电平)时，对应的开关电路的开关元件1005与1006不导通且开 关元件1007导通，以使得对应的开关电路将接地端GND的电压信号输出至各自的节点 NlOO来作为对应的驱动信号，即驱动信号不被致能。
根据上述图10的扫描驱动装置1000可得知，多级开关电路1003^100、共享一 个缓冲单元1002。因此，扫描驱动装置1000占有较小的空间，适用于窄化边框设计的显 示面板。即使缓冲单元1002具有较大的驱动能力，扫描驱动装置1000占有的空间不会 大幅地增加。
产生移位信号Vsrio1-Vsrio4与反相移位信号Bvsrio1-Bvskm的移位寄存 器1001具有几种实施方法。参阅图12，移位寄存器12产生提供至图10的开关电路 ioo3rioo34的移位信号Vsrio1-Vsrio4与反相移位信号Bvsrio1-Bvsrkv 移位寄 存器12包括移位寄存单元120「1204，且每一移位寄存单元具有相同的架构。为了清 楚说明，以下将以移位寄存单元UO1为例来进行说明。移位寄存单元UO1包括开关单 元1200、电容器1201、以及反相单元1202及1203。开关单元1200的输入端接收起 始信号，且其输出端耦接节点N120。开关单元1200受控于时钟信号CKV与时钟信号 XCKV，其中，时钟信号CKV与时钟信号XCKV互为反相。电容器1201耦接于节点 N120与接地端GND之间。反相单元1202的输入端耦接节点N120，且其输出端耦接节 点N121。反相单元1202于节点N121上产生对应的反相移位信号BVSRlOlt5反相单元 1203的输入端耦接节点N121，且其输出端耦接输出节点N122。反相单元1203在输出 节点m22产生对应的移位信号VSRlOlt5根据图12可得知，除了移位寄存单元1204以 外，移位寄存单元Uo1-Uo3所产生的移位信号VSRIO1-VSRIO3分别作为下一级移位寄存 器的起始信号，而移位寄存单元UO1接收信号STV以作为其起始信号。
由移位寄存单元120i所产生的移位信号VSRlO1则传送至图10中开关电路IOOS1 的开关元件1005与1007的控制端，而反相移位信号BVSRlO1则传送至开关电路IOOS1 的开关元件1006的控制端。移位寄存单元1202-1204进行与移位寄存单元UO1相同的操作。
图13是表示图12的移位寄存器12的信号时序图。参阅图13，为了能清楚表示 移位寄存器12所产生的移位信号vsrio「vsrio4以及反相移位信号Bvsrio1-Bvsrio4 与开关电路1003^100 所产生的驱动信号S1I4间的关系，图13中绘制输入信号P2及 P3,以能建立与图11的信号时序图之间的关连性。
图14是表示另一移位寄存器的实施例。参阅图14，移位寄存器14产生 提供至图10的开关电路1003^100 的移位信号VSRIO1-VSRIO4与反相移位信号 BVSRIO1-BVSRIO40 移位寄存器14包括移位寄存单元Ho1-Ho4,且每一移位寄存单元 具有相同的架构。为了清楚说明，以下将以移位寄存单元HO1为例来进行说明。移位寄 存单元HO1包括开关单元1400、电容器1401以及反相单元1402-1404。开关单元1400的 输入端接收起始信号，且其输出端耦接节点N140。开关单元1400受控于时钟信号CKV 与时钟信号XCKV，其中，时钟信号CKV与时钟信号XCKV互为反相。电容器1401耦 接于节点N140与N141之间。反相单元1402的输入端耦接节点N141，且其输出端耦接 节点N142。反相单元1402于节点N142上产生对应的反相移位信号BVSRlOlt5反相单 元1403的输入端耦接节点N142，且其输出端耦接节点N141。反相单元1404的输入端耦 接节点N142，且其输出端耦接输出节点N143。反相单元1404在输出节点N143上产生 对应的移位信号VSRlOlt5根据图14可得知，除了移位寄存单元1404以外，移位寄存单 元Ho1-Ho3所产生的移位信号Vsrio1-Vsrio3分别作为下一级移位寄存器的起始信号， 而移位寄存单元HO1接收信号STV以作为其起始信号。
由移位寄存单元HO1所产生的移位信号VSRlO1则传送至图10中开关电路IOOS1 的开关元件1005与1007的控制端，而反相移位信号BVSRlO1则传送至开关电路IOOS1 的开关元件1006的控制端。移位寄存单元1402-1404进行与移位寄存单元HO1相同的操作。
图14的移位寄存器14的信号时序图，如图13所示。
图15是表示根据本发明实施例的电子系统。电子系统15可以是可携式装置(例 如个人数字助理(personal digital assistant，PDA))、数字相机、笔记本型计算机、桌上型计算机、移动电话、显示屏幕装置、投影机、电子书、数字相框、电视机、车用显示器 或携带型DVD播放器等等。一般来说，电子系统15包括输入单元150及显示装置160。 此外，输入单元150耦接显示装置160，且提供多个输入信号(例如图像信号)至显示装 置160。显示装置160包括控制器161与图2的显示面板2。显示面板2具有图3的扫 描驱动装置3或图10的扫描驱动装置1000。控制器161接收来自输入单元150的输入信 号。控制器161耦接至显示面板2，且根据接收的输入信号而提供多个控制信号(例如起 始脉冲)或图像数据等等至显示面板2。
本发明虽以较佳实施例揭露如上，然其并非用以限定本发明的范围，任何所属 技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可做些许的更动与润 饰，因此本发明的保护范围当视所附的权利要求范围所界定者为准。
权利要求
1.一种驱动装置，用以输出多个驱动信号，且该等驱动信号依序地被致能，该驱动 装置包括一移位寄存器，包括多级串接的移位寄存单元，其中，该等移位寄存单元分别产生 多个移位信号，且该等移位信号依序地被致能；一缓冲单元，用以接收至少一输入信号，其中，该至少一输入信号周期性地被致 能，且该缓冲单元缓冲输出该至少一输入信号；以及多个开关电路，分别耦接该等移位寄存单元以接收该等移位信号；其中，该等开关电路共同耦接该缓冲单元以接收该至少一输入信号，且该等开关电 路根据该等移位信号的致能而依序地输出该至少一输入信号来作为该等驱动信号。
2.根据权利要求1所述的驱动装置，其中，该缓冲单元接收一第一输入信号且缓冲输 出该第一输入信号，该等开关电路接收该第一输入信号，且该等开关电路根据该等移位 信号的致能而依序地导通以分别输出该第一输入信号来作为该等驱动信号。
3.根据权利要求2所述的驱动装置，其中，每一该开关电路包括一第一开关元件，具有接收对应的该移位信号的控制端、接收该第一输入信号的第 一端、以及耦接一第一节点的第二端；一第二开关元件，具有接收对应的该移位信号的控制端、耦接该第一节点的第一 端、以及耦接一接地端的第二端；以及一第三开关元件，具有接收对应的一反相移位信号的控制端、接收该第一输入信号 的第一端、以及耦接该第一节点的第二端，其中，该反相移位信号与对应的该移位信号 互为反相；其中，该第一开关元件与该第二开关元件不同时导通，该第一开关元件与该第三开 关元件同时导通，且每一该开关电路于该第一节点产生对应的该驱动信号。
4.根据权利要求3所述的驱动装置，其中，每一该移位寄存单元包括一第一开关单元，具有接收一起始信号的输入端以及耦接一第二节点的输出端，且 受控于一第一时钟信号与一第二时钟信号，其中，该第一时钟信号与该第二时钟信号互 为反相；一第一反相单元，具有耦接该第二节点的输入端以及耦接一第三节点的输出端；一电容器，耦接于该第二节点与该接地端之间；一输出单元，耦接于该第三节点与一输出节点之间，用以在该输出节点上产生对应 的该移位信号；以及一第二反相单元，具有耦接该第三节点的输入端以及产生一输出信号的输出端，其 中，该第二反相单元产生该输出信号以作为后一级的该移位寄存单元的该起始信号。
5.根据权利要求3所述的驱动装置，其中，每一该移位寄存单元包括一第一开关单元，具有接收一起始信号的输入端以及耦接一第二节点的输出端，且 受控于一第一时钟信号与一第二时钟信号，其中，该第一时钟信号与该第二时钟信号互 为反相；一电容器，耦接于该第二节点与一第三节点之间；一第一反相单元，具有耦接该第三节点的输入端以及耦接一第四节点的输出端，其 中，该第一反相单元于该第四节点上产生一控制信号；一第二反相单元，具有耦接该第四节点的输入端以及耦接该第三节点的输出端； 一输出单元，耦接于该第四节点与一输出节点之间，用以在该输出节点上产生对应 的该移位信号；以及一第三反相单元，具有耦接该第四节点的输入端以及耦接一第五节点的输出端，其 中，该第三反相单元在该第五节点上产生一输出信号以作为后一级的该移位寄存单元的 该起始信号。
6.根据权利要求1所述的驱动装置，其中，该缓冲单元包括一第一缓冲元件，用以接收一第一输入信号且缓冲输出该第一输入信号；以及 一第二缓冲元件，用以接收一第二输入信号且缓冲输出该第二输入信号，其中，该 第一输入信号与该第二输入信号交错地被致能；其中，对应奇数级的该等移位寄存单元的该等开关电路接收该第一输入信号，且根 据对应的该等移位信号的致能而依序地导通以分别输出该第一输入信号来作为对应的该 等驱动信号；以及其中，对应偶数级的该等移位寄存单元的该等开关电路接收该第二输入信号，且根 据对应的该等移位信号的致能而依序地导通以分别输出该第二输入信号来作为对应的该 等驱动信号。
7.根据权利要求6所述的驱动装置，其中，每一该开关电路包括一第一开关元件，具有接收对应的该移位信号的控制端、第一端以及耦接一第一节 点的第二端；一第二开关元件，具有接收对应的该移位信号的控制端、耦接该第一节点的第一 端、以及耦接一接地端的第二端；以及一第三开关元件，具有接收一反相移位信号的控制端、第一端以及耦接该第一节点 的第二端，其中，该反相移位信号与对应的该移位信号互为反相；其中，在对应该等奇数级的移位寄存单元的该等开关电路中，该等第一开关元件的 第一端与该第等三开关元件的第一端接收该第一输入信号；其中，在对应该等偶数级的移位寄存单元的该等开关电路中，该等第一开关元件的 第一端与该等第三开关元件的第一端接收该第二输入信号；其中，对于每一该开关电路而言，该第一开关元件与该第二开关元件不同时导通， 该第一开关元件与该第三开关元件同时导通，且于该第一节点产生对应的该驱动信号。
8.根据权利要求7所述的驱动装置，其中，每一该移位寄存单元包括一第一开关单元，具有接收一起始信号的输入端以及耦接一第二节点的输出端，且 受控于一第一时钟信号与一第二时钟信号，其中，该第一时钟信号与该第二时钟信号互 为反相；一电容器，耦接于该第二节点与该接地端之间；一第一反相单元，具有耦接该第二节点的输入端以及耦接一第三节点的输出端，其 中，该第一反相单元于该第三节点上产生对应的该反相移位信号；以及一第二反相单元，具有耦接该第三节点的输入端以及耦接一输出节点的输出端，用 以在该输出节点上产生对应的该移位信号，其中，该第二反相单元产生该移位信号以作 为后一级的该移位寄存单元的该起始信号。
9.根据权利要求7所述的驱动装置，其中，每一该移位寄存单元包括一第一开关单元，具有接收一起始信号的输入端以及耦接一第二节点的输出端，且 受控于一第一时钟信号与一第二时钟信号，其中，该第一时钟信号与该第二时钟信号互 为反相；一电容器，耦接于该第二节点与一第三节点之间；一第一反相单元，具有耦接该第三节点的输入端以及耦接一第四节点的输出端，其 中，该第一反相单元于该第四节点上产生对应的该反相移位信号；一第二反相单元，具有耦接该第四节点的输入端以及耦接该第三节点的输出端；以及一第三反相单元，具有耦接该第四节点的输入端以及耦接一输出节点的输出端，用 以在该输出节点上产生对应的该移位信号，其中，该第三反相单元产生该移位信号以作 为后一级的该移位寄存单元的该起始信号。
10.—种显示面板，包括 一显示阵列；一扫描驱动装置，包括一权利要求1所述的驱动装置，用以产生多个驱动信号， 并通过多条扫描线将该等驱动信号提供至该显示阵列，其中，该等驱动信号依序地被致 能；以及一数据驱动装置，用以通过多条数据线提供多个数据信号至该显示阵列。
全文摘要
本发明提供一种驱动装置，用以输出多个驱动信号，且这些驱动信号依序地被致能。此驱动装置包括移位寄存器、缓冲单元以及多个开关电路。移位寄存器包括多级串接的移位寄存单元。这些移位寄存单元分别产生多个移位信号，且这些移位信号依序地被致能。缓冲单元接收至少一输入信号。此输入信号周期性地被致能，且缓冲单元缓冲输出输入信号。开关电路分别耦接移位寄存单元以接收移位信号。这些开关电路共同耦接缓冲单元以接收输入信号。这些开关电路根据移位信号的致能而依序地输出输入信号来作为驱动信号。
文档编号H03K17/56GK102024401SQ20091017754
公开日2011年4月20日 申请日期2009年9月15日 优先权日2009年9月15日
发明者刘炳麟, 陈泽源 申请人:统宝光电股份有限公司