专利名称：振荡电路及其控制方法
技术领域：
本发明涉及一种振荡电路及其控制方法，尤其涉及由CMOS电路构成的振荡电路 及其控制方法。
背景技术：
在用作基准时钟产生源的振荡电路中，广泛采用在CMOS倒相器的输入输出之间 以并联形式连接有晶体振子等压电振子和反馈电阻元件的电路。专利文献1公开了在这种 振荡电路中抑制振荡停止时无用的电流消耗的技术。专利文献1的振荡电路设置有控制电 路，该控制电路中，由MOS晶体管构成反馈电阻，将通过串联连接电阻值低于该MOS晶体管 的第2反馈电阻和电容元件而形成的串联电路，与上述MOS晶体管并联连接，由振荡停止用 信号将CMOS倒相器的输入端子或输出端子保持为所希望的电位。并且，通过振荡停止用信 号使MOS晶体管截止。 另一方面，专利文献2记载的振荡电路以加快振荡的起动为目的，在放大器的输 入侧或输出侧设置检测电源电压的上升并产生触发的触发电路，由触发电路向振荡电路提 供触发脉冲并起动振荡。 另外，作为相关技术，专利文献3记载的振荡电路以促进正常振荡为目的，设置振 荡起动电路，在振荡电路的外部形成与反馈电阻并联连接的振子、和与该振子的一方端子 连接并与该振子一起被封装化的振荡器，通过外部信号实现导通并将该端子接地，起动带 反馈电阻的放大器振荡。 专利文献1 :日本特开平7-193427号公报
专利文献2 :日本特开昭59-205802号公报
专利文献3 :日本特开平11-308051号公报
以下的分析是在本发明中提供的。 例如，在汽车用电子钥匙等便携式电子设备中，具有电池和由电池提供电源的振 荡电路。并且，设有根据由振荡电路生成的振荡信号而动作的预定的电路，以便能够发送预 定的代码信号。在这种预定的电路中，在待机模式下设为始终由电池提供电源的状态，只在 预定的电路动作时工作以使电源电流流过，由此实现低消耗电流。振荡电路也同样，专利文 献1的振荡电路优选作为在这种待机模式下动作的振荡电路。 可是，在电子钥匙等中，钥匙涉及的代码比较简单，因此发送代码信号的时间本身 极短。例如，发送几十字节所需要的时间有l毫秒就足够了。与此相对，为了发送代码信 号，从起动振荡电路而开始振荡到向预定的电路提供稳定状态的振荡信号所花费的时间非 常长。在这种情况下，电池是在起动振荡电路所需的时间中被消耗。专利文献l的振荡电 路虽然能够抑制振荡停止时的无用的电流消耗，但是不能抑制起动振荡电路时所产生的电 流消耗。 根据专利文献2的记载，在接通电源后到振荡波形成为实际使用时不成问题的大 小为止，例如在振荡频率为数MHz时需要几毫秒 十几毫秒。并且，本发明人确认得知在振荡频率为10MHz时需要几百微秒 几毫秒。 另一方面，根据专利文献2记载的振荡电路，通过向输入端提供触发脉冲，能够将 上述的起动加快为几分之一。但是，在由于触发脉冲而使得输入端暂且接地的情况下，使其 恢复时约需要3x (100i!s)。 S卩，例如设为输入端的电容(C二30pF)、反馈电阻的电阻值(R =1MQ)，则时间常数t (30iis) = R(1MQ) XC(30pF))。这与实际的振荡开始时间大致 相同，在专利文献2中记述为在触发脉冲解除后立即起动，但实际判明在触发脉冲解除后 存在较短的偏置稳定时间。即，在从电源接通后解除时，到偏置稳定后再次需要偏置稳定时 间。另外，专利文献2记载的振荡电路检测电源电压的上升并产生触发，所以不能构成以待 机模式动作的振荡电路。
发明内容
本发明的一个方面(侧面)涉及的振荡电路，具有放大器，由CMOS逻辑反转型 电路构成，以并联形式将压电振子和反馈电阻元件连接在输入输出之间；和控制电路，由 CMOS逻辑电路构成，在振荡起动之前使放大器的输入输出电平固定而停止振荡，在振荡起 动开始时解除输入输出电平的固定，在振荡起动开始的预定时间之后，向放大器的输出端 提供脉冲信号。 本发明的其他方面(侧面)涉及的振荡电路的控制方法，该振荡电路具有放大器，
该放大器由CMOS逻辑反转型电路构成，以并联形式将压电振子和反馈电阻元件连接在输
入输出之间，所述振荡电路的控制方法包括以下步骤向放大器提供电源，并且在振荡起动
之前，使放大器的输入输出电平固定而停止振荡；在振荡起动开始时解除输入输出电平的
固定；以及在振荡起动开始的预定时间之后，向放大器的输出端提供脉冲信号。 根据本发明，能够以待机模式动作，并且縮短振荡的起动时间，抑制振荡的电流消耗。
图1是表示本发明的实施方式涉及的振荡电路的结构的图。 图2是本发明的第1实施例涉及的振荡电路的电路图。 图3是表示本发明的第1实施例涉及的振荡电路的动作的时序图。 图4是本发明的第2实施例涉及的振荡电路的电路图。 图5是表示本发明的第2实施例涉及的振荡电路的动作的时序图。 图6是本发明的第3实施例涉及的振荡电路的电路图。 图7是本发明的第4实施例涉及的振荡电路的电路图。 图8是本发明的第5实施例涉及的振荡电路的电路图。 图9是本发明的第6实施例涉及的振荡电路的电路图。
具体实施例方式
图1是表示本发明的实施方式涉及的振荡电路的结构的图。在图1中，振荡电路 具有放大器(ll)，由CMOS逻辑反转型电路构成，以并联形式将压电振子(12)和反馈电阻 元件(13)连接在输入输出之间；和控制电路(14)，由CMOS逻辑电路构成，在振荡起动之前使放大器(11)的输入输出电平固定而停止振荡，在振荡起动开始时解除输入输出电平的
固定，在振荡起动开始的预定时间之后，向放大器(11)的输出端提供脉冲信号。
在本发明的振荡电路中，放大器由倒相器电路构成，放大器具有第1开关元件，
与倒相器电路的输入端连接；和第2开关元件，与反馈电阻元件串联连接，并和反馈电阻元
件一起与压电振子并联连接，控制电路，在振荡起动之前，通过第1开关元件将倒相器电路
的输入端固定为高电平或低电平，并且使第2开关元件处于截止状态，在振荡起动开始时，
解除倒相器电路的输入端的固定，并且使第2开关元件处于导通状态。 在本发明的振荡电路中，所述放大器由2输入的NAND电路构成，在NAND电路的
一方输入端子上连接压电振子和反馈电阻元件的一端，控制电路，在振荡起动之前，将NAND
电路的另一方输入端子设为低电平，在振荡起动开始时，将NAND电路的另一方输入端子设
为高电平。 在本发明的振荡电路中，放大器由2输入的N0R电路构成，在NOR电路的一方输入 端子上连接压电振子和反馈电阻元件的一端，控制电路，在振荡起动之前，将NOR电路的另 一方输入端子设为高电平，在振荡起动开始时，将NOR电路的另一方输入端子设为低电平。
在本发明的振荡电路中，放大器由拍频倒相器(Clocked inverter)电路构成，控 制电路，在振荡起动之前，以不使拍频倒相器电路作为倒相器电路发挥作用的方式，设定拍 频倒相器电路的时钟端子的电平，在振荡起动开始时，以使拍频倒相器电路作为倒相器电 路发挥作用的方式，设定拍频倒相器电路的时钟端子的电平。 在本发明的振荡电路中，放大器具有第一第1导电型晶体管、第二第1导电型晶体 管和第2导电型晶体管，第一第1导电型晶体管的源极连接到第1电源，漏极连接到第二第 1导电型晶体管的源极，栅极作为放大器的控制端，第二第1导电型晶体管的漏极连接到第 2导电型晶体管的漏极并作为放大器的输出端，栅极作为放大器的输入端，第2导电型晶体 管的源极连接到第2电源，栅极作为放大器的输入端，控制电路，在振荡起动之前，将放大 器的控制端设定为第1电源侧的电位，在振荡起动开始时，将放大器的控制端设定为第2电 源侧的电位。 在本发明的便携式电子设备中，具有上述的振荡电路和向该振荡电路提供电源的 电池。 根据上述的振荡电路，在振荡起动之前设为使放大器的输入输出电平固定而停止 振荡的待机模式，在振荡起动开始时，解除输入输出电平的固定，在振荡起动开始的预定时 间之后，向放大器的输出端提供脉冲信号，加快振荡动作。因此，能够抑制振荡电路的电流 消耗。 下面，根据实施例并参照电路图进行具体说明。
[实施例1] 图2是本发明的第1实施例涉及的振荡电路的电路图。在图2中，振荡电路包括 CMOS结构的倒相器电路INV、晶体振子Xtal、电阻元件Rl、电容元件Cl和C2、 NM0S晶体管 Ql和Q3、 PM0S晶体管Q2、以及CMOS结构的控制电路14a。 倒相器电路INV作为放大器发挥作用，在输入端连接有电容元件Cl的一端、NM0S 晶体管Q1的漏极、晶体振子Xtal的一端、电阻元件R1的一端。并且，在输出端连接有电容 元件C2的一端、NM0S晶体管Q3的漏极、晶体振子Xtal的另一端、PM0S晶体管Q2的一端。
6PM0S晶体管Q2的另一端与电阻元件Rl的另一端连接。电容元件CI的另一端、NMOS晶体
管Ql的源极、电容元件C2的另一端、NMOS晶体管Q3的源极全部接地。 控制电路14a由CMOS逻辑电路构成，具有端子SO、 Sl、 S2，向端子SO输入振荡电
路的起动信号，将端子SI连接到NMOS晶体管Ql的栅极和PMOS晶体管Q2的栅极，将端子
S2连接到NMOS晶体管Q3的栅极。控制电路14a在端子SO从低(L)电平成为高(H)电平
时，立即使端子S1从高电平成为低电平，在预定时间之后的固定期间内，使端子S2保持高
电平。为了控制从端子S2输出的脉冲信号，例如内置有单触发电路。 下面，说明振荡电路的动作。图3是表示本发明的第1实施例涉及的振荡电路的动作的时序图。在图3中，在输入振荡电路的起动信号的时刻t0以前处于待机模式。在该状态下，端子S0的电平是低电平，端子S1的电平是高电平，端子S2的电平是低电平。因此，NMOS晶体管Ql处于导通状态，PMOS晶体管Q2处于截止状态，NMOS晶体管Q3处于截止状态。因此，倒相器电路INV的输入电压VI被固定为低电平，输出电压V2被固定为高电平。由于PMOS晶体管Q2处于截止状态，所以电流不会从倒相器电路INV的输出端(OUT)经由电阻元件Rl流向导通状态的NMOS晶体管Ql。在待机模式下，只要倒相器电路INV和控制电路14a是CMOS结构，就几乎不会流过电源电流。 在时刻t0，作为振荡电路的起动信号，高电平输入到端子SO上时，控制电路14a使端子SI成为低电平。因此，NMOS晶体管Ql处于截止状态，PMOS晶体管Q2处于导通状态，电流从倒相器电路INV的输出端(OUT)经由电阻元件Rl流向倒相器电路INV的输入端一侧，对电容元件C1充电。因此，倒相器电路INV的输入电压Vl从低电平向高电平逐渐上升。
在时刻tl，在输入电压VI达到电源与接地的中间电位附近时，倒相器电路INV作为反转放大器发挥作用，输出电压V2向中间电位下降。 在从时刻t0经过预定时间后的时刻t2，控制电路14a使S2成为高电平并一直持续到时刻t3。在此，时刻t2是输出电压V2达到电源与接地的大致中间电位的时刻。NMOS晶体管Q3处于导通状态，输出电压V2成为低电平。随之，输入电压VI要经由电阻元件Rl向低电平变化，但由于电阻元件R1的电阻值比较高，所以不会立即成为低电平而停留在中间电位。 在到达与触发脉冲的宽度(t3-t2)相应的时刻t3时，控制电路14a使端子S2返回低电平。NMOS晶体管Q3处于截止状态，输入电压VI处于中间电位，所以输出电压V2返回中间电位。 这样，通过施加使倒相器电路INV的输出成为低电平的触发脉冲，在时刻t4，振荡开始加快，在时刻t5，振荡成为稳定状态。振荡信号从输出OUT输出到振荡电路的外部。
另外，在以上的说明中，在时刻tO以前，由处于导通状态的NMOS晶体管Ql把倒相器电路INV的输入电压V1固定为低电平，但也可以通过其他方法将输入电压V1固定为高电平。该情况下，输出电压V2被固定为低电平，并在时刻tl向中间电压上升。
根据由如上所述的倒相器电路INV构成的振荡电路，在振荡起动之前，使倒相器电路INV的输入输出电平固定并停止振荡，使电流消耗几乎为零。另外，在振荡起动开始的预定时间之后，向倒相器电路INV的输出端提供脉冲信号(触发脉冲)，能够加快振荡动作。因此，振荡电路的起动縮短，能够抑制因振荡的起动产生的电流消耗。
[实施例2]
图4是本发明的第2实施例涉及的振荡电路的电路图。在图4中，与图2相同的标号表示相同部件，并省略其说明。第2实施例的振荡电路与图2相比，去除了 NM0S晶体管Q1、PM0S晶体管Q2，设置2输入的NAND电路NAND取代倒相器电路INV。并且，控制电路14b具有端子S1B，从端子S1B向NAND电路NAND的一方输入端输出与从图2中的端子Sl输出的信号反相的信号。在NAND电路NAND的另一方输入端连接有电阻元件R1的一端、电容元件Cl的一端、晶体振子Xtal的一端。并且，在NAND电路NAND的输出端连接有电容元件C2的一端、晶体振子Xtal的另一端、电阻元件Rl的另一端、NM0S晶体管Q3的漏极。
下面，说明振荡电路的动作。图5是表示本发明的第2实施例涉及的振荡电路的动作的时序图。在图5中，在输入振荡电路的起动信号的时刻t0以前处于待机模式。在该状态下，端子S0、端子S1B、端子S2的电平都是低电平。因此，NM0S晶体管Q3处于截止状态，NAND电路NAND的输出0UT(输出电压V2)被固定为高电平。因此，NAND电路NAND的另一方输入端(输入电压V1)根据经由了电阻元件R1的电压而被固定为高电平。在待机模式下，只要NAND电路NAND和控制电路14b是CMOS结构，就几乎不会流过电源电流。
在时刻t0，作为振荡电路的起动信号，高电平输入到端子S0上时，控制电路14b使端子S 1B成为高电平。因此，NAND电路NAND的输出0UT(输出电压V2)快速成为低电平。随之，NAND电路NAND的另一方输入端(输入电压VI)经由电阻元件R1逐渐向低电平变化。
在时刻tl，在输入电压VI达到电源与接地的中间电位附近时，NAND电路NAND作为反转放大器发挥作用，输出电压V2向中间电位上升。 在从时刻t0经过预定时间后的时刻t2，控制电路14b使S2成为高电平并一直持续到时刻t3。在此，时刻t2是输出电压V2达到电源与接地的大致中间电位的时刻。NM0S晶体管Q3处于导通状态，输出电压V2成为低电平。随之，输入电压VI要经由电阻元件Rl向低电平变化，但由于电阻元件R1的电阻值比较高，所以不会立即成为低电平而停留在中间电位。 在到达与触发脉冲的宽度(t3-t2)相应的时刻t3时，控制电路14b使端子S2返回低电平。NM0S晶体管Q3处于截止状态，输入电压VI处于中间电位，所以输出电压V2返回中间电位。 这样，通过施加使NAND电路NAND的输出成为低电平的触发脉冲，在时刻t4，振荡开始加快，在时刻t5，振荡成为稳定状态。 根据由如上所述的倒相器电路INV构成的振荡电路，与实施例1同样，在待机模式
下使电流消耗几乎为零。另外，能够抑制因振荡电路的起动产生的电流消耗。
[实施例3] 图6是本发明的第3实施例涉及的振荡电路的电路图。在图6中，与图2相同的标号表示相同部件，并省略其说明。第3实施例的振荡电路与图1相比，去除了 NM0S晶体管Q1、PM0S晶体管Q2，设置2输入的N0R电路NOR取代倒相器电路INV。端子Sl与NOR电路NOR的一方输入端连接。在NOR电路NOR的另一方输入端连接有电阻元件Rl的一端、电容元件Cl的一端、晶体振子Xtal的一端。并且，在NOR电路NOR的输出端连接有电容元件C2的一端、晶体振子Xtal的另一端、电阻元件R1的另一端、NM0S晶体管Q3的漏极。
下面，说明振荡电路的动作。表示第3实施例涉及的振荡电路的动作的时序图，除了时刻t0以前的待机模式之外，与图3相同。在时刻t0以前的待机模式下，NM0S晶体管
8Q3处于截止状态，为了从端子Sl向NOR电路NOR的一方输入端提供高电平，NOR电路NOR的输出0UT(输出电压V2)被固定为低电平。因此，NOR电路NOR的另一方输入端(输入电压V1)根据经由了电阻元件R1的电压被固定为低电平。 在时刻t0，作为振荡电路的起动信号，高电平输入到端子SO上时，控制电路14a使端子S1成为低电平。因此，NOR电路NOR的输出0UT(输出电压V2)快速达到高电平。随之，NOR电路NOR的另一方输入端(输入电压V1)经由电阻元件R1逐渐向高电平变化。
时刻tl之后的动作与第1实施例的振荡电路相同。
[实施例4] 图7是本发明的第4实施例涉及的振荡电路的电路图。在图7中，与图2相同的标号表示相同部件，并省略其说明。第4实施例的振荡电路与图2相比，去除了 NMOS晶体管Ql、 PMOS晶体管Q2，设置拍频倒相器电路15取代倒相器电路INV。拍频倒相器电路15具有PMOS晶体管Q4、Q5和NMOS晶体管Q6、Q7。 PMOS晶体管Q4将源极连接到电源Vdd，将漏极连接到PMOS晶体管Q5的源极，将栅极连接到端子Sl。 PMOS晶体管Q5将漏极和NMOS晶体管Q6的漏极一起作为拍频倒相器电路15的输出端(OUT)，将栅极和NMOS晶体管Q6的栅极一起作为拍频倒相器电路15的输入端。NMOS晶体管Q6将源极连接NMOS晶体管Q7的漏极。NM0S晶体管Q7将源极接地，将栅极连接到端子S1B。控制电路14c具有输出彼此反相的信号的端子S1、S1B。 下面，说明振荡电路的动作。表示第4实施例涉及的振荡电路的动作的时序图，在时刻t2以后的动作与图3相同。 在时刻tO以前的待机模式下，端子Sl、端子SlB分别是高电平、低电平。因此，PMOS晶体管Q4、NM0S晶体管Q7均处于截止状态，拍频倒相器电路15处于不动作状态，输入输出端处于浮动(Floating)状态。 在时刻tO，作为振荡电路的起动信号，高电平输入到端子SO上时，控制电路14c使端子Sl、端子S1B分别成为低电平、高电平。因此，PMOS晶体管Q4、NM0S晶体管Q7均导通，拍频倒相器电路15作为反转放大器处于动作状态，输入输出端成为电源与接地的中间电位(时刻tl)。 时刻t2之后的动作与第1实施例的振荡电路相同。[ooee][实施例5] 图8是本发明的第5实施例涉及的振荡电路的电路图。在图8中，与图7相同的标号表示相同部件，并省略其说明。第5实施例的振荡电路与图7相比，去除了 PMOS晶体管Q4并进行短路，并且去除了端子Sl。 下面，说明振荡电路的动作。表示第5实施例涉及的振荡电路的动作的时序图，在时刻t2以后的动作与图3相同。 在时刻t0以前的待机模式下，端子S1B是低电平。因此，NMOS晶体管Q7处于截止状态，由PMOS晶体管Q5和NMOS晶体管Q6构成的倒相器电路处于不动作状态，输入输出端处于浮动状态。 在时刻t0，作为振荡电路的起动信号，高电平输入到端子SO上时，控制电路14b使端子S1B成为高电平。因此，NMOS晶体管Q7导通，由PMOS晶体管Q5、NM0S晶体管Q6构成的倒相器电路作为反转放大器处于动作状态，输入输出端成为电源与接地的中间电位(时刻tl)。 时刻t2之后的动作与第1实施例的振荡电路相同。
[实施例6] 图9是本发明的第6实施例涉及的振荡电路的电路图。在图9中，与图7相同的标号表示相同部件，并省略其说明。第6实施例的振荡电路与图7相比，去除了 NM0S晶体管Q7并进行短路，并且去除了端子S1B。 下面，说明振荡电路的动作。表示第6实施例涉及的振荡电路的动作的时序图，在时刻t2以后的动作与图3相同。 在时刻t0以前的待机模式下，端子Sl是高电平。因此，PM0S晶体管Q4处于截止状态，由PM0S晶体管Q5和NM0S晶体管Q6构成的倒相器电路处于不动作状态，输入输出端处于浮动状态。 在时刻t0，作为振荡电路的起动信号，高电平输入到端子S0上时，控制电路14a使端子Sl成为低电平。因此，PM0S晶体管Q4导通，由PM0S晶体管Q5、 NM0S晶体管Q6构成的倒相器电路作为反转放大器处于动作状态，输入输出端成为电源与接地的中间电位(时刻tl)。 时刻tl之后的动作与第1实施例的振荡电路相同。 在以上的各个实施例中，说明了通过使NM0S晶体管Q3导通，向放大器的输出端提供使其成为低电平的触发脉冲的情况。但是，不限于此，也可以取而代之设置向放大器的输出端提供使其成为高电平的触发脉冲的单元，加快振荡起动。 此外，上述专利文献的公开内容引用到本说明书中。在本发明的全部公开内容(包括权利要求的范围)的范围内，可进一步根据其基本技术思想进行实施方式及实施例的变更、调整。并且，在本发明的权利要求范围内，可进行各种公开要素的多种组合及选择。即，本发明当然包括包含权利要求范围在内的所有公开内容及本领域技术人员可根据其技术思想获得的各种变形、修改。
权利要求
一种振荡电路，其特征在于，具有放大器，由CMOS逻辑反转型电路构成，以并联形式将压电振子和反馈电阻元件连接在输入输出之间；和控制电路，由CMOS逻辑电路构成，在振荡起动之前使所述放大器的输入输出电平固定而停止振荡，在振荡起动开始时解除所述输入输出电平的固定，在振荡起动开始的预定时间之后，向所述放大器的输出端提供脉冲信号。
2. 根据权利要求l所述的振荡电路，其特征在于， 所述放大器由倒相器电路构成，所述放大器具有 第1开关元件，与所述倒相器电路的输入端连接；禾口第2开关元件，与所述反馈电阻元件串联连接，并和所述反馈电阻元件一起与所述压 电振子并联连接，所述控制电路，在振荡起动之前，通过所述第1开关元件将所述倒相器电路的输入端 固定为高电平或低电平，并且使所述第2开关元件处于截止状态，在振荡起动开始时，解除 所述倒相器电路的输入端的固定，并且使所述第2开关元件处于导通状态。
3. 根据权利要求l所述的振荡电路，其特征在于， 所述放大器由2输入的NAND电路构成，在所述NAND电路的一方输入端子上连接所述压电振子和所述反馈电阻元件的一端， 所述控制电路，在振荡起动之前，将所述NAND电路的另一方输入端子设为低电平，在 振荡起动开始时，将所述NAND电路的另一方输入端子设为高电平。
4. 根据权利要求l所述的振荡电路，其特征在于， 所述放大器由2输入的NOR电路构成，在所述NOR电路的一方输入端子上连接所述压电振子和所述反馈电阻元件的一端， 所述控制电路，在振荡起动之前，将所述NOR电路的另一方输入端子设为高电平，在振 荡起动开始时，将所述NOR电路的另一方输入端子设为低电平。
5 根据权利要求l所述的振荡电路，其特征在于， 所述放大器由拍频倒相器电路构成，所述控制电路，在振荡起动之前，以不使所述拍频倒相器电路作为倒相器电路发挥作 用的方式，设定所述拍频倒相器电路的时钟端子的电平，在振荡起动开始时，以使所述拍频 倒相器电路作为倒相器电路发挥作用的方式，设定所述拍频倒相器电路的时钟端子的电 平。
6. 根据权利要求l所述的振荡电路，其特征在于，所述放大器具有第一第1导电型晶体管、第二第1导电型晶体管和第2导电型晶体管， 所述第一第1导电型晶体管的源极连接到第1电源，漏极连接到所述第二第1导电型晶体管的源极，栅极作为所述放大器的控制端，所述第二第1导电型晶体管的漏极连接到所述第2导电型晶体管的漏极并作为所述放大器的输出端，栅极作为所述放大器的输入端，所述第2导电型晶体管的源极连接到第2电源，栅极作为所述放大器的输入端， 所述控制电路，在振荡起动之前，将所述放大器的控制端设定为所述第1电源侧的电位，在振荡起动开始时，将所述放大器的控制端设定为所述第2电源侧的电位。
7. —种便携式电子设备，具有权利要求1 6中任一项所述的振荡电路和向该振荡电 路提供电源的电池。
8. —种振荡电路的控制方法，该振荡电路具有放大器，该放大器由CMOS逻辑反转型电 路构成，以并联形式将压电振子和反馈电阻元件连接在输入输出之间，所述振荡电路的控 制方法的特征在于，包括以下步骤向所述放大器提供电源，并且在振荡起动之前，使所述放大器的输入输出电平固定而 停止振荡；在振荡起动开始时解除所述输入输出电平的固定；以及 在振荡起动开始的预定时间之后，向所述放大器的输出端提供脉冲信号。
全文摘要
一种振荡电路及其控制方法，抑制振荡的电流消耗。上述振荡电路具有放大器(11)，由CMOS逻辑反转型电路构成，以并联形式将压电振子(12)和反馈电阻元件(13)连接在输入输出之间；和控制电路(14)，由CMOS逻辑电路构成，在振荡起动之前使放大器(11)的输入输出电平固定而停止振荡，在振荡起动开始时解除输入输出电平的固定，在振荡起动开始的预定时间之后，向放大器(11)的输出端提供脉冲信号。
文档编号H03K3/353GK101714863SQ20091020448
公开日2010年5月26日 申请日期2009年9月29日 优先权日2008年9月29日
发明者五十岚初日出 申请人:恩益禧电子股份有限公司