专利名称：：通过提取dds谐波及镜像实现的宽带矢量信号合成系统的制作方法
技术领域：
：本发明涉及一种宽带信号的产生方式，尤其适用于宽带矢量信号的合成，对于军事、航天、通信以及仪表行业都具有极为广泛的用途，具体地说是通过提取DDS输出信号中的谐波分量及镜像分量来增加DDS输出频率带宽，从而实现宽带矢量合成的频率合成系统。
背景技术：
：直接数字式频率合成模块DDS能够产生数字调制的频率信号，但它受限于采样定理，输出信号频率低于奈奎斯特频率。因此，要实现宽带矢量信号合成，目前有两种方法，一种是不断提高采样频率，从而实现输出带宽的增加；另一种是用DDS产生一个基带信号，再通过混频、倍频等方法来进行频率扩展。前一种方法受限于加工工艺，采样频率不会提高得到太多，因此，它的输出频率范围不会很宽。使用后一种方法时，混频所产生的交调信号、混频本振信号等都会在很大程度上影响输出频谱的纯度，倍频过程中也会产生一些具有复杂频率分量的杂散信号，为了对频率扩展过程中所产生的各种杂散信号进行抑制，需要在系统中设计大量的滤波电路，因而导致系统的设备量庞大，控制复杂，不利于科技进步及成本控制，同时，由于设备量庞大，可靠性也会降低。因此，迫切需要发明一种新的技术来适应现阶段的宽带矢量信号合成任务。
发明内容本发明的目的是针对现有的矢量信号合成系统无法简单、高效地完成宽带矢量信号合成任务的问题，提出了一种在不提高采样频率的前提下利用DDS直接输出DC10GHz的宽带矢量信号合成系统，它通过提取DDS输出的镜像频率分量及谐波频率分量，从而实现宽带矢量信号的合成。本发明的技术方案是通过提取DDS谐波及镜像实现的宽带矢量信号合成系统，它包括晶体振荡器、锁相环模块PLL、直接数字式频率合成模块、信号提取模块和中央处理单元，所述的晶体振荡器为频率合成系统提供系统时钟，晶体振荡器的信号输出端与锁相环模块PLL的参考时钟信号输入端相连，锁相环模块PLL的可变时钟信号输出端与直接数字式频率合成模块DDS的可变时钟信号输入端连接，直接数字式频率合成模块DDS的信号输出端与信号提取模块的信号输入端连接，直接数字式频率合成模块DDS、锁相环模块PLL和信号提取模块的控制信号输入端分别与中央处理单元各自对应的控制信号输出端连接，信号提取模块的信号输出端作为频率合成系统的矢量信号输出端输出矢量信号。本发明的有益效果本发明使用后，以往需要一个乃至两个机箱才能实现的宽带矢量信号的合成，将在一个组件内实现。本发明将以往被当作杂波滤除掉的DDS输出信号中的谐波分量及其镜像分量提取出来，作为系统输出。这样就极大地减少了在宽带矢量信号合成过程中的混频、倍频、滤波、放大等电路，降低成本、縮减系统体积的同时还能够避免在混频、倍频、滤波、放大等过程中可能产生的如本振泄漏、交调、谐波等最终会造成系统性能恶化的因素。采用本发明成果后，能够通过简单的电路得到一个宽带的矢量调制信号。在降低成本的同时，电路的縮减还有效地提高了系统的可靠性，使系统的结构更加紧凑。本发明的系统中，以高稳定度、低相噪温补晶振作为时钟，以低杂散、低相噪、高精度、高分辨率锁相环路作为DDS的可变时钟，在DDS后引入ALC电路来对DDS输出信号的电平加以控制，用滤波器模块Filtermodule来实现对DDS输出信号的频谱提纯，以中央处理器来控制PLL、DDS、ALC电路以及滤波器模块Filtermodule。在不提高采样频率的前提下，通过提取DDS输出的镜像分量及谐波分量，利用直接数字频率合成的方法输出DC10GHz的宽带矢量信号。本发明采用了可变时钟，以避免时钟及其谐波、K次信号及K次镜像信号落在非指定信道内，从而在很大程度上保证了宽带合成信号的频谱纯度；同时采用频率拼接的方法，避免了在时钟及其谐波频率附近信号功率的急剧下降，从而得到功率曲线较为平缓的输出信号。图1是本发明的结构示意图。图2是本发明的电原理图。图3(a)是AD9858在lGHz时钟下，即:fCLK=1GHz的输出仿真频谱图。图3(b)是AD9858在lGHz时钟下的输出信号包络。图4(a)是AD9858在800MHz时钟下，即faK=800MHz的输出仿真频谱图。图4(b)是AD9858在800MHz时钟下的输出信号包络。图5(a)是AD9858在900MHz时钟下，即faK=900MHz的输出仿真频谱图。图5(b)是AD9858在900MHz时钟下的输出信号包络。图6是图3(b)、图4(b)、图5(b)的幅度一频率包络合成图。图7所示的AD9858在DC10GHz频率范围内的输出幅度曲线。具体实施例方式下面结合附图和实施例对本发明作进一步的说明。如图1所示，通过提取DDS谐波及镜像实现的宽带矢量信号合成系统，它包括晶体振荡器、锁相环模块PLL、直接数字式频率合成模块DDS、信号提取模块和中央处理单元，所述的晶体振荡器为频率合成系统提供系统时钟，晶体振荡器的信号输出端与锁相环模块PLL的参考时钟信号输入端相连，锁相环模块PLL的可变时钟信号输出端与直接数字式频率合成模块DDS的可变时钟信号输入端连接，直接数字式频率合成模块DDS的信号输出端与信号提取模块的信号输入端连接，直接数字式频率合成模块DDS、锁相环模块PLL和信号提取模块的控制信号输入端分别与中央处理单元各自对应的控制信号输出端连接，信号提取模块的信号输出端作为频率合成系统的输出矢量信号。如图2所示，锁相环模块PLL包括鉴频鉴相器PFD、分频器X2、环路滤波器LoopFilter、压控振荡器Xl，耦合器C0UP1、射频放大器AMP4和带通滤波器BPF1，所述的鉴频鉴4相器PFD的一个信号输入端作为锁相环模块PLL的输入与晶体振荡器0SC1的信号输出端相连，鉴频鉴相器PFD的另一个信号输入端与分频器X2的信号输出端连接，鉴频鉴相器PFD的信号输出端与环路滤波器LoopFilter对应的信号输入端连接，环路滤波器LoopFilter的信号输出端与压控振荡器X1的信号输入端连接，压控振荡器X1的信号输出端与耦合器C0UP1的信号输入端连接，耦合器C0UP1的耦合端与分频器X2的信号输入端连接，耦合器C0UP1的信号输出端与射频放大器AMP4的信号输入端连接，射频放大器AMP4的信号输出端与带通滤波器BPF1的信号输入端连接，带通滤波器BPF1的信号输出端作为锁相环模块PLL的输出与直接数字式频率合成模块DDS的信号输入端相连。所述的环路滤波器包括电阻R1、R5、R9、R10、RR1和RR2，电容C1、C6、C7和C8;所述的带通滤波器BPF1包括电感L1-L7，电容C11、C2-C5、C9和CIO。如图2所示，直接数字式频率合成模块DDS包括单端转差分电路SDC、直接数字式频率合成器(型号可为AD9858)和差分转单端电路DSC，单端转差分电路SDC的信号输入端作为直接数字式频率合成模块DDS的输入与锁相环模块PLL的信号输出即带通滤波器BPF1的信号输出端连接，单端转差分电路SDC的信号输出端与直接数字式频率合成器的信号输入端连接，直接数字式频率合成器的信号输出端与差分转单端电路DSC的对应信号输入端连接，差分转单端电路DSC的信号输出端作为直接数字式频率合成模块DDS的输出与信号提取模块的对应信号输入端连接。所述的单端转差分电路SDC包括变压器TF1、电阻Rll、电容C27和C28;所述的差分转单端电路DSC包括变压器TF2、电阻R12和R13。如图2所示，信号提取模块包括滤波器模块Filtermodule和自动电平控制模块ALC。所述的滤波器模块Filtermodule的信号输入端作为信号提取模块的输入与直接数字式频率合成模块DDS的信号输出端连接，滤波器模块Filtermodule的信号输出端与自动电平控制模块ALC的信号输入端连接，自动电平控制模块ALC的信号输出端作为信号提取模块的输出即频率合成系统的输出射频信号。本发明的滤波器模块FilterModule根据系统要求进行设计，在宽带捷变频时，如图2所示，可以采用一组开关滤波组件，在没有宽带捷变频要求时，可以采用YIG滤波器。在发明从根本上来说遵守采样定理，它充分利用了DDS输出信号中的谐波及镜像频率分量。以AD9858为设计模型，有关系式<formula>formulaseeoriginaldocumentpage5</formula>式中，FTW为频率控制字，fM为时钟频率，AD9858有32位可编程频率寄存器，因此，分母是232。在各个频率段，最终提取频率与所设置频率及时钟频率之间有关系式f。=Mf^K士Nf犯T，其中M=0，1，2，......；N=1，2，3，.....。M=0，N=1表示在奈奎斯特频率以下提取信号，我们将这个频率段的信号定义为一次信号；M=l，N=1，f^-f^表示提取一次信号的镜像频率，我们称之为一次镜像；M=l，N=1，f^+f^表示提取信号的频率等于时钟频率加上一次信号的频率，这个频率落在时钟与时钟二次谐波之间，在图3(b)、图4(b)、图5(b)中表示为二次包络，因此，我们称之为二次信号；M=2，N=1，2f^-f^表示提取二次信号的镜像频率，我们称之为二次镜像；依此类推，我们就可以得到包含十次信号及十次镜像在内的全部信号。在十次信号以及十次镜像以后，由于信号的幅度下降较快，对稳幅电路的要求更高，同时，高次信号幅度下降后，就要求信号提取模块中的滤波器对低次信号的抑制度更高。因此，我们在进行宽带矢量信号合成时，不再提取十次以后的信号。但在某些高频窄带应用中，我们也可以根据需要来单独提取某一段的高频信号，包括十次以后的信号。其频率可以计算如下表1AD9858输出信号定义及其频率<table>tableseeoriginaldocumentpage6</column></row><table>图3(a)所示为AD9858在1GHz时钟下(fM=1GHz)的输出仿真频谱图，其输出信号中包括了如表1所示的各次信号及其镜像分量，图3(b)为AD9858在1GHz时钟下的输出信号包络。图4(a)所示为AD9858在800MHz时钟下(fM=800MHz)的输出仿真频谱图，其输出信号中包括了如表1所示的各次信号及其镜像分量，图4(b)为AD9858在800MHz时钟下的输出信号包络。图5(a)所示为AD9858在900MHz时钟下(fM=900MHz)的输出仿真频谱图，其输出信号中包括了如表1所示的各次信号及其镜像分量，图5(b)为AD9858在900MHz时钟下的输出信号包络。由图3(a)、图4(a)、图5(a)，将表1中所示中AD9858输出的各次信号及其镜像作为主信号，我们就可以得出下面的结论，AD9858输出信号的杂波抑制度大于47dB。这个指标已经等同于DDS窄带输出信号的指标，可见，采用本发明成果后，所得信号的杂散指标没有恶化。在实验和仿真中，对f。进行扫频仿真，得到如图3(b)、图4(b)、图5(b)所示的幅度一频率包络图。将图3(b)、图4(b)、图5(b)中的图幅度一频率包络合成，得到图6所示的包络。因此，可以得到如图7所示的AD9858在DC10GHz频率范围内的输出幅度曲线。在进行系统设计时，要将信号与其镜像频率设计在不同的信号提取通道，这样才能够合成频谱纯度较高的信号。因此，要综合考虑软件控制难度以及作信号提取的滤波器模块的设计难度，来决定波段及时钟的取值。通过扫描仿真可以得到如图7所示的输出信号频谱包络图。在系统中引入滤波器模块，是为了对AD9858输出的信号进行提纯。通常，我们使用YIG滤波器，但由于YIG滤波器的切换速度慢，使用它提纯出的信号只能在窄带范围内进行捷变，因此只适用于窄带捷变频或者不作捷变频的系统中。如果要作宽带捷变频，就要把YIG滤波器换成用高速开关控制的滤波器组了。不论是用哪种方法进行信号提纯，它们都能够使得在同一个信道内只存在一个信号，比如在一次信号通道内，只存在一个频率为/。,=2/^的信号，其镜像频率fcuT^以及它们的高次谐波将被滤除。由于本发明所用方案中，采用了变时钟的方法来进行频段拼接，因此，要特别注意在信号提纯时一定要滤除时钟信号。同时，由于采用了变时钟的方法，在宽带捷变频系统设计中，就不能使用一个锁相环路来进行时钟控制了，而是采用直接模拟式频率合成的方法，通过开关滤波组件来提取可变时钟作为DDS的参考时钟，从而实现高速频率切换。在图3以及图4中，我们都可以看出，AD9858输出的各个主信号之间的幅度相差近50dB，因此，在它的输出端加入一个稳幅电路是十分必要的。此处的稳幅电路在射频信号源的设计中已经广泛使用，是一种十分成熟的技术，其电路如图2中ALC模块所示，这里就不再详述。本发明未涉及部分均与现有技术相同或可采用现有技术加以实现。权利要求通过提取DDS谐波及镜像实现的宽带矢量信号合成系统，其特征是它包括晶体振荡器、锁相环模块PLL、直接数字式频率合成模块、信号提取模块和中央处理单元，所述的晶体振荡器为频率合成系统提供系统时钟，晶体振荡器的信号输出端与锁相环模块PLL的参考时钟信号输入端相连，锁相环模块PLL的可变时钟信号输出端与直接数字式频率合成模块DDS的可变时钟信号输入端连接，直接数字式频率合成模块DDS的信号输出端与信号提取模块的信号输入端连接，直接数字式频率合成模块DDS、锁相环模块PLL和信号提取模块的控制信号输入端分别与中央处理单元各自对应的控制信号输出端连接，信号提取模块的信号输出端作为频率合成系统的矢量信号输出端输出矢量信号。2.根据权利要求1所述的通过提取DDS谐波及镜像实现的宽带矢量信号合成系统，其特征是所述的锁相环模块PLL包括鉴频鉴相器PFD、分频器X2、环路滤波器LoopFilter、压控振荡器XI，耦合器C0UP1、射频放大器AMP4和带通滤波器BPF1，所述的鉴频鉴相器PFD的一个信号输入端作为锁相环模块PLL的输入与晶体振荡器OSCl的信号输出端相连，鉴频鉴相器PFD的另一个信号输入端与分频器X2的信号输出端连接，鉴频鉴相器PFD的信号输出端与环路滤波器LoopFilter对应的信号输入端连接，环路滤波器LoopFilter的信号输出端与压控振荡器X1的信号输入端连接，压控振荡器X1的信号输出端与耦合器C0UP1的信号输入端连接，耦合器COUPl的耦合端与分频器X2的信号输入端连接，耦合器C0UP1的信号输出端与射频放大器AMP4的信号输入端连接，射频放大器AMP4的信号输出端与带通滤波器BPF1的信号输入端连接，带通滤波器BPF1的信号输出端作为锁相环模块PLL的输出与直接数字式频率合成模块DDS的信号输入端相连。3.根据权利要求2所述的通过提取DDS谐波及镜像实现的宽带矢量信号合成系统，其特征是所述的环路滤波器包括电阻Rl、R5、R9、R10、RR1和RR2，电容Cl、C6、C7和C8;所述的带通滤波器BPF1包括电感L1-L7，电容C11、C2-C5、C9和C10。4.根据权利要求1所述的通过提取DDS谐波及镜像实现的宽带矢量信号合成系统，其特征是所述的直接数字式频率合成模块DDSSynthesizer包括单端转差分电路SDC、直接数字式频率合成器和差分转单端电路DSC，单端转差分电路SDC的信号输入端作为直接数字式频率合成模块DDS的输入与锁相环模块PLL的信号输出即带通滤波器BPF1的信号输出端连接，单端转差分电路SDC的信号输出端与直接数字式频率合成器的信号输入端连接，直接数字式频率合成器的信号输出端与差分转单端电路DSC的对应信号输入端连接，差分转单端电路DSC的信号输出端作为直接数字式频率合成模块DDSSynthesizer的输出与信号提取模块的对应信号输入端连接。5.根据权利要求4所述的通过提取DDS谐波及镜像实现的宽带矢量信号合成系统，其特征是所述的单端转差分电路SDC包括变压器TF1、电阻Rll、电容C27和C28;所述的差分转单端电路DSC包括变压器TF2、电阻R12和R13。6.根据权利要求1所述的通过提取DDS谐波及镜像实现的宽带矢量信号合成系统，其特征是所述的信号提取模块包括滤波器模块FilterModule和自动电平控制模块ALC，所述的滤波器模块FilterModule的信号输入端作为信号提取模块的输入与直接数字式频率合成模块DDSSynthesizer的信号输出端连接，滤波器模块FilterModule的信号输出端与自动电平控制模块ALC的信号输入端连接，自动电平控制模块ALC的信号输出端作为信号提取模块的输出即频率合成系统的输出射频信号。全文摘要一种通过提取DDS谐波及镜像实现的宽带矢量信号合成系统，它包括晶体振荡器、锁相环模块PLL、直接数字式频率合成模块、信号提取模块和中央处理单元。本发明的系统中，以高稳定度、低相噪恒温晶振作为时钟，以低杂散、低相噪、高精度锁相环路作为DDS的可变时钟，在DDS后引入ALC电路来对DDS输出信号的电平加以控制，用YIG滤波器来实现对DDS输出信号的频谱提纯，以中央处理器来控制PLL、DDS、ALC电路以及YIG滤波器。在不提高采样频率的前提下，通过提取DDS输出的镜像频率分量及谐波频率分量，利用DDS直接输出DC～10GHz的宽带矢量信号。文档编号H03L7/08GK101777909SQ200910264209公开日2010年7月14日申请日期2009年12月31日优先权日2009年12月31日发明者叶丰萍申请人:南京国睿安泰信科技股份有限公司