专利名称：提高直接数字式频率合成器频谱纯度的频率合成系统的制作方法
技术领域：
本发明涉及一种全新的提高直接数字式频率合成器频谱纯度的系统，尤其是在军 事、通信及仪表行业具有极其广泛应用前景的频率合成系统，具体地说是提高直接数字式 频率合成器频谱纯度的频率合成系统。
背景技术：
直接数字式频率合成器是现代无线通信以及雷达和电子对抗领域最常用的基带 信号产生器之一，但由于它采用全数字的频率合成方式，数字量化以及采样过程中产生的 噪声无法完全消除，在很大程度上影响了它的使用。目前，由ADI公司生产的直接数字式频 率合成器是最为常用的直接数字式频率合成器DDS芯片之一，但它在奈奎斯特频率以下能 够达到的最好的杂散抑制度也不到50dB，这在很大程度上会影响以它为核心的宽带频率合 成器的系统指标，因此，在对杂散指标要求较高的系统中，只能先选取DDS输出信号中杂散 指标较高的一段信号，再通过变频等方法来进行频率扩展。通常能够在DDS输出信号中取 出的一段杂散抑制度高于60dB的信号带宽不会高于50MHz，这就意味着在宽带信号合成的 过程中要用到的多个频率扩展模块，耗时耗力的同时，由于在频率扩展的过程中产生的交 调、相邻信道之间的干扰、本振泄漏、谐波干扰等因素的影响，导致频率扩展后输 出的信号 杂散抑制度还要低于60dB，非常不利于产品性能的提高。以现阶段的技术力量，要想从DDS 本身的设计上来提高它的宽带杂散性能是不可行的，因此，现有技术无法得到更高性能的 频率合成系统，不能满足使用需要。
发明内容
本发明的目的是针对现有的频率合成系统无法从本身的设计上来提高它的性能， 频率扩展后输出的信号杂散抑制度低，成本高的问题，提出一种能提高直接数字式频率合 成器输出信号的频率纯度，无需提高采样频率就能够实现高质量信号合成的提高直接数字 式频率合成器频谱纯度的频率合成系统。本发明的技术方案是一种提高直接数字式频率合成器频谱纯度的频率合成系统，它包括晶体振荡器 0SC、锁相环模块PLL、直接数字式频率合成模块DDS、滤波模块和中央处理单元，所述的晶 体振荡器OSC为频率合成系统提供系统时钟，晶体振荡器OSC的信号输出端与锁相环模块 PLL的参考时钟信号输入端相连，锁相环模块PLL的可变时钟信号输出端与直接数字式频 率合成模块DDS的可变时钟信号输入端连接，直接数字式频率合成模块DDS和锁相环模块 PLL的控制信号输入端分别与中央处理单元各自对应的控制信号输出端连接，直接数字式 频率合成模块DDS的信号输出通过滤波模块滤波后作为频率合成系统的输出射频信号。本发明的锁相环模块PLL包括鉴频鉴相器PFD、分频器X2、环路滤波器 LoopFilter、压控振荡器XI，耦合器COUPl、射频放大器AMP4和第一带通滤波器BPF1，所述 的鉴频鉴相器PFD的一个信号输入端作为锁相环模块PLL的输入与晶体振荡器OSCl的信号输出端相连，鉴频鉴相器PFD的另一个信号输入端与分频器X2的信号输出端连接，鉴频 鉴相器PFD的信号输出端与环路滤波器LoopFilter对应的信号输入端连接，环路滤波器 LoopFilter的信号输出端与压控振荡器Xl的信号输入端连接，压控振荡器Xl的信号输出 端与耦合器COUPl的信号输入端连接，耦合器COUPl的耦合端与分频器X2的信号输入端连 接，耦合器COUPl的信号输出端与射频放大器AMP4的信号输入端连接，射频放大器AMP4的 信号输出端与第一带通滤波器BPFl的信号输入端连接，第一带通滤波器BPFl的信号输出 端作为锁相环模块PLL的输出与直接数字式频率合成模块DDS的信号输入端相连。本发明的环路滤波器包括电阻Rl、R5、R9、RIO、RRl和RR2，电容Cl、C6、C7和C8 ； 所述的第一带通滤波器BPFl包括电感L1-L7，电容C11、C2-C5、C9和C10。
本发明的直接数字式频率合成模块DDS包括单端转差分电路SDC、直接数字式频 率合成器和差分转单端电路DSC，单端转差分电路SDC的信号输入端作为直接数字式频率 合成模块DDS的输入与锁相环模块PLL的信号输出即第一带通滤波器BPFl的信号输出端 连接，单端转差分电路SDC的信号输出端与直接数字式频率合成器的信号输入端连接，直 接数字式频率合成器的信号输出端与差分转单端电路DSC的对应信号输入端连接，差分转 单端电路DSC的信号输出端作为直接数字式频率合成模块DDS的输出与滤波模块的对应信 号输入端连接。本发明的单端转差分电路SDC包括变压器TFl、电阻R11、电容C27和C28 ；所述的 差分转单端电路DSC包括变压器TF2、电阻Rl2和Rl3。本发明的滤波模块包括第二带通滤波器BPF2和低阻滤波器BSF，所述的第二带通 滤波器BPF2的信号输入端作为滤波模块的输入与直接数字式频率合成模块DDS的信号输 出端连接，第二带通滤波器BPF2的信号输出端与低阻滤波器BSF的对应信号输入端连接， 低阻滤波器BSF的信号输出端作为滤波模块的输出即频率合成系统的输出输出射频信号。本发明的第二带通滤波器BPF2包括电容C12-C21和电感L8-L17 ；低阻滤波器BSF 包括电容C22-C26和电感L18-L22。本发明的有益效果本发明的直接数字式频率合成器的杂散最为主要的来源就是数字量化所产生的 噪声，本发明所提出的这种系统就是通过改变直接数字式频率合成器的时钟频率，使得量 化过程中产生的噪声最小，从而改善它的输出信号杂散指标。本发明中以一个高稳定度、低相噪恒温晶体振荡器作为系统时钟，以一个低杂散、 低相噪、高分辨率、高稳定度的锁相环模块PLL作为直接数字式频率合成器的可变时钟，以 一个滤波器对它的输出信号进行滤波，能输出不高于奈奎斯特频率的信号，通过锁相环模 块PLL的可变时钟使直接数字式频率合成系统的设置频率与时钟满足时钟频率在输出信 号频率的整数倍附近，此时，输出信号的杂散指标最好，无需提高采样频率就能够实现高质 量的信号合成。
图1是本发明的结构示意图。图2是本发明的电原理图。
具体实施例方式下面结合附图和实施例对本发明作进一步的说明。如图1所示，一种提高直接数字式频率合成器频谱纯度的频率合成系统，它包括 晶体振荡器0SC、锁相环模块PLL、直接数字式频率合成模块DDS、滤波模块和中央处理单 元，所述的晶体振荡器OSC为频率合成系统提供系统时钟，晶体振荡器OSC的信号输出端与 锁相环模块PLL的参考时钟信号输入端相连，锁相环模块PLL的可变时钟信号输出端与直 接数字式频率合成模块DDS的可变时钟信号输入端连接，直接数字式频率合成模块DDS和 锁相环模块PLL的控制信号输入端分别与中央处理单元各自对应的控制信号输出端连接， 直接数字式频率合成模块DDS的信号输出通过滤波模块滤波后作为频率合成系统的输出 射频信号。它采用锁相环模块PLL为直接数字式频率合成模块DDS提供可变时钟，锁相环 模块PLL提供的可变时钟满足可变时钟的时钟频率为输出信号频率的整数倍附近。如图2所示，本发明的锁相环模块PLL包括鉴频鉴相器PFD、分频器X2、环路滤波 器LoopFilter、压控振荡器Xl，耦合器COUPl、射频放大器AMP4和第一带通滤波器BPFl，所 述的鉴频鉴相器PFD的一个信号输入端作为锁相环模块PLL的输入与晶体振荡器OSCl的 信号输出端相连，鉴频鉴相器PFD的另一个信号输入端与分频器X2的信号输出端连接，鉴 频鉴相器PFD的信号输出端与环路滤波器LoopFilter对应的信号输入端连接，环路滤波器 LoopFilter的信号输出端与压控振荡器Xl的信号输入端连接，压控振荡器Xl的信号输出 端与耦合器COUPl的信号输入端连接，耦合器COUPl的耦合端与分频器X2的信号输入端连 接，耦合器COUPl的信号输出端与射频放大器AMP4的信号输入端连接，射频放大器AMP4的 信号输出端与第一带通滤波器BPFl的信号输入端连接，第一带通滤波器BPFl的信号输出 端作为锁相环模块PLL的输出与直接数字式频率合成模块DDS的信号输入端相连；所述的 环路滤波器包括电阻R1、R5、R9、R10、RR1和RR2，电容C1、C6、C7和C8 ；所述的第一带通滤 波器BPFl包括电感L1-L7,电容Cll、C2-C5、C9和ClO。如图2所示，本发明的直接数字式频率合成模块DDS包括单端转差分电路SDC、直 接数字式频率合成器(型号可为AD9858)和差分转单端电路DSC，单端转差分电路SDC的信 号输入端作为直接数字式频率合成模块DDS的输入与锁相环模块PLL的信号输出即第一带 通滤波器BPFl的信号输出端连接，单端转差分电路SDC的信号输出端与直接数字式频率合 成器的信号输入端连接，直接数字式频率合成器的信号输出端与差分转单端电路DSC的对 应信号输入端连接，差分转单端电路DSC的信号输出端作为直接数字式频率合成模块DDS 的输出与滤波模块的对应信号输入端连接。所述的单端转差分电路SDC包括变压器TF1、电 阻R11、电容C27和C28 ；所述的差分转单端电路DSC包括变压器TF2、电阻R12和R13。如图2所示，本发明的滤波模块包括第二带通滤波器BPF2和低阻滤波器BSF，所 述的第二带通滤波器BPF2的信号输入端作为滤波模块的输入与直接数字式频率合成模块 DDS的信号输出端连接，第二带通滤波器BPF2的信号输出端与低阻滤波器BSF的对应信号 输入端连接，低阻滤波器BSF的信号输出端作为滤波模块的输出即频率合成系统的输出射 频信号。所述的第二带通滤波器BPF2包括电容C12-C21和电感L8-L17 ；低阻滤波器BSF包 括电容C22-C26和电感L18-L22。具体实施时直接数字式频率合成器输出的信号并不是在所有的频点杂散都差，有一部分频点的频谱纯度还是很高的。本发明采用锁相环模块PLL为直接数字式频率合成模块DDS提 供可变时钟，锁相环模块PLL提供的可变时钟满足可变时钟的时钟频率为输出信号频率 的整数倍。当输出频率设置为150MHz时，通常采用IGHz时钟，采用ADS2008射频电路设 计与仿真软件进行仿真，直接数字式频率合成器(型号可为AD9858)输出频率为150MHz ； 300MHz和450MHz分别为它的二次和三次谐波，200MHz附近是杂波信号。综合考虑宽带变 频的设计要求和DDS的输出带宽，本例中带通滤波器的通带范围是50 450MHz。从仿真结 果中来看，200MHz的杂波信号将落在滤波器的通带范围内，无法滤除，它将成为影响系统杂 散指标的因素之一。采用本发明的系统后，通过锁相环模块PLL为直接数字式频率合成模 块DDS提供可变时钟，将DDS的参考时钟变为900MHz，时钟为IGHz时存在的频率在200MHz 附近的杂波，通过改变时钟频率，已经消除。仅存在150MHz信号以及它的二次及三次谐波。 对于信号的谐波成份，可以用一些简单的滤波方法将它们轻易地滤除。因此，采用本发明的 提高直接数字式频率合成器频谱纯度的频率合成系统及其方法，无需提高采样频率就能够 实现高质量信号合成。 本发明未涉及部分均与现有技术相同或可采用现有技术加以实现 。
权利要求
一种提高直接数字式频率合成器频谱纯度的频率合成系统，其特征是它包括晶体振荡器OSC、锁相环模块PLL、直接数字式频率合成模块DDS、滤波模块和中央处理单元，所述的晶体振荡器OSC为频率合成系统提供系统时钟，晶体振荡器OSC的信号输出端与锁相环模块PLL的参考时钟信号输入端相连，锁相环模块PLL的可变时钟信号输出端与直接数字式频率合成模块DDS的可变时钟信号输入端连接，直接数字式频率合成模块DDS和锁相环模块PLL的控制信号输入端分别与中央处理单元各自对应的控制信号输出端连接，直接数字式频率合成模块DDS的信号输出通过滤波模块滤波后作为频率合成系统的输出射频信号。
2.根据权利要求1所述的提高直接数字式频率合成器频谱纯度的频率合成系统，其特 征是所述的锁相环模块PLL包括鉴频鉴相器PFD、分频器X2、环路滤波器LoopFilter、压控 振荡器Xl，耦合器COUPl、射频放大器AMP4和第一带通滤波器BPFl，所述的鉴频鉴相器PFD 的一个信号输入端作为锁相环模块PLL的输入与晶体振荡器OSCl的信号输出端相连，鉴频 鉴相器PFD的另一个信号输入端与分频器X2的信号输出端连接，鉴频鉴相器PFD的信号输 出端与环路滤波器LoopFilter对应的信号输入端连接，环路滤波器LoopFilter的信号输 出端与压控振荡器Xl的信号输入端连接，压控振荡器Xl的信号输出端与耦合器COUPl的 信号输入端连接，耦合器COUPl的耦合端与分频器X2的信号输入端连接，耦合器COUPl的 信号输出端与射频放大器AMP4的信号输入端连接，射频放大器AMP4的信号输出端与第一 带通滤波器BPFl的信号输入端连接，第一带通滤波器BPFl的信号输出端作为锁相环模块 PLL的输出与直接数字式频率合成模块DDS的信号输入端相连。
3.根据权利要求2所述的提高直接数字式频率合成器频谱纯度的频率合成系统，其特 征是所述的环路滤波器包括电阻Rl、R5、R9、RIO、RRl和RR2，电容Cl、C6、C7和C8 ；所述的 第一带通滤波器BPFl包括电感L1-L7，电容Cll、C2-C5、C9和C10。
4.根据权利要求1所述的提高直接数字式频率合成器频谱纯度的频率合成系统，其特 征是所述的直接数字式频率合成模块DDS包括单端转差分电路SDC、直接数字式频率合成 器和差分转单端电路DSC，单端转差分电路SDC的信号输入端作为直接数字式频率合成模 块DDS的输入与锁相环模块PLL的信号输出即第一带通滤波器BPFl的信号输出端连接，单 端转差分电路SDC的信号输出端与直接数字式频率合成器的信号输入端连接，直接数字式 频率合成器的信号输出端与差分转单端电路DSC的对应信号输入端连接，差分转单端电路 DSC的信号输出端作为直接数字式频率合成模块DDS的输出与滤波模块的对应信号输入端 连接。
5.根据权利要求4所述的提高直接数字式频率合成器频谱纯度的频率合成系统，其特 征是所述的单端转差分电路SDC包括变压器TFl、电阻R11、电容C27和C28 ；所述的差分转 单端电路DSC包括变压器TF2、电阻Rl2和Rl3。
6.根据权利要求1所述的提高直接数字式频率合成器频谱纯度的频率合成系统，其特 征是所述的滤波模块包括第二带通滤波器BPF2和低阻滤波器BSF，所述的第二带通滤波器 BPF2的信号输入端作为滤波模块的输入与直接数字式频率合成模块DDS的信号输出端连 接，第二带通滤波器BPF2的信号输出端与低阻滤波器BSF的对应信号输入端连接，低阻滤 波器BSF的信号输出端作为滤波模块的输出即频率合成系统的输出输出射频信号。
7.根据权利要求6所述的，提高直接数字式频率合成器频谱纯度的频率合成系统，其特征是所述的第二带通滤波器BPF2包括电容C12-C21和电感L8-L17；低阻滤波器BSF包 括电容C22-C26和电感L18-L22。
全文摘要
一种提高直接数字式频率合成器频谱纯度的频率合成系统，它包括晶体振荡器、锁相环模块PLL、直接数字式频率合成模块DDS、滤波模块和中央处理单元，它采用锁相环模块PLL为直接数字式频率合成模块DDS提供可变时钟，锁相环模块PLL提供的可变时钟满足可变时钟的时钟频率为输出信号频率的整数倍。本发明通过改变直接数字式频率合成器的时钟频率，使得量化过程中产生的噪声最小，从而改善它的输出信号杂散指标，提高了输出信号的频谱纯度。
文档编号H03L7/18GK101847992SQ20091026417
公开日2010年9月29日 申请日期2009年12月31日 优先权日2009年12月31日
发明者叶丰萍, 张明珠 申请人:南京国睿安泰信科技股份有限公司