专利名称：基于fpga的ad转换器v形采样方法
技术领域：
本发明属于信号控制领域，特别涉及一种利用FPGA控制AD转换器进行V形采样 的方法。
背景技术：
随着自动化技术的发展，多通道的数据采集应用必不可少，AD转换器是实现模拟 信号到数字信号的关键器件。 一片AD转换芯片可以实现多路模拟信号的同时转换功能，但 随着采样通道的增多，多片AD转换器的使用必然导致采样的不同步，不同AD转换器之间的 采样时刻有偏差。对于某些自动化装置来说，采样的不同步将产生采集量的相位差，严重的 会产生恶劣后果，如电力系统微机保护装置，采集信号的相位差就可能导致保护误动。
发明内容
本发明提出了一种基于FPGA的AD转换器V形采样方法，利用FPGA控制AD转换 器和多路模拟开关，多次启动AD转换，读取转换后的数据，并经过简单滤波处理后供CPU读 取。 本发明的技术方案是基于FPGA的AD转换器V形采样方法，该方法包括下列步
骤将模拟开关接入AD转换器，AD转换器与FPGA连接，所述FPGA采样过程是 1) FPGA首先选择所有模拟开关的第一通道，再启动AD转换器进行转换，读取转后
的数据，存入FPGA内部RAM,然后FPGA再选择模拟开关的第二通道，依此类推； 2)选择完模拟开关的最后一个通道之后，FPGA再次选择最后一个通道，然后倒数
第二个，直至第一个通道； 3)所有数据采集完毕之后，FPGA从RAM中读取数据，把步骤1)和步骤2)采集的 对应通道数据进行平均，得到该通道的一次采样值。 上述采样方法，即FPGA按照顺序采集所有通道的模拟量，然后按照逆序再次采集 所有通道的模拟量，所得所有结果存入FPGA的内部RAM,即本发明所述的V形采样。
上述技术方案中，如AD转换器转换多路模拟量，则每路接入一片模拟开关，多个 模拟开关接入AD转换器。 作为本发明的进一步改进，FPGA可以多次重复步骤1)和步骤2)的采样过程，然 后再进行步骤3)，以得到更高的采样精度。
本发明的优点在于 1、降低CPU负荷率，将实时性要求高的采样工作交给FPGA来完成，由于FPGA是并
行工作器件，所有工作同时进行，提高了采样的速度和采样时刻控制的精度。 2、提高采样数据精度，有FPGA控制AD转换器进行多次采样后，在进行平均处理，
提高了数据的精度，滤除了数据中的干扰信号。 3、减少了多通道采样间的时间差。利用最少的硬件资源实现了多通道的数据采 集，V形采样的运用，使得给通道间的平均采样时刻趋于一致，减少了采样导致的各通道间的相位误差。 4、降低了系统的硬件成本，采用V形采样方法可以大大提高AD转换器的利用率， 以较少的硬件资源实现多通道采集的功能，降低了硬件成本。
图1为本发明实施例1中V形采样控制结构图。
图2为本发明实施例1的FPGA内部结构图。
具体实施例方式
下面结合附图给出本发明的具体实施方法。
实施例1 图1以6路AD转换器和8路模拟开关为例，给出了本发明所述基于FPGA的AD转 换器V形采样方法的硬件结构图。为了避免各路模拟量之间的干扰，每片模拟开关第8路 输入接地，每次切换之后均将模拟开关切换到接地这一路进行放电。图2为FPGA内部结构 图。FPGA工作时，首先将所有电子开关切换到第l通道，此时，第1 ， 8， 15， 22， 29， 36路
信号进入AD转换器的转换通道。AD对此信号进行采样后将采样数据存入FPGA的内部RAM。 然后FPGA先将电子开关的输入切换到接地，再切换到第2通道，启动AD采样。依此类推直 至第7通道，第7通道采集完毕之后，FPGA再按照从高至低的顺序，从第7通道至第1通道 采集数据。如果采样间隔和AD转换速度允许，FPGA还可以进行下一轮的V形采样。但为 了计算方便，一般采样次数定为2次，4次或8次。 所有的V形采样数据采集完毕之后，平均值计算模块将每一通道对应所有数据取 出进行平均值计算，得到该通道的最终采样值。
权利要求
一种基于FPGA的AD转换器V形采样方法，该方法包括下列步骤将模拟开关接入AD转换器，AD转换器与FPGA连接，其特征是，所述FPGA采样过程是1)FPGA首先选择所有模拟开关的第一通道，再启动AD转换器进行转换，读取转后的数据，存入FPGA内部RAM，然后FPGA再选择模拟开关的第二通道，依此类推；2)选择完模拟开关的最后一个通道之后，FPGA再次选择最后一个通道，然后倒数第二个，直至第一个通道；3)所有数据采集完毕之后，FPGA从RAM中读取数据，把步骤1)和步骤2)采集的对应通道数据进行平均，得到该通道的一次采样值。
2. 根据权利要求l所述的采用方法，其特征是，所述AD转换器转换多路模拟量，每路接入一片模拟开关，多个模拟开关接入AD转换器。
3. 根据权利要求l所述的采用方法，其特征是，所述步骤l)和步骤2)的采样过程重复循环多次，然后再进行步骤3)。
4. 根据权利要求3所述的采用方法，其特征是，所述步骤1)和步骤2)的采样过程重复循环4-8次。
全文摘要
本发明涉及基于FPGA的AD转换器V形采样方法，该方法包括下列步骤将模拟开关接入AD转换器，AD转换器与FPGA连接，所述FPGA采样过程是FPGA首先选择所有模拟开关的第一通道，再启动AD转换器进行转换，读取转后的数据，存入FPGA内部RAM，然后FPGA再选择模拟开关的第二通道，依此类推；选择完模拟开关的最后一个通道之后，FPGA再次选择最后一个通道，然后倒数第二个，直至第一个通道；所有数据采集完毕之后，FPGA从RAM中读取数据，把步骤1)和步骤2)采集的对应通道数据进行平均，得到该通道的一次采样值。
文档编号H03M1/54GK101764614SQ20091026311
公开日2010年6月30日 申请日期2009年12月16日 优先权日2009年12月16日
发明者李从飞 申请人:南京弘毅电气自动化有限公司