专利名称：用于校正时钟信号的占空比的装置和方法
用于校正时钟信号的占空比的装置和方法相关申请的交叉引用本申请要求于2009年10月30日提交的韩国专利申请号No. 10-2009-01046 的 优先权，其全部内容通过引用结合于本申请中。
背景技术：
本发明的示例性实施例涉及一种用于校正时钟信号的占空比的装置。时钟信号在各种系统和电路中广泛用于调整操作时序。当时钟信号用在系统和电 路内部时，时钟信号经常被延迟。为了确保可靠的操作，校正延迟很重要。一般使用延迟锁 定环(DLL)来补偿时钟信号的延迟。图1是示出传统DLL的框图。传统DLL 100包括相位比较单元110、延迟控制单元120、可变延迟单元130、副本 (replica)延迟单元140以及锁定检测单元150。副本延迟单元140将内部时钟信号DLLCLK延迟并输出反馈时钟信号FBCLK。内部 时钟信号DLLCLK是DLL的输出信号。通过对延迟元件的延迟建模来获得副本延迟单元140 的延迟量，从DLL输出的内部时钟信号DLLCLK被输入到该延迟元件。相位比较单元110比 较外部时钟信号EXTCLK和反馈时钟信号FBCLK的相位并输出向上/向下信号UP/DN。延迟 控制单元120响应于向上/向下信号UP/DN控制可变延迟单元130的延迟量。可变延迟单 元130将外部时钟信号EXTCLK延迟由延迟控制单元120控制的延迟量，并输出内部时钟信 号DLLCLK。锁定检测单元150基于向上/向下信号UP/DN生成指示DLL的锁定状态的锁定 信号LOCK。图2是示出用于校正时钟信号的占空比的传统占空比校正(DCC)电路200的框图。传统DCC电路200包括分相器单元210、占空比比率检测单元220以及占空比校正 单元230。分相器单元210基于从DCC电路输出的输出时钟信号CLKOUT生成上升时钟信号 RCLK和下降时钟信号FCLK。上升时钟信号RCLK与输出时钟信号CLKOUT同相，而下降时钟 信号FCLK为异相，即相对于输出时钟信号CLKOUT具有相反的相位。例如，在输出时钟信号 CLKOUT具有逻辑高电平的时段期间，上升时钟信号RCLK被使能(enable)为逻辑高电平，在 输出时钟信号CLKOUT具有逻辑低电平的时段期间，下降时钟信号被使能为逻辑高电平。占空比比率检测单元220通过比较上升时钟信号RCLK和下降时钟信号FCLK的使 能时段来检测输出时钟信号CLKOUT的占空比比率，并输出占空比代码C0DE<0:N>。占空比校正单元230响应于占空比代码C0DE<0:N>来校正被输入到DCC电路的输 入时钟信号CLKIN的占空比，并输出输出时钟信号CLK0UT。为了校正输入时钟信号CLKIN 的占空比，占空比校正单元230可以调整输入时钟信号CLKIN的转换速率(slew rate)或 者控制输入时钟信号的电压电平。图1中示出的DLL包括在可变延迟单元130内部的多个延迟单元，用于将外部时钟信号EXTCLK延迟以输出内部时钟信号DLLCLK。可变延迟单元130改变外部时钟EXTCLK 的占空比。因此，图2中示出的DCC电路通常被包括在DLL中，用于校正外部时钟信号 EXTCLK的占空比。如果DCC电路200被耦合到DLL 100的输入端子，可以给DLL 100提供具有相对精 确的占空比的外部时钟信号EXTCLK。然而，由可变延迟单元130引起的占空比的改变没有 被校正。同时，如果DCC电路200被耦合到DLL的输出端子，可以校正由可变延迟单元130 引起的占空比的改变，但是输入到DLL的外部时钟EXTCLK的占空比没有被校正，并且因此， 从DLL输出的内部时钟信号具有不精确的占空比。因此，为了确保外部时钟信号EXTCLK正 确的占空比，对于本发明的示例性实施例，期望设计具有耦合到DLL的输入端子和输出端 子二者的DCC电路的电路。然而，在此情况下，期望一种包括DLL 100和DCC电路200的电 路的尺寸不会不合乎希望地增加的解决方案。
发明内容
本发明的实施例针对用于校正时钟信号的占空比同时芯片尺寸不会增加或者最 低限度地增加的装置。根据本发明的实施例，时钟校正电路包括延迟锁定环(DLL)，被配置为将外部时钟 信号延迟并生成内部时钟信号，第一占空比校正(DCC)单元，被配置为响应于第一占空比 代码校正外部时钟信号的占空比，第二 DCC单元，被配置为响应于第二占空比代码校正内 部时钟信号的占空比，以及占空比代码生成单元，被配置为从第一和第二 DCC单元的输出 中选择输出并通过检测所选择的输出的占空比比率来生成第一和第二占空比代码。根据本发明的另一实施例，时钟校正电路包括第一占空比校正(DCC)单元，被配 置为校正第一时钟信号的占空比，第二 DCC单元，被配置为校正第二时钟信号的占空比，以 及占空比代码生成单元，被配置为从第一和第二 DCC单元的输出中选择输出并通过检测所 选择的输出的占空比比率来生成第一和第二占空比代码，其中第一和第二 DCC单元分别响 应于第一和第二占空比代码来执行DCC操作。根据本发明的再一实施例，用于校正外部时钟的占空比的时钟校正方法包括接 收外部时钟，检测外部时钟的占空比比率，响应于检测到的外部时钟的占空比比率来校正 外部时钟的占空比并输出校正的外部时钟，通过将校正的外部时钟延迟来生成内部时钟， 在外部时钟处于锁定状态之后检测内部时钟的占空比比率，以及响应于检测到的内部时钟 的占空比比率来校正内部时钟的占空比并输出校正的内部时钟，其中外部时钟信号和内部 时钟信号的占空比比率的检测由共同用于检测两个占空比比率的同一电路来执行。
图1是示出传统的延迟锁定环(DLL)的框图；图2是示出用于校正时钟信号的占空比的传统的占空比校正(DCC)电路的框图；图3是示出根据本发明的实施例的时钟校正电路的框图；图4是示出在图3中示出的占空比代码生成单元的框图；图5是图3中示出的第一占空比校正(DCC)单元的电路原理图；图6是示出图3的时钟校正电路的操作的流程图。
具体实施例方式下面将参考附图更详细地描述本发明的示例性实施例。然而，本发明可以以不同 形式来实现，并且不应当被解释为限制于此处阐明的实施例。更确切地，提供这些实施例使 得本公开更彻底和完整，并将充分地向本领域技术人员表达本发明的范围。贯穿本公开，在 本发明的各个图和实施例通篇相似的附图标记表示相似的部件。图3是示出根据本发明的实施例的时钟校正电路的框图。时钟校正电路包括延迟 锁定环(DLL) 310，第一和第二占空比校正(DCC)单元320和330，以及占空比代码生成单元 340。第一DCC单元320响应于第一占空比代码CODEKO N>校正第一外部时钟信号EXTCLK1 的占空比，并输出第二外部时钟信号EXTCLK2。DLL 310将第二外部时钟信号EXTCLK2延迟， 并输出第一内部时钟信号DLLCLK1。第二 DCC单元330响应于第二占空比代码C0DE2<0:N> 校正第一内部时钟信号DLLCLK1的占空比，并输出第二内部时钟信号DLLCLK2。占空比生成 单元340检测第二外部时钟信号EXTCLK2和第二内部时钟信号DLLCLK2，并生成第一和第二 占空比代码 CODEKO :N> 和 C0DE2<0:N>。如图3所示，根据本发明的实施例的时钟校正电路包括两个DCC单元，即第一和第 二 DCC单元320和330，以及单个占空比代码生成单元，即占空比代码生成单元340。通过 为两个DCC单元共用占空比代码生成单元340，可以减小包括时钟校正电路的系统的尺寸。 尽管图3中所示出的本发明的实施例包括共用单个占空比代码生成单元的两个DCC单元， 同样的原理可以应用于根据系统设计需要超过两个DCC单元共用单个占空比代码生成单 元340的情况。此外，本实施例中用于校正DLL 310的输入和输出时钟信号的DCC单元320 和330也可以用于其它执行时钟占空比校正操作的集成电路和系统。图4是示出图3中所示的占空比代码生成单元340的框图。根据示例性实施例的占空比代码生成单元340包括输入选择单元410、分相器单 元420、占空比比率检测单元430以及输出选择单元440。根据示例性实施例的输入选择单元410响应于选择信号SEL选择第二外部时钟信 号EXTCLK2和第二内部时钟信号DLLCLK2中的一个，并输出所选择的时钟信号作为所选择 的时钟信号SEL_CLK。例如，当选择信号SEL具有逻辑低电平时输入选择单元410可以选择 第一外部时钟信号EXTCLK2，并且当选择信号SEL具有逻辑高电平时选择第二内部时钟信 号 DLLCLK2。根据示例性实施例的分相器单元420基于所选择的时钟信号SEL_CLK生成上升时 钟信号RCLK和下降时钟信号FCLK。上升时钟信号RCLK与所选择的时钟信号SEL_CLK同 相，而下降时钟信号FCLK为异相，即相对于所选择的时钟信号SEL_CLK具有相反的相位。例 如，上升时钟信号RCLK在所选择的时钟信号SEL_CLK具有逻辑高电平的时段期间可以被使 能为逻辑高电平，而下降时钟信号在所选择的时钟信号SEL_CLK具有逻辑低电平的时段期 间可以被使能为逻辑高电平。根据示例性实施例的占空比比率检测单元430通过比较上升时钟信号RCLK和下 降时钟信号FCLK的使能时段来检测所选择的时钟信号SEL_CLK的占空比比率，并输出占空 比代码 C0DE<0:N>。根据示例性实施例的输出选择单元440响应于选择信号SEL输出占空比代码m C0DE<0 N>作为第一和第二占空比代码CODEKO N>和C0DE2<0 N>中的一个。例如，当选择 信号SEL具有逻辑低电平时，输出选择单元440可以输出占空比代码C0DE<0:N>作为第一 占空比代码C0DE1<0:N>。当选择信号SEL具有逻辑高电平时，输出选择单元440可以输出 占空比代码C0DE<0:N>作为第二占空比代码C0DE2<0:N>。根据示例性实施例，由DLL 310的锁定检测单元输出的、指示DLL310的锁定状 态的锁定信号LOCK被用作选择信号SEL。在此情况下，在DLL 310被锁定之前，第一 DCC 单元320校正第一外部时钟信号EXTCLK1的占空比并向DLL 310输出第二外部时钟信号 EXTCLK2。在DLL 310锁定之后，第二 DCC单元330校正被DLL 310锁定之后的第一内部时 钟信号DLLCLK1的占空比。除了图4所示的结构，根据示例性实施例的占空比代码生成单元340可以被实施 为任何合理地适当的结构，这种结构选择第二外部时钟信号EXTCLK2和第二内部时钟信号 DLLCLK2中的一个，并基于所选择的时钟信号选择性地生成占空比代码。图5是图3所示的第一 DCC单元320的电路原理图。根据示例性实施例的第一 DCC单元320包括两个反相器INVl和INV2，将第一外 部时钟信号EXTCLK1延迟；和多个晶体管TOO T15，控制第一反向器INVl的上拉/下拉驱 动功率。晶体管TOO T15由第一占空比代码C0DE1<0:N>控制。因此，第一 DCC单元320 通过控制第一反相器INVl的上拉/下拉驱动功率来校正第一外部时钟信号EXTCLK1的占 空比，即调整第一外部时钟信号EXTCLK1的转换速率。也可以利用根据本发明的其它示例 性实施例的不同的结构来实施第一 DCC单元320。例如，可以替代地使用增大/减小第一外 部时钟信号EXTCLK1的电压电平的电路来校正第一外部时钟信号EXTCLK1的占空比。第二 DCC单元330也可以用图5所示的电路来实施。在此情况下，两个反相器 INVl和INV2将第一内部时钟信号DLLCLK1延迟，并且晶体管T00 T15由第二占空比代码 C0DE2<0:N> 控制。图6是示出根据本发明的示例性实施例的图3的时钟校正电路的操作的流程图。首先，进行判断是否检测到DLL 310的锁定状态(S610)。当DLL 310没有处于锁 定状态时，检测(S620)并校正(S630)第二外部时钟信号EXTCLK2的占空比。在判断DLL 310处于锁定状态之后，进行判断对第二外部时钟信号EXTCLK2的占空比校正操作是否已 经完成(S640)。当对第二外部时钟信号EXTCLK2的占空比校正操作还未完成时，继续对 第二外部时钟信号EXTCLK2的占空比校正操作(S620和S630)。当DLL 310处于锁定状态 并且对第二外部时钟信号EXTCLK2的占空比校正操作已完成时，执行对第二内部时钟信号 DLLCLK2的占空比校正操作(S650和S660)。对第二外部时钟信号EXTCLK2还是对第二内 部时钟信号DLLCLK2执行占空比校正DCC操作是由选择信号SEL确定的。例如，当执行步 骤S620和S630时，选择信号SEL具有逻辑低电平，而当执行步骤S650和S660时，选择信 号SEL具有逻辑高电平。
根据本发明实施例的时钟校正电路校正输入到DLL的输入时钟信号以及从DLL输 出的输出时钟信号的占空比，其中通过共用占空比代码生成单元不增加或最低程度地增加 芯片尺寸。也就是说，时钟校正电路通过在单个占空比代码生成单元中生成占空比代码来 减小使用多个DCC电路的系统的尺寸。 虽然已经关于具体实施例描述了本发明，显然地，对于本领域的技术人员来说，在不脱离由以下权利要求书所限定的本发明的精神和范围的情况下，可以进行各种变化和修改。
权利要求
1.一种时钟校正电路，包括延迟锁定环(DLL)，被配置为将外部时钟信号延迟并生成内部时钟信号；第一占空比校正(DCC)单元，被配置为响应于第一占空比代码校正所述外部时钟信号 的占空比；第二占空比校正单元，被配置为响应于第二占空比代码校正所述内部时钟信号的占空 比；以及占空比代码生成单元，被配置为从所述第一和第二占空比校正单元的输出中选择输出 并通过检测所选择的输出的占空比比率来生成所述第一和第二占空比代码。
2.根据权利要求1所述的时钟校正电路，其中所述占空比代码生成单元被配置为在所 述延迟锁定环处于锁定状态之前，基于所述第一占空比校正单元的输出生成所述第一占空 比代码，并在所述延迟锁定环处于所述锁定状态之后，基于所述第二占空比校正单元的输 出生成所述第二占空比代码。
3.根据权利要求1所述的时钟校正电路，其中所述占空比代码生成单元包括输入选择单元，被配置为选择从所述第一和第二占空比校正单元的输出中所选择的一个；分相器单元，被配置为基于所选择的输出来生成上升时钟信号和下降时钟信号；占空比比率检测单元，被配置为比较所述上升时钟信号和所述下降时钟信号并生成占 空比代码；以及输出选择单元，被配置为输出所述占空比代码作为所述第一占空比代码和所述第二占 空比代码中的一个 。
4.根据权利要求1所述的时钟校正电路，其中所述第一和所述第二占空比校正单元被 配置为通过分别调整所述外部时钟信号和所述内部时钟信号的转换速率来执行占空比校 正操作。
5.根据权利要求4所述的时钟校正电路，其中所述第一占空比校正单元包括被配置为 接收所述外部时钟信号的反相器和被配置为响应于所述第一占空比代码控制所述反相器 的驱动功率的多个晶体管。
6.根据权利要求4所述的时钟校正电路，其中所述第二占空比校正单元包括被配置为 接收所述内部时钟信号的反相器和被配置为响应于所述第二占空比代码控制所述反相器 的驱动功率的多个晶体管。
7.根据权利要求1所述的时钟校正电路，其中所述延迟锁定环包括相位比较单元，被配置为比较所述第一占空比校正单元的输出信号和反馈时钟信号；延迟控制单元，被配置为响应于所述相位比较单元的输出来控制第一延迟量；可变延迟单元，被配置为将所述外部时钟信号延迟所述第一延迟量并输出所述内部时 钟信号；副本延迟单元，被配置为将所述内部时钟信号延迟第二延迟量并输出所述反馈时钟信 号；以及锁定检测单元，被配置为响应于所述相位比较单元的输出生成指示所述延迟锁定环的 锁定状态的锁定信号。
8.根据权利要求7所述的时钟校正电路，其中所述占空比代码生成单元被配置为响应于所述锁定信号选择性地接收所述第一和第二占空比校正单元的输出并选择性地输出所 述第一和第二占空比代码。
9.一种时钟校正电路，包括第一占空比校正(DCC)单元，被配置为校正第一时钟信号的占空比； 第二占空比校正单元，被配置为校正第二时钟信号的占空比；以及 占空比代码生成单元，被配置为从所述第一和第二占空比校正单元的输出中选择输出 并通过检测所选择的输出的占空比比率来生成所述第一和第二占空比代码，其中所述第一和第二占空比校正单元被配置为分别响应于所述第一和第二占空比代 码来执行占空比校正操作。
10.根据权利要求9所述的时钟校正电路，其中所述占空比代码生成单元包括输入选择单元，被配置为选择从所述第一和第二占空比校正单元的输出中所选择的一个；分相器单元，被配置为基于所选择的输出来生成上升时钟信号和下降时钟信号； 占空比比率检测单元，被配置为比较所述上升时钟信号和所述下降时钟信号并生成占 空比代码；以及输出选择单元，被配置为输出所述占空比代码作为所述第一占空比代码或所述第二占 空比代码中的一个。
11.根据权利要求9所述的时钟校正电路，其中所述第一和所述第二占空比校正单元 被配置为通过分别调整所述第一和第二时钟信号的转换速率来执行所述占空比校正操作。
12.一种用于校正外部时钟的占空比的时钟校正方法，包括 接收所述外部时钟；检测所述外部时钟的占空比比率；响应于检测到的所述外部时钟的占空比比率来校正所述外部时钟的占空比并输出校 正的外部时钟；通过将校正的外部时钟延迟来生成内部时钟；在所述外部时钟处于锁定状态之后检测所述内部时钟的占空比比率；以及 响应于检测到的所述内部时钟的占空比比率来校正所述内部时钟的占空比并输出校 正的内部时钟，其中所述外部时钟信号和所述内部时钟信号的占空比比率的检测由共同用于检测两 个占空比比率的同一电路来执行。
全文摘要
本发明涉及用于校正时钟信号的占空比的装置和方法，其中一种时钟校正电路，包括延迟锁定环(DLL)，被配置为将外部时钟信号延迟并生成内部时钟信号，第一占空比校正(DCC)单元，被配置为响应于第一占空比代码校正外部时钟信号的占空比，第二DCC单元，被配置为响应于第二占空比代码校正内部时钟信号的占空比，以及占空比代码生成单元，被配置为从第一和第二DCC单元的输出中选择输出并通过检测所选择的输出的占空比比率来生成第一和第二占空比代码。
文档编号H03K3/017GK102055436SQ20091026208
公开日2011年5月11日 申请日期2009年12月23日 优先权日2009年10月30日
发明者沈锡辅 申请人:海力士半导体有限公司