信号产生电路、电压变换装置及信号产生方法与流程

本发明涉及具备产生与设定的值相应的pwm信号的m个(m是2以上的自然数)的产生部和根据目标值对各个产生部设定可设定的值的控制部的信号产生电路、电压变换装置及信号产生方法。

背景技术：

以往，通过以pwm信号驱动开关元件来变换电压的电压变换装置得到了广泛利用。在该pwm控制方式的电压变换装置中，例如基于电压的目标值算出电压指令值，通过将与算出的电压指令值相应的值对pwm信号的产生部设定，来产生具有与设定的值相应的占空比的pwm信号。这样，通过根据电压的目标值使驱动开关元件的pwm信号的占空比变化，能够得到与电压的目标值相应的输出电压。

在此，在能够对pwm信号的产生部设定的值(以下，称作可设定值)的最小单位(即最小的增量)比较大的情况下，无法相对于目标值的变化使pwm信号的占空比平滑地变化，输出电压会成阶梯状地变化。另外，例如在作为pwm控制的操作量而算出应该对pwm信号的产生部设定的目标值的情况下，在可设定值的最小单位比目标值的最小单位大时，无法相对于电压的目标值的变化及负载变动使pwm信号的占空比平滑地变化，输出电压会产生误差。

对此，在专利文献1中公开了一种pwm变换器，该pwm变换器在针对pwm控制的每个周期运算pwm信号的接通/断开时间时，通过以舍掉以电压指令值为被除数的相除运算的余数的方式进行运算来算出接通/断开时间，基于算出结果来输出pwm脉冲。在上述的运算中产生的余数相当于未反应于接通/断开时间而被舍掉的电压指令值。

在该pwm变换器中，通过将舍掉的余数与下一个周期以后的运算中的电压指令值依次相加，在上次的运算中未反映于接通/断开时间的余数在下次的运算时新反映于接通/断开时间，此时的余数反映于再下一次的运算，如此重复。因而，能够使对pwm信号的产生部设定的接通/断开时间的平均值接近本来应该设定的目标的接通/断开时间。也就是说，能够使对产生部设定的值的最小单位平均比实际的最小单位小。

现有技术文献

专利文献

专利文献1：日本特开平3-98470号公报

技术实现要素：

发明所要解决的课题

然而，在专利文献1所公开的技术中，针对pwm控制的每个周期执行包含相除运算的运算来决定pwm信号的接通/断开时间，所以每个周期会产生庞大的处理负荷。因而，在处理能力低的廉价的微型计算机中，可能无法在pwm控制的一个周期内完成上述的运算处理。另外，在专利文献1中，关于将发明所涉及的技术应用于多个变换器未作考虑。

本发明鉴于以上情况而完成，其目的在于提供一种能够使对周期性地产生与设定的值相应的pwm信号的m个(m为2以上的自然数)的产生部分别设定的值的最小单位实质上小于实际的最小单位的信号产生电路、电压变换装置及信号产生方法。

用于解决课题的方案

本发明的一方案的信号产生电路具备m个产生部，所述m个产生部通过被从多个可设定值之中根据目标值而设定任意的设定值，来分别产生与所述设定值相应的pwm信号，所述信号产生电路通过从所述m个产生部产生的各个pwm信号来使开关元件驱动而控制电压变换电路，从而变换为目标电压，其特征在于，具备控制部，该控制部以使所述pwm信号的n周期中的m个设定值的总和接近所述目标值的n倍的值的方式设定各个所述产生部中的设定值，所述控制部具有确定部，该确定部针对所述pwm信号的每n周期(n为2以上的自然数)，确定与所述目标值的n倍的值最接近的可设定值或第二接近的可设定值，所述控制部将所述确定部确定出的所述最接近的可设定值或第二接近的可设定值向与所述m个产生部各自对应的n周期量的所述设定值分配而设定。

本发明的一方案的信号产生电路的特征在于，所述控制部具有：算出部，将所述确定部确定出的可设定值除以m与n之积来算出商及余数；和决定部，基于该算出部算出的商及余数来决定向所述产生部设定的n周期的m个可设定值。

本发明的一方案的信号产生电路的特征在于，所述决定部将所述商确定为所述m个可设定值各自的n周期量的基准值，将所述余数分割成所述可设定值的最小单位并与n周期的m个基准值的一部分分别相加，来决定n周期量的m个可设定值。

本发明的一方案的信号产生电路的特征在于，具备存储部，该存储部预先将n周期量的m个可设定值与目标值建立对应而存储，所述控制部从所述存储部读出与所述目标值对应的n周期量的m个可设定值并对所述产生部进行设定。

本发明的一方案的电压变换装置具备：上述的信号产生电路；电压变换电路，通过与该信号产生电路产生的信号的占空比相应的开关来变换电压；和检测部，检测该电压变换电路变换后的电压，其特征在于，所述信号产生电路具备的控制部具有第二算出部，该第二算出部基于所述检测部检测到电压来算出所述目标值。

本发明的一方案的信号产生方法使信号产生电路产生pwm信号，所述信号产生电路具备m个产生部，所述m个产生部通过被从多个可设定值之中根据目标值而设定任意的设定值，来分别产生与所述设定值相应的所述pwm信号，所述信号产生电路通过从所述m个产生部所产生的各个pwm信号来使开关元件驱动而控制电压变换电路，从而变换为目标电压，其特征在于，针对所述pwm信号的每n周期(n为2以上的自然数)，确定与所述目标值的n倍的值最接近的可设定值或第二接近的可设定值，将确定出的所述最接近的可设定值或第二接近的可设定值向所述m个产生部各自对应的n周期量的所述设定值分配而设定。

在本方案中，控制部根据目标值来设定能够对m个产生部分别设定的可设定值。这里的可设定值是能够对产生部设定的值的最小单位的整数倍的值。具体而言，控制部针对m个产生部产生的信号的每n周期，确定与目标值的n倍的值接近的可设定值，将确定出的可设定值分配成n周期的m个可设定值来在上述信号的每个周期对m个产生部进行设定。

由此，以使控制部所设定的n周期量的m个可设定值的总和成为与目标值的n倍的值接近的可设定值的方式进行分配，所以关于n周期量的m个可设定值整体的平均值比可设定值的最小单位(即最小的增量)更细微地得到调整。

在本方案中，控制部基于将确定部确定的可设定值除以m与n之积而得到的商及余数来决定n周期的m个可设定值。

由此，关于控制部决定的n周期的m个可设定值，以使将m个可设定值相加后的值的n周期的平均值接近目标值的方式决定，所以关于n周期的m个可设定值整体的平均值比可设定值的最小单位(即最小的增量)更细微地得到调整。

在本方案中，将上述的除算结果的商确定为关于n周期量的m个可设定值整体的基准值，将上述的相除结果的余数分割成可设定值的最小单位(即最小的增量)，将分割出的最小单位的值与n周期量的m个基准值的一部分分别相加来决定n周期量的m个可设定值。

由此，将上述余数分割成最小单位后的值被适当地分配给n周期量的m个可设定值，n周期量的m个可设定值的一部分被决定为上述基准值加上可设定值的最小单位的值后的值，除了上述可设定值的一部分以外的其他的可设定值被决定为上述基准值。

在本方案中，预先将m个可设定值的n周期量的值与目标值建立对应而存储于存储部。控制部根据目标值，从存储部的存储信息读出对m个产生部设定的n周期量的m个可设定值的并分别对m个产生部设定。

由此，根据目标值而应该设定的n周期量的m个可设定值在控制部执行控制时从存储部读出，在n周期内依次向m个产生部分别设定。

在本方案中，电压变换电路通过与上述的信号产生电路产生的信号的占空比相应的开关来变换电压，信号产生电路的控制部基于变换后的电压来算出上述的目标值。

由此，能够将能够使对周期性地产生信号的m个产生部分别设定的值的最小单位实质上小于实际的最小单位的信号产生电路应用于电压变换装置，来提高输出电压的精度。

发明效果

根据上述内容，以使控制部所设定的n周期量的m个可设定值的总和成为与目标值的n倍的值接近的可设定值的方式进行分配，所以关于n周期量的m个可设定值整体的平均值比可设定值的最小单位(即最小的增量)更细微地得到调整。

因此，能够使对周期性地产生与设定的值相应的pwm信号的m个(m为2以上的自然数)的产生部分别设定的值的最小单位实质上小于实际的最小单位。

附图说明

图1是示出本发明的实施方式1的电压变换装置的结构例的框图。

图2是示出本发明的实施方式1的信号产生电路的一部分的结构例的框图。

图3是用于说明产生部的动作的时间图。

图4是用于说明通过n周期的m个设定值而pwm信号的平均的占空比确定的动作的说明图。

图5是示出在本发明的实施方式1的信号产生电路中执行周期中断处理的cpu的处理顺序的流程图。

图6是示出设定值决定的副例程所涉及的cpu的处理顺序的流程图。

图7是示出根据目标值而决定的n周期的m个设定值的一览的图表。

图8是示出在本发明的实施方式1的信号产生电路中执行分相中断处理的cpu的处理顺序的流程图。

图9是示出在本发明的实施方式2的信号产生电路中执行周期中断处理的cpu的处理顺序的流程图。

图10是示出在本发明的实施方式2的信号产生电路中执行分相中断处理的cpu的处理顺序的流程图。

具体实施方式

以下，基于表示本发明的实施方式的附图来对本发明进行详述。

(实施方式1)

图1是示出本发明的实施方式1的电压变换装置的结构例的框图，图2是示出本发明的实施方式1的信号产生电路的一部分的结构例的框图。图1中的100是电压变换装置，电压变换装置100与外部的蓄电池2及负载3连接。电压变换装置100将来自蓄电池2的直流电压降压并向负载3供给。

电压变换装置100具备将直流电压降压的m个(m是2以上的自然数)转换器(相当于电压变换电路)cv1、cv2、…cvm、分别驱动转换器cv1、cv2、…cvm的驱动电路dc1、dc2、…dcm、产生m个pwm信号的信号产生电路1、使各转换器cv1、cv2、…cvm降压后的电压平滑的电容器c1、及用于检测输出电流的电流检测电路17。来自各转换器cv1、cv2、…cvm的输出电流经由电流检测电路17向负载3供给，向负载3供给的电压被提供给信号产生电路1。

转换器cv1、cv2、…cvm是分别相互并联连接的所谓的多相转换器，也可以将直流电压升压。一个转换器cvk(k是m以下的自然数：以下同样)具备作为漏极被施加从蓄电池2供给的直流电压的n沟道型的mosfet的开关元件(以下，简称作开关)ska、一端连接于电容器c1且另一端连接于开关ska的源极的电感lk、及漏极连接于开关ska与电感lk的连接点的源极接地的开关skb。开关ska、skb也可以是p沟道型的mosfet，还可以是双极型晶体管等其他的开关元件。

开关skb能够由阳极连接于接地电位的二极管置换，但在此通过接通电阻比二极管低的开关skb进行所谓的同步整流，来降低转换器cvk的损失。在因同步整流而导致在转换器cvk的轻负载时流向电感lk的电流逆流的情况下，例如与电感lk串联地插装电阻器来检测电感lk的电流，在检测到逆流时通过驱动电路dck停止开关skb的接通信号即可。

一个驱动电路dck基于从产生部sgk提供的pwm信号，来将用于使开关ska、skb分别在各控制周期交替接通的接通信号向开关ska、skb的栅极施加。向开关skb的栅极提供相对于向开关ska的栅极提供的接通信号而相位大致反转且确保了所谓的死区时间的接通信号。

信号产生电路1具备向驱动电路dc1、dc2、…dcm分别提供相位各错开2π/m的pwm信号的产生部sg1、sg2…sgm和对产生部sg1、sg2…sgm分别设定数据的控制部10。也可以是产生部sg1、sg2…sgm包含于控制部10。以下，将产生部sg1、sg2…sgm各自产生的pwm信号的相位称作第一相、第二相…第m相。

控制部10包含具有cpu11的微型计算机。cpu11与存储程序等信息的rom12、存储暂时产生的信息的ram13、将模拟的电压变换为数字值的a/d变换器(相当于检测部)14、及处理多个中断要求的中断控制器15彼此通过总线而连接。cpu11还与产生部sg1、sg2…sgm通过总线而连接。向a/d变换器14提供来自电流检测电路17的检测电压和向负载3供给的输出电压。

移向图2，rom12包括预先存储与后述的目标值建立对应而存储多个设定值的设定值存储表(相当于存储部)121。不过，在本实施方式1中，不使用设定值存储表121。

ram13包括为了在不同的定时进行多个设定值的存储及读出而双重化的设定值存储区域131a及131b。存储于设定值存储区域131a(或131b)的设定值通过中断控制器15调解的后述的中断处理而依次对产生部sg1、sg2…sgm设定。

产生部sg1具有被设定设定值的寄存缓冲器161、被周期性的加载寄存缓冲器161的内容的占空比寄存器162、及生成与占空比寄存器162的内容相应的占空比的pwm信号的pwm信号生成部163。pwm信号生成部163对占空比寄存器162提供用于加载寄存缓冲器161的内容的加载信号。关于其他的产生部sg2、sg3…sgm也是同样。

pwm信号生成部163基于未图示的内部时钟和占空比寄存器162的内容，生成具有内部时钟的周期的整数倍的接通时间的pwm信号。pwm信号生成部163生成的pwm信号被提供给驱动电路dc1，并且作为中断要求之一被提供给中断控制器15。关于其他的产生部sg2、sg3…sgm各自的pwm信号生成部163也是同样。

返回图1，中断控制器15在受理了上述的任一中断要求的情况下，对cpu11提供要求中断的信号(所谓的int信号)，在从cpu11接收到应答信号(所謂inta信号)时，将与各中断要求对应的中断向量向总线送出。在向总线送出的中断向量由cpu11读入了的情况下，cpu11执行与各中断要求对应的中断处理。

电流检测电路17具有电阻器r1及差动放大器da1。通过输出电流而在电阻器r1产生的电压下降由差动放大器da1放大而成为与输出电流相应的检测电压，并由a/d变换器14变换为数字值。

在上述的结构中，从蓄电池2向电感l1、l2、…lm分别流动的电流通过从驱动电路dc1、dc2、…dcm以2π/m的相位差向开关s1a、s2a、…sma提供的接通信号而受到开关，在开关s1a、s2a、…sma各自的断开期间流向电感l1、l2、…lm的电流向开关s1b、s2b、…smb回流。

这样，通过将从各电感l1、l2、…lm的一端向负载3以2π/m的相位差流动的电流相加，而将各转换器cv1、cv2、…cvm输出的电力相加。关于表示向各开关s1a、s2a、…sma以2π/m的相位差提供的接通信号与流向各电感l1、l2、…lm的电流及相加而减少了波动的输出电流之间的时间关系的时间图，在日本特开2013-46541号公报中有详细图示。

信号产生电路1的cpu11通过并行地执行例如电压环路控制及电流环路控制的电流模式控制方式来控制向负载3供给的电压。在电压环路控制中，cpu11基于从目标电压值减去将向负载3供给的输出电压进行a/d变换后的数字值而得到的偏差，来运算在后段的电流环路控制中成为目标的电流值的操作量。在该电压环路控制中，各转换器cv1、cv2、…cvm输出的电压是控制量。

在电流环路控制中，cpu11基于从来自前段的电压环路控制的目标的电流值减去将供给到负载3的输出电流进行a/d变换后的数字值而得到的偏差，来运算对于m个产生部sg1、sg2…sgm整体的操作量。cpu11进一步根据运算出的操作量(以下，称作目标值)来决定能够向各产生部sg1、sg2…sgm设定的可设定值。在此所说的可设定值是指在对各产生部sg1、sg2…sgm进行了设定时会反映于输出的pwm信号的变化的最小单位(最小的增量)的整数倍的值。以下，为了简单起见，将为了对各产生部sg1、sg2…sgm设定而决定的可设定值称作设定值。产生部sg1、sg2…sgm通过被设定所决定的设定值，来产生与设定值相应的占空比的pwm信号。在该电流环路控制中，各转换器cv1、cv2、…cvm输出的电流是控制量。

在此，在电压变换装置100的输出电压及输出电流随着时间经过而比较平稳地变动的情况下，可以说，即使使上述的电压环路控制及电流环路控制的控制周期为pwm周期的n倍(n为2以上的自然数)的周期，也是足够的。于是，在本实施方式1中，针对pwm周期的每n周期统合决定对于m个产生部sg1、sg2…sgm的n周期的设定值并存储于设定值存储区域131a或131b，通过以pwm周期产生的中断处理而针对每个周期将m个设定值分别依次对产生部sg1、sg2…sgm设定，并在n周期内反复进行该动作。

以下，为了简单起见而设为m＝n＝3，但不限于此，m及n分别也可以为2或4以上，m和n也可以不同。另外，m个设定值并非必须针对每个周期向产生部sg1、sg2…sgm全部设定，也可以在某个周期与下一周期之间设定值发生变化时仅对设定值发生变化的产生部设定。

接着，以产生第一相的pwm信号的产生部sg1为例，对pwm信号生成部163生成与占空比寄存器162的内容相应的pwm信号的结构进行说明。

图3是用于说明产生部sg1的动作的时间图。图3所示的5个时间图都以同一时间轴为横轴，在纵轴上从图的上方起示出了第一相的pwm信号的信号电平、根据第一相的pwm信号而执行的中断处理的执行状态、产生部sg1的寄存缓冲器161的内容、用于将寄存缓冲器161的内容加载到占空比寄存器162的加载信号的激活/非激活状态、及产生部sg1的占空比寄存器162的内容。

关于各相的pwm信号，时刻t21至t22、时刻t22至t23及时刻t23至t31分别是n周期(n＝3)中的第一周期、第二周期及第三周期，时刻t13至t21是前一个n周期中的第三周期。第一相的pwm信号上升的定时与各周期的开始时刻一致。第二相、第三相…第m相各自的pwm信号上升的定时及关联的处理、信号等所涉及的定时相对于图3所示的定时延迟了2π/m、2π×2/m…2π×(m-1)/m的相位。

pwm信号的各周期中的信号电平从h向l变化时的下降作为对于中断控制器15的中断要求被受理，从而执行一次中断处理。具体而言，在从时刻t13、t21、t22及t23分别经过了各周期中的接通时间t13、t21、t22及t23时执行中断处理。在各中断处理中，从包含于ram13的设定值存储区域131a或131b读出下一个pwm周期用的设定值并向寄存缓冲器161设定。

设定值向设定值存储区域131a(或131b)的存储在进行着从设定值存储区域131b(或131a)的读出的n周期的期间且开始进行从设定值存储区域131a(或131b)的读出的周期之前的n周期的期间进行。例如，在从时刻t13连续的第三周期、第一周期及第二周期从设定值存储区域131a(或131b)读出的设定值在时刻t13之前连续的第三周期、第一周期及第二周期的期间算出并存储于设定值存储区域131a(或131b)。在该情况下，时刻t14之前连续的第四周期、第一周期、第二周期及第三周期的期间的设定值的读出从设定值存储区域131b(或131a)进行。

存储于设定值存储区域131a(或131b)的第一周期、第二周期及第三周期各自的m个设定值通过在存储各设定值之后连续的第三周期、第一周期及第二周期中的分相的中断处理而依次读出，并向对应的产生部的寄存缓冲器161设定。由此，在第三周期、第一周期及第二周期各自的分相的中断处理中，对应的产生部的寄存缓冲器161的内容被改写成第一周期对应、第二周期对应及第三周期对应的设定值。

另一方面，在pwm信号的信号电平从l向h变化时的上升、即时刻t13、t21、t22、t23及t31处，从pwm信号生成部163对占空比寄存器162提供用于加载寄存缓冲器161的内容的记载信号。由此，在第一周期、第二周期及第三周期各自的期间，占空比寄存器162的内容被保持为第一周期对应、第二周期对应及第三周期对应的设定值。通过这些设定值，第一周期、第二周期及第三周期各自的pwm信号的占空比确定。

接着，对将与目标值相应的设定值对产生部sg1、sg2及sg3设定的具体例进行说明。

图4是用于说明通过n周期量的m个设定值而pwm信号的平均的占空比确定的动作的说明图。图的横轴表示时间，纵轴表示第一相、第二相及第三相各自的pwm信号的信号电平。在图4中，关于两个连续的n周期，示出了pwm周期的第一周期、第二周期及第三周期各自的第一相至第三相的pwm信号变化为接通/断开的状况。在此也为了简单起见而设为m＝n＝3。

在本实施方式1中，产生部sg1、sg2及sg3各自产生的pwm信号的周期是10μs，能够对产生部sg1、sg2及sg3分别设定的设定值的最小单位(即最小的增量)是1，该最小单位1对应于pwm信号的占空比的1％(即接通时间的0.1μs)。换言之，产生部sg1、sg2及sg3各自产生的pwm信号的占空比能够以1％为刻度来设定。另一方面，假设cpu11通过pid运算而算出的目标占空比的最小单位是0.1％。

在图4所示的定时处，设想前一个n周期中的pid运算的结果是67.2％的情况。这意味着，与应该对产生部sg1、sg2及sg3分别设定的值的相加值对应的目标值是67.2。在对该目标值进行三等分的情况下，能够对产生部sg1、sg2及sg3分别设定的设定值被决定为接近22.4(＝67.2/3)的22或23，各周期中的pwm信号的占空比的相加值成为66％或69％，结果从目标占空比67.2％偏离1.2％或1.8％。

于是，在本实施方式1中，作为与上述目标值的n倍值(67.2×3＝201.6)最接近的可设定值而确定202，将确定的202尽量均等地分割成n×m个可设定值，来决定下一个n周期的m个设定值。在此确定的可设定值也可以是例如与上述目标值的n倍值第二接近的值即201或其以外的值，但优选确定为最接近的202。具体而言，在n×m个＝9个设定值中，将4个设定值决定为23(相当于23％的占空比)，将5个设定值决定为22(相当于22％的占空比)。更具体而言，将对下一个n周期的第一周期、第二周期及第三周期各自的产生部sg1、sg2、sg3的设定值决定为例如23、23、23、23、22、22及22、22、22。

由此，下一个n周期中的第一周期、第二周期及第三周期各自的第一相、第二相、第三相的pwm信号的占空比成为23％、23％、23％、23％、22％、22％及22％、22％、22％。这即表示，第一周期、第二周期及第三周期各自的第一相至第三相的pwm信号的占空比的相加值成为69％、67％及66％，这些相加值的n周期内的平均值成为67.33％，从目标占空比67.2％的偏离收敛于0.13％。

也可以将上述的设定值决定为例如23、23、22、23、22、22及23、22、22，还可以决定为23、23、22、22、23、22及22、22、23。即，在n周期的m个设定值之中，根据抑制电压变动等目的而任意决定设定值22及23的组合即可。通过这样决定n周期的m个设定值，能够将分别对于产生部sg1、sg2及sg3的各周期的设定值的相加值以1为刻度来决定，能够将这些相加值的n周期内的平均值以0.33为刻度来决定。

以下，使用表示决定上述的n周期的m个设定值的信号产生电路1的动作的流程图，对该动作进行说明。以下所示的处理由cpu11按照预先存储于rom12的控制程序而执行。

图5是示出在本发明的实施方式1的信号产生电路1中执行周期中断处理的cpu11的处理顺序的流程图，图6是示出设定值决定的副例程所涉及的cpu11的处理顺序的流程图。

图5中的周期编号j、表示设定值存储区域131a及131b中的哪一个是存储用(或读出用)的信息、及图6中的相计数值k及周期计数值l存储于ram13。周期编号j的初始值是n。在图6的处理中决定出的n周期量的m个设定值依次存储于设定值存储区域131a或131b内的连续的地址。成为图5所示的周期中断处理的契机的周期中断在n周期所包含的各周期的开始时刻产生。例如，只要使得在产生部sg1产生的第一相的pwm信号的上升处产生周期中断即可。

在产生周期中断而cpu11的控制移向了图5的处理的情况下，cpu11判定周期编号j是否是n(在此为3)(s10)，在是n的情况下(s10：是)，将j设为1(s11)，关于设定值存储区域131a及131b切换存储用和读出用(s12)。例如，在步骤s12的处理前设定值存储区域131b(或131a)是存储用的情况下，通过步骤s12的处理将设定值存储区域131a(或131b)切换为存储用，将设定值存储区域131b(或131a)切换为读出用。

在步骤s12中被切换为存储用的设定值存储区域131a(或131b)成为通过设定值决定的副例程而决定的n周期量的m个设定值的存储区域。另一方面，被切换为读出用的设定值存储区域131b(或131a)成为通过后述的分相中断处理而读出设定值的区域。

之后，cpu11取入由a/d变换器14将向负载3供给的输出电压变换后的输出电压值(s13)，基于取入的电压值和电压的目标值来执行电压环路控制所涉及的运算(s14)，算出电流的目标值作为操作量。

接着，cpu11取入由a/d变换器14将电流检测电路17的检测电压变换后的输出电流值(s15)，基于取入的电流值和电流的目标值执行电流环路控制所涉及的运算(s16)，算出目标占空比作为操作量(相当于第二算出部的一部分)。也可以为了省略电流环路控制而不执行步骤s15及s16。在不执行步骤s15及s16的情况下，在步骤s14中算出的值是目标占空比。

接着，cpu11将目标占空比除以与可设定值的最小单位对应的占空比来算出目标值(s17：相当于第二算出部的另一部分)。在图4所示的例子中，目标占空比是0.672，可设定值的最小单位是1，该最小单位1对应于pwm信号的占空比的1％(＝0.01)，所以目标值被算出为0.672÷0.01＝67.2。

之后，cpu11调出设定值决定所涉及的副例程而执行(s18)之后，返回被中断了的例程。另一方面，在步骤s10中j不是n的情况下(s10：否)，cpu11将j增加1(s19)之后，返回被中断了的例程。也就是说，在每当周期中断产生n次时，执行一次步骤s11至s18的处理，决定n周期量的m个设定值。

移向图6，在从周期中断处理调出了设定值决定所涉及的副例程的情况下，cpu11将目标值乘以n来算出目标值的n周期的量的总和，确定与算出的n周期的量的总和最接近的可设定值(s21：相当于确定部)。在图4所示的例子中，目标值是67.2，所以n周期的量的总和被算出为67.2×3＝201.6，最接近的可设定值被确定为202。

接着，cpu11将确定的可设定值除以(相的数)m×(周期的数)n来算出商q及余数r(s22：相当于算出部)。在图4所示的例子中，将可设定值的202除以3×3而算出商q为22，算出余数r为4。

接着，cpu11将n周期量的m个设定值全都假设为q，并存储于设定值存储区域131a或131b(s23)。这里的q相当于m个可设定值各自的n周期的基准值。关于设定值存储区域131a或131b的哪一个是存储用，通过图5所示的步骤s12中的切换处理而确定。之后，cpu11将相计数值k初始化为1(s24)，而且将周期计数值l初始化为1(s25)。

接着，cpu11判定在步骤s22中算出的余数r(在执行了后述的步骤s31的情况下，是作为步骤s31的算出结果的r)是否是0(s26)，在是0的情况下(s26：是)，返回调出的例程。r是0意味着，在相除结果的余数r分割成可设定值的最小单位并与基准值的一部分相加的处理已经结束，或者应该分割成最小单位的余数r从最初起就是0。

在r不是0的情况下(s26：否)，cpu11判定相计数值k是否是m+1，即相计数值k是否溢出(s27)。在相计数值k是m+1的情况下(s27：是)，cpu11将相计数值k初始化为1(s28)，并且将周期计数值l增加1(s29)。

在相计数值不是m+1的情况下(s27：否)，或者在结束了步骤s29的处理的情况下，cpu11将用于使第l周期的第k相的pwm信号产生的设定值设为商q与可设定值的最小单位的相加值(s30)，并覆盖已经存储于设定值存储区域131a或131b的设定值(q)。在图4所示的例子中，可设定值的最小单位是1，所以步骤s30中的处理可以置换为将存储于设定值存储区域131a或131b的设定值增加1的处理。

之后，cpu11将从r减去可设定值的最小单位后的值新设为r(s31)，将相计数值k增加1(s32)，并使处理移向步骤s26。通过反复进行上述的步骤s26至s32的处理(相当于决定部)，在步骤s22中算出的余数r不是0的情况下，余数r被分割成可设定值的最小单位并依次与1或多个设定值的基准值相加。

接着，举多个例子来对如上述那样决定的n周期量的m个设定值的具体例进行说明。

图7是示出根据目标值而决定出的n周期量的m个设定值的一览的图表。假设目标值由小数点后一位或后两位的数值表示。此外，关于图7中的同一行所示的n周期量的m个设定值，可以任意地决定设定值彼此的组合。另外，在相邻的行之间目标值的范围的交界有重叠意味着，在目标值与交界值一致的情况下，可决定任一行所示的设定值。

在例如目标值处于29.83至30.17的范围内的情况下，n周期的m个设定值即在第一周期、第二周期及第三周期中分别用于使第一相、第二相、第三相的pwm信号产生的设定值被决定为10、10、10、10、10、10及10、10、10。在该情况下，各周期的设定值的相加值的n周期内的平均值成为30.00。在目标值处于30.17至30.50的范围内的情况下，n周期量的m个设定值被决定为11、10、10、10、10、10及10、10、10。在该情况下，各周期的设定值的相加值的n周期内的平均值成为30.33。在目标值处于30.50至30.83的范围内的情况下，n周期量的m个设定值被决定为11、11、10、10、10、10及10、10、10。在该情况下，各周期的设定值的相加值的n周期内的平均值成为30.67。

在目标值处于59.83至60.17的范围内的情况下，n周期量的m个设定值被决定为20、20、20、20、20、20及20、20、20。在该情况下，各周期量的设定值的相加值的n周期内的平均值成为60.00。在目标值处于60.17至60.50的范围内的情况下，n周期量的m个设定值被决定为21、20、20、20、20、20及20、20、20。在该情况下，各周期量的设定值的相加值的n周期内的平均值成为60.33。

在目标值处于66.83至67.17的范围内的情况下，n周期量的m个设定值被决定为23、23、23、22、22、22及22、22、22。在该情况下，各周期量的设定值的相加值的n周期内的平均值成为67.00。在目标值处于67.17至67.50的范围内的情况下，n周期量的m个设定值被决定为23、23、23、23、22、22及22、22、22。在该情况下，各周期的设定值的相加值的n周期内的平均值成为67.33。在目标值处于67.50至67.83的范围内的情况下，n周期的m个设定值被决定为23、23、23、23、23、22及22、22、22。在该情况下，各周期量的设定值的相加值的n周期内的平均值成为67.67。在目标值处于67.83至68.17的范围内的情况下，n周期量的m个设定值被决定为23、23、23、23、23、23及22、22、22。在该情况下，各周期量的设定值的相加值的n周期内的平均值成为68.00。在目标值处于68.17至68.50的范围内的情况下，n周期量的m个设定值被决定为23、23、23、23、23、23及23、22、22。在该情况下，各周期量的设定值的相加值的n周期内的平均值成为68.33。

接着，对存储于设定值存储区域131a或131b的n周期量的m个设定值的读出进行说明。

图8是示出在本发明的实施方式1的信号产生电路1中执行分相中断处理的cpu11的处理顺序的流程图。图8中的周期编号j是通过图5所示的周期中断处理而更新的编号，存储于ram13。成为图8所示的分相中断处理的契机的分相中断在图1所示的产生部sg1、sg2…sgm分别产生的pwm信号的下降处产生。

在产生分相中断而cpu11的控制移向了图8的处理的情况下，cpu11确定设定值存储区域131a及131b中的读出用的设定值存储区域(s40)，根据周期编号j算出所确定的设定值存储区域131a(或131b)中的定值的读出地址(s41)。这里的读出地址与图6所示的设定值决定的副例程的步骤s23及s30中的设定值的存储地址对应。

接着，cpu11从确定的设定值存储区域131a(或131b)读出一个第j周期的设定值(s42)，将读出的设定值向产生了分相中断的产生部的寄存缓冲器161设定(s43)，返回被中断了的例程。

如以上那样，根据本实施方式1，作为控制部10的中枢发挥功能的cpu11根据与应该向m(＝3)个产生部sg1、sg2及sg3分别设定的值的相加值对应的目标值，来决定并设定能够向m个产生部sg1、sg2及sg3分别设定的设定值。具体而言，cpu11针对m个产生部sg1、sg2及sg3分别产生的pwm信号的每n(＝3)周期，确定与目标值的n周期的总和最接近的可设定值，将确定出的可设定值大致均等地分配成n周期量的m个设定值。更具体而言，cpu11基于将确定的可设定值除以m与n之积而得到的商q及余数r，来决定n周期量的m个设定值，并通过按pwm信号的每个周期而不同的分相中断处理来向产生部sg1、sg2及sg3分别设定。

由此，关于cpu11所决定的n周期量的m个设定值，以使m个设定值相加后的值的n周期的平均值接近目标值的方式来决定，所以关于n周期量的m个设定值整体的平均值比设定值的最小单位(即最小的增量)更细微地得到调整。

因此，能够使对周期性地产生与设定的值相应的pwm信号的m个产生部sg1、sg2…sgm分别设定的值的最小单位实质上小于实际的最小单位。

另外，根据实施方式1，将上述的相除结果的商q确定为关于n周期的m个可设定值整体的基准值，将上述的相除结果的余数r分割成可设定值的最小单位(即最小的增量＝1)，将分割出的最小单位的值与n周期的m个基准值的一部分分别相加来决定n周期量的m个设定值。

因此，将上述余数r分割成最小单位后的值(＝1)被适当地分配给n周期量的m个设定值，能够将n周期的m个设定值的一部分决定为上述基准值与可设定值的最小单位的值相加后的值，将除了上述设定值的一部分以外的其他的设定值决定为上述基准值。

(实施方式2)

实施方式1是将决定出的n周期的m个设定值暂且存储于ram13所包含的设定值存储区域131a或131b之后，以pwm周期依次读出的方式，而实施方式2是从在rom12所包含的设定值存储表121中预先存储的内容以pwm周期依次读出n周期量的m个设定值的方式。

实施方式2中的电压变换装置100及信号产生电路1各自的结构与实施方式1中的图1及2所示的结构是同样的。不过，在本实施方式2中，不使用ram13所包含的设定值存储区域131a及131b。在rom12所包含的设定值存储表121中预先存储有多组与实施方式1中的图7所示的目标值的各范围分别建立了对应的n周期量的m个设定值。设定值存储表121也可以包含于控制部10的外部的其他的存储器。通过每n周期的中断处理从在设定值存储表121中存储有多组的n周期量的m个设定值中读出1组的n周期量的m个设定值。

示出实施方式2中的产生部sg1的动作的时间图与实施方式1中的图3所示的时间图是同样的。在实施方式2的信号产生电路1中通过n周期量的m个设定值而pwm信号的平均的占空比确定的动作通过与实施方式1中的图4所示的说明图同样地说明。

除此之外，对与实施方式1对应的部位标注同样的标号而省略其说明。

存储于设定值存储表121的n周期量的m个设定值通过连续的第三周期、第一周期及第二周期中的分相的中断处理而依次读出，并向对应的产生部的寄存缓冲器161设定。

以下，使用示出设定n周期量的m个设定值的信号产生电路1的动作的流程图，来对该动作进行说明。

图9是示出在本发明的实施方式2的信号产生电路1中执行周期中断处理的cpu11的处理顺序的流程图，图10是示出在本发明的实施方式2的信号产生电路1中执行分相中断处理的cpu11的处理顺序的流程图。关于这些中断处理产生的契机，与实施方式1的情况是同样的。

此外，图9所示的步骤s50至s59的处理中的除了步骤s52、s57及s58以外的处理与实施方式1中的图5所示的步骤s10至s19的处理是同样的，所以省略说明的一部分。

在产生周期中断而cpu11的控制移向了图9的处理的情况下，cpu11判定周期编号j是否是n(在此为3)(s50)，在是n的情况下(s50：是)，将j设为1(s51)，将设定值存储表121中的读出对象的行固定为通过上次的周期中断处理而决定的行(参照后述的步骤s58)(s52)。

接着，cpu11执行基于输出电压的电压环路控制及基于输出电流的电流环路控制所涉及的运算(s53～s56)来算出目标占空比(相当于第二算出部的一部分)。而且，cpu11将算出的目标占空比除以与可设定值的最小单位对应的占空比(在此为0.01)来算出目标值(s57：相当于第二算出部的另一部分)。

之后，cpu11将设定值存储表121的内容即存储于表的目标值的各范围与通过上述的运算而算出的目标值进行对照，决定读出对象的行(s58)之后，返回调出的例程。这里的对照的结果是，与包含目标值的范围对应地存储于设定值存储表121的n周期量的n个设定值成为在调出的例程中应该读出的设定值。

接着，在产生分相中断而cpu11的控制移向了图10的处理的情况下，cpu11确定设定值存储表121中的读出对象的行(s60)，根据周期编号j算出所确定的行中的设定值的读出地址(s61)。在此确定的行是在图9所示的步骤s52的处理中固定的行。

接着，cpu11从在设定值存储表121内确定的行读出一个第j周期的设定值(s62)，将读出的设定值向产生了分相中断的产生部的寄存缓冲器161设定(s63)，返回被中断了的例程。

如以上那样，根据本实施方式2，预先将m个设定值的n周期的值与目标值建立对应而存储于设定值存储表121。cpu11根据目标值，从设定值存储表121的存储信息读出对m个产生部sg1、sg2…sgm设定的m个设定值的n周期的量。

因此，能够在cpu11执行控制时根据目标值从存储部读出应该设定的n周期量的m个设定值。

另外，根据实施方式2，cpu11针对pwm控制的每个周期依次从设定值存储表121读出m个设定值并对m个产生部sg1、sg2…sgm分别设定。

因此，能够将设定值存储表121的内容在n周期内依次对m个产生部sg1、sg2…sgm分别设定。

另外，根据实施方式1或2，转换器cv1、cv2、…cvm通过与上述的信号产生电路1产生的pwm信号的占空比相应的开关来变换电压，通过基于变换后的电压的pwm控制，信号产生电路1的cpu11算出上述的目标值。

因此，能够将能够使对与周期性地产生pwm信号的m个产生部sg1、sg2…sgm分别设定的值的最小单位实质上小于实际的最小单位的信号产生电路1应用于电压变换装置100，来提高输出电压的精度。

应该认为，本次公开的实施方式在所有方面都是例示，而非限制性的内容。本发明的范围不是上述的含义，而是由权利要求书来表示，意在包含与权利要求书均等的含义及范围内的所有变更。另外，各实施方式中记载的技术特征能够彼此组合。

标号说明

100电压变换装置

1信号产生电路

10控制部

11cpu(确定部、算出部、决定部、第二算出部)

12rom

121设定值存储表(存储部)

13ram

131a、131b设定值存储区域

14a/d变换器(检测部)

161寄存缓冲器

162占空比寄存器

163pwm信号生成部

17电流检测电路

cv1、cv2…cvm转换器(电压变换电路)

sg1、sg2…sgm产生部

2蓄电池

3负载