具有失真后模式和高增益模式的低噪声放大器的制作方法

专利名称：具有失真后模式和高增益模式的低噪声放大器的制作方法
技术领域：
所揭示的实施例涉及低噪声放大器(LNA)。
背景技术：
在例如蜂窝式电话的接收器的无线电接收器中的第一放大级大体上为称为低噪 声放大器(LNA)的放大器电路。LNA操作性能的测量包括LNA的噪声指数(F)和LNA的线 性。蜂窝式电话的接收器包括被称为接收链的东西。接收链涉及LNA，其将信号输出到 混频器。所述混频器又将信号输出到基带滤波器。整个接收链的噪声指数(F)的第一近似 值等于LNA的噪声指数加上数量，其中所述数值为被LNA的增益除的以后级(混频器和基 带滤波器)的噪声指数。因此，增加LNA的增益减小整个接收链的噪声指数。在蜂窝式电 话应用中，通常存在强加于整个接收器上的噪声指数要求。因此，蜂窝式电话中的LNA必须 具有足够的增益以满足整个接收器的噪声指数要求。例如LNA的放大器展现非线性量。如果将纯单频的理想正弦输入信号供应给线性 放大器的输入，则所述放大器将输出所述输入信号的放大版本。所述输出信号将仅具有单 频，且此频率将为输入信号的频率。然而，如果将同一正弦输入信号供应给展现非线性量 的放大器的输入，则所述放大器将以输入信号的频率输出输入信号的放大版本，但所述放 大器还将输出其它频率的一个或一个以上其它信号。这些其它信号被称为“失真”。在实 际接收器中，这些失真分量常常远离所要信号的频率且因此可从接收器输出信号中滤出。 然而，如果存在连同所要信号一起接收到放大器的输入中的另一噪声信号(此处称为干扰 (iammer))，则可出现有时称为交叉调制失真的复合类型的失真。因为此交叉调制失真可 能在频率上接近所要信号的频率，所以难以或不可能从接收器输出信号中滤出交叉调制失 真。如果交叉调制失真分量不能通过滤波从输出信号移除，则将放大器制造得更加线性，使 得交叉调制失真分量的量值为可接受的量。然而，仅当接收器在有干扰的情况下操作时，才可强加具有良好线性的此要求。如 果已知不存在干扰，则在接收器输出信号不具有不可接受的大量失真的情况下可放宽对于 放大器的线性要求，因为将不产生交叉调制。举例来说，在一些无线电通信协议中，发射器 可在接收器正接收的同时进行发射。所发射信号的频率在频率上接近经接收的信号的频 率。归因于蜂窝式电话手持机中的发射器和接收器的物理接近性，且归因于所发射信号的 功率，所发射信号中的一些可泄漏回到接收器中且构成干扰。然而，仅当发射器正在发射时 才存在此特定干扰。当发射器不进行发射时，交叉调制失真问题不太严重或不存在且可放 宽对于接收器的线性要求。在许多LNA拓扑中，可通过增加流过LNA的偏置电流而增加放 大器的线性。类似地，可通过减小流过LNA的偏置电流而减小放大器的线性。图1 (现有技术)为利用失真后消除技术(有时称为主动失真后技术)的一个特 定差动LNA 1的电路图。此技术涉及偏置于饱和区域中的四个场效应晶体管(FET)2-5的 使用。FET 2和FET 3被称为主FET。FET 4和FET 5被称为消除FET。主FET 2和消除FET 4的左手对操作如下。主FET 2放大在输入引线6上接收的输入信号。所述输入信号 的放大版本产生于节点6上。因为主FET 2经配置为共源极放大器，所以经放大的信号具 有相对于输入引线5上的输入信号大约180度的相移。失真分量还连同输入信号的所要放 大版本一起存在于节点6上的信号中。将节点6上的相移信号施加到消除FET4的栅极输 入。消除FET 4还偏置于饱和区域中，但其经设计为劣等放大器，劣等在于与经放大的所要 信号相比，比较来说其比主FET 2产生更多的失真分量。归因于消除FET4接收其输入信号 的方式，供应给消除FET 4的输入信号的相位相对于供应给主FET 2的输入信号的相位有 180度异相。因此，如从消除FET 4输出的所要放大信号相对于如从主FET 2输出的所要 放大信号有180度异相，且如从消除FET 4输出的失真的相位相对于如从主FET 2输出的 失真有180度异相。从主FET 2和消除FET 4输出的信号相加于合并节点7上。如果由消 除FET 4输出的失真的量值经设定为在量值上等于由主FET2所输出的失真，则失真信号将 在节点7上彼此消除。同时，由主FET 2输出的所要信号中的一些将由消除FET 4输出的 所要信号消除，但归因于消除FET 4为劣等放大器的事实，如从主FET 2输出的所要信号中 的一些将保留在节点7上。此保留的所要信号为从PDC LNA输出的信号。主FET 3与消除 FET 5的其它互补对以类似方式工作。遗憾的是，合并节点7和8上的所要信号中的一些的 消除减少PDC LNA的增益。图1的PDC LNA具有高线性模式和低线性模式。在高线性模式中，偏置电路增加主 FET 2和3的栅极上的偏置电压。此增加LNA中的DC偏置电流且改进线性。在低线性模式 中，偏置电路减小主FET 2和3的栅极上的偏置电压，借此略微降低线性但有利地减少功率 消耗。对于主动失真后消除LNA的更多细节，参见1)2007年10月4日公开的所公开的第 2007/0229154号美国专利申请案，和2) 2007年2月8日公开的所公开的第2007/0030076 号美国专利申请案。图1的LNA的输入电容有利地低，因为仅一个晶体管的栅极耦合到输 入引线5和9中的每一者。遗憾的是，PDC LNA 1归因于消除晶体管消除如由主晶体管输 出的所要信号中的一些而具有小于最佳增益性能的性能。图2为利用微分叠加(DS)技术的此处称为交叉耦合修正型微分叠加技术 (Cross-Coupled Modified Derivative Super-position technique,CCMDS)的变体的另一 差动LNA 10的电路图。在此电路中，主FET 11-14偏置于饱和区域中，但消除晶体管15和 16偏置于亚阈值区域中。当描述FET偏置于饱和区域中的FET放大器的输出电流的跨导方 程与FET偏置于亚阈值区域中的FET放大器的跨导方程比较时，认识到两个晶体管的跨导 方程的第三阶系数的正负号彼此相反。然而，第一阶系数的正负号彼此不相反。在图2的 电路中，此意味着将晶体管偏置于亚阈值区域中导致与偏置于饱和区域中的晶体管相比其 输出的第三阶失真的相位发生移位，而如由亚阈值偏置电压的晶体管所输出的所要信号的 相位与偏置于饱和区域中的晶体管相比未发生相移。由消除FET 15输出的电流供应到合 并节点17上，使得如由消除FET 15输出的所要信号的相位与如由主FETll输出的所要信 号同相。因为如由消除FET 15输出的第三阶失真分量的相位相对于如由消除FET 15输出 的经放大的所要信号有180度异相，所以如由消除FET 15输出的第三阶失真分量相对于如 由主FET 11输出的第三阶失真分量有180度异相。如果在消除信号路径和主信号路径中 的第三阶失真分量的量值经适当设定，则在合并节点17上的第三阶失真分量将彼此消除。 有利的是，因为如由主FET和消除FET输出的所要信号的放大版本的相位相对于彼此同相，所以主FET 11与消除FET 15两者一起工作以放大所要信号。因此，与图1的失真后LNA 相比，图2的CCMDS LNA具有改进的增益特性。图2的CCMDS LNA可操作于两种模式中。偏置电路控制主FET 11-14的栅极上的 DC偏置电压。其控制栅极偏置，使得任一晶体管11和12作为主FET而操作，或使得晶体管 13和14作为主FET而操作。在高线性模式中，晶体管11和12用作主FET且晶体管13和 14经停用。电容器19和20分别将接收器输入21和22电容性地耦合到主晶体管11和12 的栅极，且作为电容性分压器而操作。因此，在输入21和22上接收的输入信号衰减，使得 干扰中的较少部分供应到主FET 11和12的栅极上。主FET 11和12以较高偏置电流而偏 置，使得强干扰信号将不会在放大器中引起较大的信号摆动并产生更多失真。在低线性模式中，晶体管13和14用作主FET且晶体管11和12经停用。电容器 19和20不在信号路径中。因为不存在强干扰以在放大器中引起产生更多失真的大信号摆 动，所以主FET 13和14在低线性模式中可以比在高线性模式中偏置的主FET 11和12低 的偏置电流偏置。尽管图2的CCMDS LNA归因于消除路径的第一阶跨导信号分量消除由主晶体管输 出的第一阶跨导信号分量中的一些而不遭受图1的PDC LNA的增益降级，但图2的CCMDS LNA具有其它缺陷。一个缺陷为除主晶体管的栅极耦合到输入引线外，还存在耦合到输入引 线的额外电容器。耦合到输入引线的此额外电容器增加LNA的输入电容。为将LNA介接到 天线，通常使用涉及电感器的阻抗匹配网络。增加LNA的输入电容要求阻抗匹配网络中的 此电感器也较大。此不是合意的，因为提供较大电感器涉及增加电感器的寄生电阻且由此 导致噪声指数降级。第二缺陷为组合消除信号与主信号的合并节点17和18为图2的LNA的输出节点。 随着接收器操作，如果LNA驱动的电路(例如，接收链中的混频器)的阻抗改变，则此阻抗 改变影响主路径与消除路径之间的第三阶失真的消除。此不是合意的。

发明内容
一种新颖的差动低噪声放大器(LNA)可操作于第一模式或第二模式中的可选一 者中。所述LNA包括第一晶体管、第二晶体管、第三晶体管和第四晶体管。在第一模式(此 处还称为“PDC模式”或“高线性模式”)中，LNA具有比其操作于第二模式中好的线性，但在 第二模式(此处还称为“高增益模式”)中，LNA具有比其操作于第一模式中高的增益。在第一模式中，所述四个晶体管经配置使得LNA作为差动失真后消除(PDC) LNA而 操作。第一晶体管、第二晶体管、第三晶体管和第四晶体管中的每一者偏置于饱和区域中。 根据失真后消除技术，第三晶体管产生相对于由第一晶体管产生的失真异相180度的失 真。由第三晶体管输出的失真与由第一晶体管输出的失真相加，借此消除由第一晶体管产 生的失真。由第三晶体管输出的LNA输入信号(待由LNA放大的所要信号)的版本还消除 由第一晶体管输出的所要信号的放大版本的一部分。由第一晶体管输出的所要信号的放大 版本的未经消除部分保留。将此未经消除部分作为LNA的输出信号而传送到LNA的第一输 出引线。第二晶体管和第四晶体管以类似于第一晶体管和第三晶体管操作的方式的方式操 作，原因在于由第四晶体管产生的失真用以消除由第二晶体管输出的失真。由第四晶体管 输出的所要输入信号的版本消除由第二晶体管输出的所要输入信号的放大版本的一部分，但由第二晶体管输出的所要信号的放大版本的未经消除部分保留且被传送到LNA的第二 输出引线。LNA的第一输出引线和第二输出引线上的输出信号构成LNA的差动输出信号。在第二模式中，第三晶体管产生所要输入信号的放大版本。此放大信号与由第一 晶体管输出的所要输入信号的放大版本同相。由第三晶体管输出的所要输入信号的放大版 本与由第一晶体管输出的所要输入信号的放大版本相加，且所得信号作为LNA的输出信号 而传送到LNA的第一输出引线。归因于此同相关系，第三晶体管的操作有助于增益，LNA以 所述增益放大所要输入信号。类似地，第四晶体管产生与由第二晶体管输出的所要输入信 号的放大版本同相的所要输入信号的放大版本。由第四晶体管输出的所要输入信号的放大 版本与由第二晶体管输出的所要输入信号的放大版本相加，且所得信号作为LNA的输出信 号而传送到LNA的第二输出引线。LNA的第一输出引线和第二输出引线上的输出信号构成 LNA的差动输出信号。在一个实例中，第三晶体管和第四晶体管在第二模式中偏置于亚阈值 区域中以减少LNA的功率消耗。所述LNA包括多路复用电路，如果以第一方式控制多路复用电路，则其耦合第一 晶体管、第二晶体管、第三晶体管和第四晶体管，使得LNA可操作于第一模式中。如果以第 二方式控制多路复用电路，则多路复用电路耦合第一晶体管、第二晶体管、第三晶体管和第 四晶体管，使得LNA可操作于第二模式中。在一个有利方面中，新颖LNA可配置到第一模式 和第二模式中的可选一者中而不加载具有过多电容的LNA输入引线。在新颖LNA的一个特 定实施例中，仅一个晶体管的栅极耦合到每一 LNA输入引线。在另一有利方面中，在高线性 模式中的新颖LNA的失真消除操作大体上不受LNA驱动的电路的输入阻抗的改变影响。上 面发生失真后消除的合并节点并非LNA的输出引线，而是LNA的合并节点通过共源共栅晶 体管而与输出引线隔离。前述内容为概要且因此有必要含有细节的简化、概括和省略；因此，所属领域的技 术人员将了解，发明内容仅为说明性的且不意味以任何方式而为限制性的。如仅由权利要 求书界定的本文描述的装置和/或过程的其它方面、发明性特征和优点将在本文陈述的非 限制性详细描述中变得显而易见。


图1 (现有技术)为常规差动主动失真后LNA的图。图2为称为交叉耦合修正型微分叠加(CCMDS) LNA的LNA的图。图3为根据一个新颖方面的一种特定类型的移动通信装置100的高级框图。图4为在图1的移动通信装置中的RF收发器集成电路103的更详细框图。图5为在图4的RF收发器集成电路103中的新颖多模式LNA 110的电路图。图6A和图6B为可实现图5的新颖多模式LNA的多路复用电路的两个示范性方式 的电路图。图7为说明图5的新颖多模式LNA如何经配置并操作于第一操作模式中的图。图8为说明图5的新颖多模式LNA如何经配置并操作于第二操作模式中的图。图9为陈述在LNA操作于第一操作模式中时且在LNA操作于第二操作模式中时图 5的多模式LNA的性能参数的图表。图10为图4的多模式LNA 110的替代实施例的图。
图11为新颖方法的流程图。
具体实施例方式图3为根据一个新颖方面的一种特定类型的移动通信装置100的非常简化的高级 框图。在此实例中，移动通信装置100为3G蜂窝式电话，其使用CDMA2000蜂窝式电话通信 协议。蜂窝式电话(除未说明的若干其它部件之外)包括天线102和两个集成电路103和 104。集成电路104被称为“数字基带集成电路”或“基带处理器集成电路”。集成电路103 为RF收发器集成电路。RF收发器集成电路103被称为“收发器”，因为其包括发射器以及 接收器。图4为RF收发器集成电路103的更详细框图。接收器包括称为“接收链” 105的 东西以及本机振荡器(LO) 106。当蜂窝式电话正接收时，在天线102上接收高频RF信号 107。来自信号107的信息通过双工器108、匹配网络109并穿过接收链105。信号107由 低噪声放大器(LNA) 110放大且由混频器111下变频转换。所得下变频转换信号由基带滤 波器112滤波且传递到数字基带集成电路104。数字基带集成电路104中的模/数转换器 113将所述信号转换成数字形式且所得数字信息由数字基带集成电路104中的数字电路来 处理。数字基带集成电路104通过控制由本机振荡器106供应给混频器111的本机振荡器 信号(LO) 114的频率而调谐接收器。如果蜂窝式电话正在发射，则待发射的信息由数字基带集成电路104中的数/模 转换器115转换成模拟形式且供应给“发射链” 116。基带滤波器117归因于数/模转换过 程而滤出噪声。在本机振荡器119的控制下的混频器块118接着将信号上变频转换成高频 信号。驱动放大器120和外部功率放大器121放大所述高频信号以驱动天线102，使得从天 线102发射高频RF信号122。图5为更详细地展示LNA 110的电路图。LNA 110包括两个差动输入信号端子200 和201、偏置电路202、第一场效应晶体管(FET) 204、第二 FET 205、第三FET 206、第四FET 207、第一共源共栅晶体管208、第二共源共栅晶体管209、包括两个电感器211和212以及 电容器213的LNA负载210、第一退化电感器L1214、第二退化电感器L2215、两个电容器216 和217、两个多路复用电路218和219、两个任选的退化电感器220和221，以及两个差动输 出信号节点222和223。所有晶体管204-209为N沟道FET。第一 FET 204和第二 FET 205 还称为主晶体管，且第三FET 206和第四FET 207还称为消除晶体管。电感器214、215、220 和221以及电容器216和217为使用半导体制造制程形成于RF收发器集成电路103上的 集成组件。另外，RF收发器集成电路103包括一个或一个以上串行总线端子231和相关联的 串行总线接口逻辑232。此实例中的串行总线端子231通过SPI串行总线而耦合到数字基 带集成电路104(参见图3)。数字基带集成电路104经由接口逻辑232在此SPI总线上传 送模式控制信息，并经由信号导体233传送到LNA 110。模式控制信息以数字信号的形式存 在于信号导体233上。如果数字模式控制信号具有数字逻辑低值，则LNA 110经控制以操 作于第一操作模式中，而如果数字模式控制信号具有数字逻辑高值，则LNAllO经控制以操 作于第二操作模式中。偏置电路202将DC偏置电压VBIASl供应到共源共栅FET 208和209的栅极上，且还将DC偏置电压VBIAS2供应到第三FET 216和第四FET 217的栅极上，且还将DC偏置 电压VBIAS3供应到第一 FET 204和第二 FET 205的栅极上。VBIAS2经设定以使得当LNA 操作于第一操作模式中时第三FET 206和第四FET 207偏置于饱和区域中，且当LNA操作 于第二操作模式中时第三FET 206和第四FET 207偏置于亚阈值区域中。亚阈值操作区域 有时称为弱反转操作区域。VBIAS3经设定以使得第一 FET 204和第二 FET 205偏置于饱和 操作区域中。图6A和图6B为陈述可实现图5的多路复用电路218和219的两种方式的电路图。 在图6A的实例中，多路复用电路为N沟道模拟多路复用器。在图6B的实例中，多路复用电 路为发射栅极模拟多路复用器。PDC 樽式图7说明在此处称为“PDC模式”或“高线性模式”的第一操作模式中的图5的新 颖LNA电路110的操作。为将LNA 110置于此模式中，数字模式控制信号MODE经设定以具 有数字逻辑低值。将此数字逻辑低信号供应到如所示的多路复用电路218和219的选择输 入引线上。多路复用电路218在节点N3处将第一 FET 204的漏极电容性地耦合到第三晶体 管206的栅极。在节点N4处将第二晶体管205的漏极与第三晶体管206的栅极去耦。同 样，多路复用电路219在节点N4处将第二 FET 205的漏极电容性地耦合到第四晶体管207 的栅极。在节点N3处将第一晶体管204的漏极与第四晶体管207的栅极去耦。在此配置 中，第一晶体管、第二晶体管、第三晶体管和第四晶体管经配置并经互连以形成失真后消除 (PDC)LNA。对于主动失真后消除的操作的详细数学解释，参见1) 2007年10月4日公开的 所公开的第2007/0229154号美国专利申请案，和2) 2007年2月8日公开的所公开的第 2007/0030076号美国专利申请案。下文陈述失真后消除的略微简化的概念性解释。所有四个FET 204-207均偏置于饱和区域中。主FET 204与消除FET 206的左手 对操作如下。主FET 204放大在输入引线224上接收的输入信号。所述输入信号的放大版 本产生于节点N3上。因为主FET 204经配置为共源极放大器，所以经放大的信号相对于输 入引线224上的输入信号具有大约180度的相移。失真分量还连同输入信号的所要放大版 本一起存在于节点N3上。图7中的箭头227表示连同失真分量一起的输入信号的放大版 本。节点N3上的相移信号经由多路复用电路218和电容器216而施加到消除FET 206的 栅极输入上。消除FET 206还偏置于饱和区域中，但其经设计为劣等放大器，劣等之处在于与 经放大的所要信号相比，比较来说其比主FET 204产生更多的失真分量。图7中的箭头228 表示所要信号的放大版本和由第三FET 206输出的失真分量。归因于消除FET 206从节 点N3接收其输入信号的方式，如从消除FET 206输出的所要放大信号的相位相对于如从主 FET 204输出的所要放大信号有180度异相，且如从消除FET 206输出的失真分量的相位相 对于如从主FET 204输出的失真分量也有180度异相。从主FET 204和消除 Τ206输出 的信号相加于合并节点N3上。如果由消除FET 206输出的失真分量的量值经设定为在量 值上等于由主FET 204输出的失真分量，则失真分量将在合并节点N3上彼此消除。根据失 真后消除技术，由主FET 204输出的所要信号中的一些将同时由消除FET206所输出的所要 信号消除，但归因于消除FET 206为劣等放大器的事实，如从主FET204输出的所要信号中的一些将保留在合并节点N3上。此保留的所要信号为经由共源共栅晶体管208输出且输 出到差动输出节点222上，并从PDC LNA 110输出的信号。主FET 205与消除 Τ 207的 另一互补对以类似方式工作且将所要信号的放大版本输出到差动输出节点223上。高增益樽式图8说明在此处称为“高增益模式”的第二操作模式中的图5的新颖LNA电路110 的操作。为将LNA 110置于此模式中，数字模式控制信号MODE经设定以具有数字逻辑高 值。将此数字逻辑高信号供应到如所示的多路复用电路218和219的选择输入引线上。多 路复用电路218在节点N4处将第二 FET 205的漏极电容性地耦合到第三晶体管206的栅 极。在节点N3处将第一晶体管204的漏极与第三晶体管206的栅极去耦。同样，多路复用 电路219在节点N3处将第一 FET 204的漏极电容性地耦合到第四晶体管207的栅极。在 节点N4处将第二晶体管205的漏极与第四晶体管207的栅极去耦。在此高增益配置中，第三FET 206和第四FET 207的主要用途并非为消除由第一 FET 204和第二 FET 205输出的失真，而是主要目的为补充如由第一主FET 204和第二主 FET 205输出的经放大的所要信号，以增加LNA增益。结合第一 FET 204和第三FET 206更详细地描述此操作。第一 FET 204偏置于饱 和区域中且在第一操作模式中经配置为共源极放大器。因为主FET 204经配置为共源极放 大器，所以如输出到FET 204的漏极上的所要信号的放大版本相对于输入引线224上的输 入信号具有大约180度的相移。失真分量还连同输入信号的所要放大版本一起存在于节点 N3上。箭头229表示连同失真分量一起的所要输入信号的放大版本。不同于第三FET 206的栅极上的所要信号的相位相对于第一FET 204的栅极上的 所要信号有180度异相的第一操作模式，在第二操作模式中，第三FET 206的栅极上的所要 信号的相位相对于第一 FET 204的栅极上的所要信号同相。如此是因为第二差动输入引线 225上的所要信号VIN-相对于第一差动输入引线224上的所要信号VIN+有180度异相。 信号VIN-接着由涉及第二 FET 205的共源极放大器放大，使得第二 FET 205的漏极上的所 要信号的版本相移另一 180度。节点N4上的所要信号的版本因此回过来相对于第一差动 输入引线224上的所要信号VIN+同相。第二 FET 205的漏极上的此所要信号经由多路复 用电路218和电容器216而供应到第三FET 206的栅极上。图8中的箭头230表示第三FET 206的漏极上的所要信号和失真分量。因为第一 FET204和第三FET 206的栅极上的所要信号的相位相同，所以如由第三FET 206输出的所 要信号的放大版本的相位与如由第一 FET 204输出的所要信号的放大版本的相位同相。因 此，所要信号的两个版本相加于合并节点N3上。节点N3上的所要信号经由共源共栅FET 208而供应到第一差动输出节点222上。因此，第三FET 206看来增加LNA的信号增益。第 二 FET 205和第四FET 207以类似于FET 204和206工作的上述方式的方式而工作。第四 FET 207输出与如由第二 FET 205输出的所要信号的放大版本同相的所要信号的版本。因为不管晶体管是偏置于饱和区域中还是偏置于亚阈值区域中，描述共源极放 大器的输出电流信号的跨导方程的线性分量的相位是相同的，所以第三FET 206和第四 FET207可偏置于饱和区域或亚阈值区域中。在图8的实例中，因为与第三FET 206和第 四FET 207偏置于饱和区域中的同一电路相比，将这些晶体管偏置于亚阈值区域中会减少 LNA电流消耗，所以第三FET 206和第四FET 207被偏置于亚阈值区域中。
代表件件能图9为陈述图5的多模式LNA 110的代表性性能特性的表。与高增益模式(MODE =1)中的OdBm的IIP3截取点相比，在PDC模式(MODE = 0)中，LNA 110具有lOdBm的 IIP3截取点。与高线性模式中的118mS的增益相比，在高增益模式中，LNA 110具有132mS 的增益。通过增加接收链内的LNA的增益，接收链的总噪声指数得以改进。表中的NF(0F LNA)列指示LNA的噪声指数，而表中的NF (OF RxFE)列指示LNA为其一部分的整个接收链 的噪声指数。在一个有利方面中，新颖多模式LNA 110可配置到第一模式和第二模式中的可选 一者中而不加载具有过多电容的LNA输入引线。在图5中所说明的特定实施例中，仅一个 晶体管的栅极耦合到每一 LNA输入引线。仅存在一个晶体管(FET 204)，其栅极耦合到LNA 输入引线224。仅存在一个晶体管(FET 205)，其栅极耦合到LNA输入引线225。输入引线 224和225上的所得的减少电容为优于图2的多模式CCMDS LNA的优点。在另一有利方面中，在高线性模式中的新颖LNA 110的失真消除操作大体上不受 LNA驱动的电路的输入阻抗的改变影响。上面发生失真后消除的合并节点并非LNA的输出 引线，而是LNA的输出引线被共源共栅晶体管隔离。消除对负载阻抗的改变的相对免疫性 为优于其中合并节点为LNA的输出节点的图2的多模式CCMDS LNA的另一优点。图1的常规PDC LNA具有高线性模式和在其LNA输入引线上的低输入电容。然 而，在其其它操作模式(不同于高线性模式)中，图1的常规PDC LNA具有相对差的增益性 能，至少部分因为其消除晶体管消除由其主晶体管输出的所要信号中的一些。图5的新颖 多模式LNA 110在至少一个方面中优于图1的常规PDC LNA，原因在于在高增益模式中，第 三FET 206和第四FET 207有助于LNA增益。此外，在如上文所述不将电容性负载添加到 LNA输入引线的情况下，实现支持这两种操作模式。图10为图4的新颖多模式LNA 110的替代实施例的图。第三FET 206的栅极电 容性地耦合到第一 FET 204的漏极。多路复用电路218 (在此情况下，其为多路分用器)将 第二 FET 206的漏极耦合到第一 FET 204的漏极或第二 FET 205的漏极中的可选一者。第 四FET 207的栅极电容性地耦合到第二 FET 205的漏极。多路复用电路219 (在此情况下， 其为多路分用器)将第四FET 207的漏极耦合到第二 FET 205的漏极或第一 FET204的漏 极中的可选一者。图11为根据一个新颖方面的方法300的简化流程图。将数字逻辑控制信号接收 到LNA上(步骤301)。LNA涉及四个晶体管。如果控制信号具有第一数字逻辑值(如步骤 302中所确定)，则所述四个晶体管经配置以作为PDC LNA而操作。所述晶体管中的第三者 产生用于根据失真后消除技术来消除由所述晶体管中的第一者产生的失真的失真分量。类 似地，所述晶体管中的第四者产生用于根据失真后消除技术来消除由所述晶体管中的第二 者产生的失真的失真分量。然而，如果控制信号具有第二数字逻辑值(如步骤302中所确定)，则所述四个晶 体管经配置以操作于高增益模式中。第三晶体管输出所要信号的放大版本且将此输出添加 到如由第一晶体管输出的所要信号的放大版本。类似地，第四晶体管输出所要信号的放大 版本且将此输出添加到如由第二晶体管输出的所要信号的放大版本。第三晶体管和第四晶 体管有助于LNA的增益。LNA可通过改变控制信号的数字逻辑值而在PDC模式与高增益模式之间来回切换。在一个实例中，数字基带IC(例如，图3中的IC 104)通过在总线上将控 制信息发送到RF收发器IC(例如，图3中的IC 103)而控制LNA操作于所述两种模式中的 哪一者。RF收发器IC中的总线接口逻辑(例如，图5中的块232)接收控制信息且以数字 控制信号(例如，参见图5中的信号MODE)的形式将其供应给LNA。
尽管出于指导目的而在上文描述某些特定实施例，但本专利文献的教示具有一般 适用性且不限于上文描述的特定实施例。因此，在不脱离上文陈述的权利要求书的范围的 情况下，可实践所描述的特定实施例的各种特征的各种修改、调适和组合。
权利要求
一种低噪声放大器(LNA)，其具有第一差动输入节点和第二差动输入节点，所述LNA包含第一晶体管，其偏置于饱和区域中，其中所述第一晶体管的栅极耦合到所述第一差动输入节点，其中所述第一晶体管产生到所述第一晶体管的漏极上的第一失真信号；第二晶体管，其偏置于所述饱和区域中，其中所述第二晶体管的栅极耦合到所述第二差动输入节点，其中所述第二晶体管产生到所述第二晶体管的漏极上的第二失真信号；第三晶体管，其具有可选择性地耦合到所述第一晶体管的漏极或所述第二晶体管的漏极的栅极；以及第四晶体管，其具有可选择性地耦合到所述第二晶体管的所述漏极或所述第一晶体管的所述漏极的栅极。
2.根据权利要求1所述的LNA，其进一步包含第一差动输出节点；第五晶体管，其具有耦合到所述第一差动输出节点的漏极并具有耦合到所述第一晶体 管的所述漏极的源极；第二差动输出节点；以及第六晶体管，其具有耦合到所述第二差动输出节点的漏极并具有耦合到所述第二晶体 管的所述漏极的源极。
3.根据权利要求1所述的LNA，其进一步包含第一多路复用电路，其具有第一信号输入节点、第二信号输入节点、信号输出节点和选 择输入节点，其中所述第一信号输入节点耦合到所述第一晶体管的所述漏极，其中所述第 二信号输入节点耦合到所述第二晶体管的所述漏极，其中所述信号输出节点电容性地耦合 到所述第三晶体管的所述栅极；以及第二多路复用电路，其具有第一信号输入节点、第二信号输入节点、信号输出节点和选 择输入节点，其中所述第一信号输入节点耦合到所述第二晶体管的所述漏极，其中所述第 二信号输入节点耦合到所述第一晶体管的所述漏极，其中所述信号输出节点电容性地耦合 到所述第四晶体管的所述栅极。
4.根据权利要求1所述的LNA，其中所述第一晶体管的所述漏极直接连接到所述第三 晶体管的漏极，且其中所述第二晶体管的所述漏极直接连接到所述第四晶体管的漏极。
5.根据权利要求2所述的LNA，其进一步包含第一电感器，其具有第一引线和第二引线，所述第一引线耦合到所述第一晶体管的源 极，所述第二引线耦合到共同节点；以及第二电感器，其具有第一引线和第二引线，所述第一引线耦合到所述第二晶体管的源 极，所述第二引线耦合到所述共同节点。
6.根据权利要求5所述的LNA，其中所述第三晶体管的源极耦合到所述共同节点，且其 中所述第四晶体管的源极耦合到所述共同节点。
7.根据权利要求5所述的放大器，其中所述第三晶体管的源极经由第三电感器而耦合 到所述共同节点，且其中所述第四晶体管的源极经由第四电感器而耦合到所述共同节点。
8.根据权利要求1所述的放大器，其中所述放大器接收数字信号，其中如果所述数字 信号具有第一数字值，则所述第三晶体管的所述栅极电容性地耦合所述第一晶体管的所述漏极，其中如果所述数字信号具有第二数字值，则所述第三晶体管的所述栅极电容性地耦 合到所述第二晶体管的所述漏极，其中如果所述数字信号具有所述第一数字值，则所述第 四晶体管的所述栅极电容性地耦合所述第二晶体管的所述漏极，其中如果所述数字信号具 有所述第二数字值，则所述第三晶体管的所述栅极电容性地耦合到所述第一晶体管的所述 漏极。
9.根据权利要求8所述的放大器，其中如果所述放大器正在操作且所述数字信号具有 所述第一数字值，则所述第三和第四晶体管偏置于所述饱和区域中，而如果所述放大器正 在操作且所述数字信号具有所述第二数字值，则所述第三和第四晶体管偏置于亚阈值区域 中。
10.一种差动低噪声放大器(LNA)，其接收所要信号，所述LNA包含第一晶体管，其偏置于饱和区域中，其中所述第一晶体管产生所述所要信号的第一放 大版本和第一失真信号；第二晶体管，其偏置于所述饱和区域中，其中所述第二晶体管产生所述所要信号的第 二放大版本和第二失真信号；第三晶体管；第四晶体管；以及用于将所述第一、第二、第三和第四晶体管配置在一起以使得所述LNA操作于两种模 式中的可选一者中的装置，其中在所述两种模式中的第一者中，失真后消除用以消除所述 第一和第二失真信号中的至少一些，且其中在所述两种模式中的第二者中，所述第三晶体 管产生所述所要信号的第三放大版本，所述第三放大版本与所述所要信号的所述第一放大 版本同相并与所述所要信号的所述第一放大版本相加，且其中在所述两种模式中的所述第 二者中，所述第四晶体管产生所述所要信号的第四放大版本，所述第四放大版本与所述所 要信号的所述第二放大版本同相并与所述所要信号的所述第二放大版本相加。
11.根据权利要求10所述的LNA，其中所述装置包含第一多路复用器和第二多路复用 器，其中所述第一多路复用器的输出引线电容性地耦合到所述第三晶体管的栅极，且其中 所述第二多路复用器的输出引线电容性地耦合到所述第四晶体管的栅极。
12.根据权利要求10所述的LNA，其中所述装置包含第一多路复用器和第二多路复用 器，其中所述第一多路复用器的输出引线耦合到所述第三晶体管的漏极，且其中所述第二 多路复用器的输出引线耦合到所述第四晶体管的漏极。
13.根据权利要求10所述的LNA，其中在所述第一模式中，所述第三晶体管的栅极电容 性地耦合到所述第一晶体管的漏极，其中在所述第一模式中，所述第四晶体管的栅极电容 性地耦合到所述第二晶体管的漏极，其中在所述第二模式中，所述第三晶体管的所述栅极 电容性地耦合到所述第二晶体管的所述漏极，且其中在所述第二模式中，所述第四晶体管 的所述栅极电容性地耦合到所述第一晶体管的所述漏极。
14.根据权利要求10所述的LNA，其中所述LNA接收数字逻辑信号，其中如果所述数字 逻辑信号具有第一数字逻辑值，则所述LNA被配置于所述第一模式中，而如果所述数字逻 辑信号具有第二数字逻辑值，则所述LNA被配置于所述第二模式中。
15.一种方法，其包含(a)接收控制信号；(b)如果在(a)中所接收的所述控制信号具有第一数字逻辑值，则将低噪声放大器 (LNA)的第一晶体管、第二晶体管、第三晶体管和第四晶体管耦合在一起，使得所述LNA作 为失真后消除LNA而操作，其中当所述LNA作为所述失真后消除LNA而操作时，所述第三晶 体管产生消除由所述第一晶体管产生的失真的失真，且其中当所述LNA作为所述失真后消 除LNA而操作时，所述第四晶体管产生消除由所述第二晶体管产生的失真的失真；以及(c)如果在(a)中所接收的所述控制信号具有第二数字逻辑值，则将所述第一、第二、 第三和第四晶体管耦合在一起，使得所述第三晶体管有助于所述LNA的增益，且使得所述 第四晶体管有助于所述LNA的所述增益。
16.根据权利要求15所述的方法，其中如果所述控制信号具有所述第二数字逻辑值， 则所述第一晶体管输出LNA输入信号的第一放大版本，所述第三晶体管输出与所述LNA输 入信号的所述第一放大版本同相的所述LNA输入信号的第三放大版本，且将所述LNA输入 信号的所述第三放大版本添加到所述LNA输入信号的所述第一放大版本，且其中如果所述 控制信号具有所述第二数字逻辑值，则所述第二晶体管输出LNA输入信号的第二放大版 本，所述第四晶体管输出与所述LNA输入信号的所述第二放大版本同相的所述LNA输入信 号的第四放大版本，且将所述LNA输入信号的所述第四放大版本添加到所述LNA输入信号 的所述第二放大版本。
17.根据权利要求16所述的方法，其进一步包含(d)当所述控制信号具有所述第一数字逻辑值时操作所述LNA持续第一时期，且接着 当所述控制信号具有所述第二数字逻辑值时操作所述LNA持续第二时期。
18.根据权利要求15所述的方法，其中如果所述LNA正在操作且所述控制信号具有所 述第一数字逻辑值，则所述第一、第二、第三和第四晶体管偏置于饱和区域中，而如果所述 LNA正在操作且所述控制信号具有所述第二数字逻辑值，则所述第一和第二晶体管偏置于 所述饱和区域中且所述第三和第四晶体管偏置于亚阈值区域中。
19.一种方法，其包含提供可配置以操作于两种模式中的可选一者中的低噪声放大器(LNA)，其中在第一模 式中，所述LNA采用失真后消除技术以消除在所述LNA中产生的失真，其中当所述LNA正操 作于所述第一模式中时，所述LNA展现信号第一增益，其中在第二模式中，所述LNA具有高 于所述第一增益的第二增益，且其中在所述第二模式中，与所述LNA正操作于所述第一模 式中时其线性情况相比，所述LNA不够线性。
20.根据权利要求19所述的方法，其中所述LNA包括第一晶体管、第二晶体管、第三晶 体管和第四晶体管，其中如果所述LNA正操作于所述第一模式中，则所述第三晶体管的栅 极电容性地耦合到所述第一晶体管的漏极且所述第四晶体管的栅极电容性地耦合到所述 第二晶体管的漏极，其中如果所述LNA正操作于所述第二模式中，则所述第三晶体管的所 述栅极电容性地耦合到所述第二晶体管的漏极且所述第四晶体管的栅极电容性地耦合到 所述第一晶体管的漏极。
21.根据权利要求19所述的方法，其中所述LNA包括第一晶体管、第二晶体管、第三晶 体管和第四晶体管，其中如果所述LNA正操作于所述第一模式中，则所述第三晶体管的漏 极耦合到所述第一晶体管的漏极且所述第四晶体管的漏极耦合到所述第二晶体管的漏极， 其中如果所述LNA正操作于所述第二模式中，则所述第三晶体管的所述漏极电容性地耦合到所述第二晶体管的漏极且所述第四晶体管的漏极电容性地耦合到所述第一晶体管的漏 极。
22.根据权利要求19所述的方法，其进一步包含提供用于接收控制信息的机构，其中如果所述控制信息具有第一值，则所述LNA经配 置以操作于所述第一模式中，而如果所述控制信息具有一值，则所述LNA经配置以操作于 所述第二模式中。
全文摘要
本发明揭示一种差动低噪声放大器(LNA)，其可在两种模式中的可选一者中操作。所述LNA包括第一晶体管(204)、第二晶体管(205)、第三晶体管(206)和第四晶体管。在第一模式(PDC模式)中，所述第四晶体管经配置以作为失真后消除(PDC)LNA而操作。所述第三晶体管(206)和第四晶体管(207)作为改进线性但略微减小LNA增益的消除晶体管而操作。在第二模式(高增益模式)中，所述第三晶体管(206)和第四晶体管(207)经配置以使得其输出的LNA输入信号的放大版本被添加到由第一和第二主晶体管(204、205)输出的所述LNA输入信号的放大版本，从而产生增加的增益。多路复用电路提供于所述LNA内，使得可通过控制供应给所述LNA的数字模式控制信号而将所述LNA配置到所述两种模式中的可选一者中。
文档编号H03F1/32GK101933228SQ200980103964
公开日2010年12月29日 申请日期2009年2月6日 优先权日2008年2月6日
发明者克里斯琴·霍伦斯泰因, 邓君雄, 金那苏 申请人:高通股份有限公司