专利名称：具有差动输入的正交输出低噪声跨导放大器的制作方法
技术领域：
本发明的实施例大体来说涉及放大器，且更具体地说，涉及一种能够接受差动RF 输入信号及提供经放大的差动同相及正交(I/Q)输出信号的低噪声跨导放大器(LNTA)。
背景技术：
对于低成本、小型化、具功率效益的通信系统的不断增长的需求正驱动着对待并 入集成电路内的较高等级的功能性的要求。为了最小化这些集成电路的面积及相关联成 本，非常需要在可能具有高干扰水平的环境中提供低噪声放大的新颖且创新的方式。然而， 不应以降低性能要求(例如，线性及/或功率消耗)为代价来获得这些益处。维持现有性 能要求是重要的，因为新兴通信标准具有严格的接收器去敏感要求，且必须最小化接收器 功率消耗以维持竞争优势。一种类别的低噪声放大器包括低噪声跨导放大器(LNTA)，其通常表现为电压控制 式电流源(即，基于输入电压信号提供输出电流)。常规的LNTA设计已将其功能分割为两 个块LNA(低噪声放大)块，继之以TA(跨导放大)块。此分割允许设计者再使用现有LNA 知识产权，但可产生次优设计，所述次优设计可使用较大功率及裸片面积，具有减小的线性 及(因此)对干扰信号的抗扰性。以常规方式分割的LNTA设计可能基本上受LNA级限制， LNA级必须提供相当大的电压增益以从LNA/TA组合获得足够跨导。此外，LNA还可利用电 感性负载以谐振掉TA级的寄生电容。电感器可能进一步增加成本，因为所述电感器可占据 集成电路上的大量裸片面积，且可能需要额外调谐步骤以实现适当操作。此外，常规LNTA 设计可使放大器电路加倍以便提供同相输出信号及正交输出信号两者，从而进一步增加对 集成电路的大小要求。因此，需要一种单级LNTA，其可提供功率及裸片面积的显著节约，连同改进的线性 及操作带宽。
发明内容
本发明的示范性实施例是针对用于提供低噪声跨导放大的装置及方法。在一个实施例中，呈现一种用于提供低噪声跨导放大的装置。所述装置可包括经 配置以接收差动RF输入信号的PMOS跨导部分及耦合到所述PMOS跨导部分的PMOS共源共 栅部分。所述装置可进一步包括经配置以接收所述RF差动输入信号的NMOS跨导部分及耦 合到所述NMOS跨导部分的NMOS共源共栅部分，其中所述PMOS及NMOS共源共栅部分可提 供差动正交输出信号及差动同相输出信号。在另一实施例中，呈现一种用于放大RF信号的方法。所述方法可包括接收差动RF 输入信号，将所述差动RF输入信号转换为电流信号，缓冲所述电流信号以提供差动正交输 出信号及差动同相输出信号。另一实施例可包括一种用于提供低噪声跨导放大的装置，其包含用于接收差动 RF输入信号的装置；用于将所述差动RF输入信号转换为电流信号的装置；及用于缓冲所述
6电流信号以提供差动正交输出信号及差动同相输出信号的装置。
呈现附图以帮助描述本发明的实施例且仅为了说明实施例而非限制实施例来提 供所述附图。图1展示低噪声跨导放大器(LNTA)的实施例的示范性框图。图2展示LNTA的另一实施例的示范性高阶电路图。图3展示可用于LNTA的实施例中的示范性栅极偏置控制系统。图4展示LNTA在移动装置的收发器中的示范性应用。图5展示与LNTA的实施例相关联的过程的示范性流程图。
具体实施例方式本发明的方面在以下描述及针对本发明的特定实施例的相关图式中揭示。在不脱 离本发明的范围的情况下，可设计出替代实施例。另外，将不再详细描述或将省略本发明的 众所周知的元件以免使本发明的相关细节含糊不清。词“示范性”在本文中用以意指“充当实例、例子或说明”。不必将本文中描述为 “示范性”的任何实施例解释为比其它实施例优选或有利。同样地，术语“本发明的实施例” 并不需要本发明的所有实施例包括所论述的特征、优点或操作模式。本文中所使用的术语仅出于描述特定实施例的目的且不希望限制本发明的实施 例。如本文中所使用，除非上下文清楚地另有指示，否则单数形式“一”及“所述”还既定包 括复数形式。将进一步理解，术语“包含”、“包括”当在本文中使用时指定所陈述的特征、整 数、步骤、操作、元件及/或组件的存在，但不排除一个或一个以上其它特征、整数、步骤、操 作、元件、组件及/或其群组的存在或添加。此外，在待由(例如)计算装置的元件执行的动作序列的方面描述许多实施例。将 认识到，本文中所描述的各种动作可由特定电路(例如，专用集成电路(ASIC))、由通过一 个或一个以上处理器执行的程序指令或由两者的组合来执行。另外，本文中所描述的这些 动作序列可看作为完全在任何形式的计算机可读存储媒体内实施，所述计算机可读存储媒 体中存储有在执行时将致使相关联处理器执行本文中所描述的功能性的相应计算机指令 集。因此，本发明的各种方面可以许多不同形式来体现，所有所述形式均已预期属于所主张 的标的物的范围内。另外，对于本文中所描述的实施例中的每一者来说，任何此类实施例的 对应形式均可在本文中描述为(例如)“经配置以”执行所描述的动作的“逻辑”。图1展示单级低噪声跨导放大器(LNTA) 100的示范性框图。LNTA 100可包括PMOS 跨导部分110、NMOS跨导部分120、PMOS共源共栅部分130、NMOS共源共栅部分140以及第 一栅极偏置部分135及第二栅极偏置部分145。PMOS跨导部分110可接收包括正线RFip 及负线RFin的差动RF输入信号。PMOS跨导部分110可提供第一差动中间信号，其包括具 有与输入信号振幅及PMOS跨导部分110的跨导的乘积成比例的量值的电流。所述第一差 动中间信号通过PMOS共源共栅部分130来传送以产生正同相线(gmpi)输出信号及正正交 线(gmpq)输出信号。NMOS跨导部分120也可接收包括正线RFip及负线RFin的差动RF输入信号。NMOS
7跨导部分120可提供第二差动中间信号。所述第二差动中间信号可通过NMOS共源共栅部 分140来放大及处理以产生负同相线(gmni)输出信号及负正交线(gmnq)输出信号。就功能来说，跨导部分110、120可将RFip/RFin处的差动输入信号转换为电流。 共源共栅部分130、140可充当电流缓冲器而以非常低的损失将此电流传送到输出(gmpq、 gmnq、gmpi、gmni)。此可通过共源共栅部分130、140呈现对跨导部分110/120的低阻抗及 (gmpq、gmnq、gmpi、gmni)处的高输出阻抗来实现。将差动RF输入直接提供到PMOS跨导部分110及NMOS跨导部分120中可提供有益 的高跨导(例如，与输入电压信号有关的高电流增益)。通过使部分110、120具有高跨导， 可降低对具有初始电压增益的前置放大器的要求，此可消除对额外调谐电路的需要且又最 小化集成电路内的电感器的数目。PMOS共源共栅部分130及NMOS共源共栅部分140可提 供高输出阻抗，其可为最大化正传递到负载中的电流量及改进LNTA 100的效率所需的。进一步参看图1，LNTA 100可包括第一栅极偏置部分135及第二栅极偏置部分 145。所述栅极偏置部分可将栅极偏置电压提供到共源共栅部分130、140中的每一晶体管 以供适当操作LNTA 100。在一个实施例中，栅极偏置部分135、145两者可将恒定电压偏置 提供到PMOS共源共栅部分130及NMOS共源共栅部分140内的晶体管。在另一实施例中，栅极偏置部分135可将恒定栅极偏置电压提供到PMOS共源共 栅部分130，且栅极偏置部分145可将动态变化的栅极偏置电压提供到NMOS共源共栅部分 140内的晶体管。在此实施例中，栅极偏置部分145可为栅极偏置控制系统，其基于LNTA 100的输出来提供偏置电压以补偿NMOS共源共栅部分140的晶体管内的电压变化。在又一 实施例中，栅极偏置部分135及145可与上述的先前实施例相反，且栅极偏置部分135可利 用栅极偏置控制系统，且栅极偏置部分145可使用恒定的偏置栅极电压。所述栅极偏置控制系统可提供更容易匹配共源共栅部分内的晶体管同时还最小 化额外调谐电路及其相关联电感器的使用的优点。将在下文中更详细地呈现关于恒定栅极 电压偏置电路与栅极偏置控制系统两者的细节。因此，本发明的一实施例可包括一种用于提供低噪声跨导放大的装置。所述装置 可包括经配置以接收差动RF输入信号的PMOS跨导部分(例如，110)及耦合到所述PMOS跨 导部分的PMOS共源共栅部分(例如，130)。所述装置可进一步包括经配置以接收所述RF 差动输入信号的NMOS跨导部分(例如，120)及耦合到所述NMOS跨导部分的NMOS共源共栅 部分(例如，140)，其中所述PMOS及NMOS共源共栅部分提供差动正交输出信号及差动同相 输出信号。本发明的另一实施例可包括一种用于放大RF信号的方法，其中所述方法可包括 接收差动RF输入信号、将所述差动RF输入信号转换为电流信号及缓冲所述电流信号以提 供差动正交输出信号及差动同相输出信号。图2展示单级低噪声跨导放大器(LNTA) 200的示范性电路图。LNTA 200可包括 PMOS跨导部分110，其包括PMOS晶体管215、220 ；PMOS共源共栅部分130，其包括PMOS晶 体管225、230、235、240 ；NMOS跨导部分120，其包括NMOS晶体管280及285 ；及NMOS共源共 栅部分140，其包括NMOS晶体管260、265、270、275。在PMOS跨导部分110中，PMOS晶体管215可使其栅极线(经由电容器250)电容 性地耦合到差动RF输入的负线。PMOS晶体管215可使其源极线耦合到电流源210以用于
8接收I_r。e且使其漏极线连接到PMOS共源共栅部分130中的PMOS晶体管225及230的源 极线。进一步参看PMOS跨导部分110，PMOS晶体管220可使其栅极线(经由电容器255) 电容性地耦合到差动RF输入的正线。PMOS晶体管220可经由其源极线从源210接收源电 流Is_。e。PMOS晶体管220的漏极线可耦合到PMOS共源共栅部分130中的PMOS晶体管235 及240的源极线。在PMOS共源共栅部分130中，PMOS晶体管225可使其源极线耦合到晶体管230 的源极线及晶体管215的漏极线。PMOS晶体管225可使其漏极线耦合到NMOS共源共栅部 分140中的NMOS晶体管260的漏极线，以提供差动正交输出信号的正线(gmpq)。PMOS晶 体管225可使其栅极线耦合到栅极偏置电路245。PMOS晶体管230可使其源极线耦合到PMOS晶体管225的源极线及晶体管215的 漏极线。PMOS晶体管230可使其漏极线耦合到NMOS共源共栅部分140中的NMOS晶体管 265的漏极线，以提供差动同相输出信号的正线(gmpi)。PMOS晶体管230可使其栅极线耦 合到栅极偏置电路245。PMOS晶体管235可使其源极线耦合到PMOS晶体管240的源极线及晶体管220的 漏极线。PMOS晶体管235可使其漏极线耦合到NMOS共源共栅部分140中的NMOS晶体管 270的漏极线，以提供差动同相输出信号的负线(gmni)。PMOS晶体管235可使其栅极线耦 合到栅极偏置电路245。PMOS晶体管240可使其源极线耦合到PMOS晶体管235的源极线及晶体管220的 漏极线。PMOS晶体管240可使其漏极线耦合到NMOS共源共栅部分140中的NMOS晶体管 275的漏极线，以提供差动正交输出信号的负线(gmnq)。PMOS晶体管240可使其栅极线耦 合到栅极偏置电路245。栅极偏置电路245可将恒定偏置电压提供到每一 PMOS晶体管225到240，使得 PMOS共源共栅部分130适当操作。栅极偏置电路245可包括具有适当上拉电阻器的电压源 且可利用用于偏置电路的常规电路配置。进一步参看图2中所示的实施例，对于NMOS跨导部分120，NMOS晶体管285可使 其栅极线连接到差动RF输入的负线。NMOS晶体管285可使其源极线耦合到源极退化电感 器(Ls) 290且使其漏极线连接到NMOS共源共栅部分140中的NMOS晶体管265及260的源 极线。进一步参看NMOS跨导部分120，NMOS晶体管280可使其栅极线连接到差动RF输入 的正线。NMOS晶体管280可使其源极线耦合到源极退化电感器(Ls) 290。NMOS晶体管280 的漏极线可耦合到NMOS共源共栅部分140中的NMOS晶体管275及270的源极线。在NMOS共源共栅部分140中，NMOS晶体管260可使其源极线耦合到NMOS晶体管 265的源极线及NMOS晶体管285的漏极线。NMOS晶体管260可使其漏极线耦合到PMOS共 源共栅部分130中的PMOS晶体管225的漏极线，以提供差动正交输出信号的正线(gmpq)。 NMOS晶体管260可使其栅极线耦合到栅极偏置控制295以接收电压Vgbl。NMOS晶体管265可使其源极线耦合到NMOS晶体管260的源极线及NMOS晶体管 285的漏极线。NMOS晶体管265可使其漏极线耦合到PMOS共源共栅部分130中的PMOS晶 体管230的漏极线，以提供差动同相输出信号的正线gmpi。NMOS晶体管265可使其栅极线 耦合到栅极偏置控制295以接收电压Vgb2。NMOS晶体管270可使其源极线耦合到NMOS晶体管275的源极线及NMOS晶体管
9280的漏极线。NMOS晶体管270可使其漏极线耦合到PMOS共源共栅部分130中的PMOS晶 体管235的漏极线，以提供差动同相输出信号的负线(gmni)。NMOS晶体管270可使其栅极 线耦合到栅极偏置控制295以接收电压Vgb3。NMOS晶体管275可使其源极线耦合到NMOS晶体管270的源极线及NMOS晶体管 280的漏极线。NMOS晶体管275可使其漏极线耦合到PMOS共源共栅部分130中的PMOS晶 体管240的漏极线，以提供差动正交输出信号的负线(gmnq)。NMOS晶体管275可使其栅极 线耦合到栅极偏置控制295以接收电压Vgb4。栅极偏置控制295可动态地调整用于NMOS共源共栅部分140中的NMOS晶体管 260到275的栅极偏置电压中的每一者。栅极偏置控制295可接收差动同相及正交输出信 号(gmpq、gmnq、gmpi、gmni)作为输入，且基于所述输出信号，提供分别用于NMOS晶体管 260到275的栅极电压Vgbl、Vgb2、Vgb3及Vgb3。通过动态地调整所述栅极偏置电压，可放 松用于匹配NMOS晶体管260到275的容差，且可避免调谐电路(例如，使用电感器的储能 电路)。栅极偏置控制系统295可进一步将补偿电流提供到源极退化电感器Ls。所述补偿 电流可用以平衡LNTA内的晶体管上的电压。所述补偿电流可用以调整(gmpi、gmni、gmpq、 gmnq)处的共用模式电压，使得所述电压等于Vcommorureference。下文呈现栅极偏置控制 295的细节。如图1的论述中所提及，本发明的其它实施例(未图示)可包括在PMOS共源共栅 部分130及NMOS共源共栅部分140两者上使用栅极偏置电路。此处，共源共栅部分130、 140两者可使其晶体管栅极线偏置恒定栅极电压。在又一实施例中，PMOS共源共栅部分130 可利用栅极偏置控制系统来动态地偏置PMOS晶体管225到240，且NMOS共源共栅部分140 可利用栅极偏置电路来将恒定偏置电压提供到NMOS晶体管260到275中的每一者，从而为 gmpq、gmnq等提供恒定电压。如图2中所示，可通过互补NM0S/PM0S差动输入对的并联连接来促进LNTA 200的 单级设计，原因在于互补NM0S/PM0S差动输入对一起可提供比单一 NMOS差动对或PMOS差 动输入对大的跨导。可通过合成等于NMOS晶体管输入对280、285的弧度跃迁频率(cot) 与源极退化电感器Ls 290的乘积的实际输入阻抗而使LNTA 200输入匹配于源阻抗，这使 PMOS输入对215-220自由以实现针对最大跨导的优化，其中仅要匹配PMOS差动对215-220 的电容性电抗。PM0S/NM0S差动对215-220/285-280的组合电容性电抗可由输入电感器 Lg(未图示)及源极退化电感器Ls 290来谐振掉。可将差动PM0S/NM0S对215_220/280_285的漏极连接分成两条路径，且通过级联 晶体管来连接每一路径以实现四个正交输出(gmpq、gmnq、gmpi、gmni)中的每一者的高输 出阻抗。针对正交输出(gmpq、gmnq、gmpi、gmni)中的每一者具有单独连接可将所述正交输 出彼此隔离，且可确保当通过I及Q混合路径追溯到LNTA 200时基带I与Q部分之间不存 在共用路径。共源共栅晶体管的应用可提供隔离NM0S/PM0S差动对与通常将因I/Q混频器 的切换操作而遭到破坏的正交输出的益处。所述共源共栅晶体管还可通过隔离PM0S/NM0S 输入差动对装置的(通常)高输出阻抗与LNTA的输出电压摆动来增强LNTA的稳定性及线 性。单级LNTA 200避免由用以驱动随后跨导级的高增益、电感性负载LNA级组成的双 级设计。并联连接的互补NMOS及PMOS差动输入的使用可优化跨导，同时提供与实际源阻抗的阻抗匹配。此外，LNTA 200共源共栅的正交输出电路可隔离LNTA输入与输出，且还将 四个LNTA输出彼此隔离。图3展示可用于LNTA的各种实施例中的示范性栅极偏置控制系统300。栅极偏置 控制系统300展示同相通道及正交通道两者。因为每一通道利用相同操作块，所以以下的 描述将集中在正交通道上，但应理解，所述功能块还可适用于同相通道。最初，可在加法器块340A中将正的正交信号与负的正交信号求和以产生共用 模式误差信号。还可在求差块350A中对正的正交信号与负的正交信号“求差”以产生差 动模式误差信号。可在求差块330A中将所述共用模式误差信号与电压参考(Vcommoru reference)进行比较。Vcommon_reference 为由输出信号(gmpq、gmnq、gmpi、gmni)形成 的所要共用模式电压。可在块310A中将此比较信号与差动模式误差求和以产生Vgbl (用 于NMOS晶体管260的栅极偏置电压)。还可在块320A中将比较信号与所述差动模式误差 信号“求差”以产生Vgb2 (用于NMOS晶体管265的栅极偏置电压)。可使用同相通道在块310B到350B中执行类似操作以产生Vgb3 (用于NMOS晶体 管270的栅极偏置电压)及Vgb4(用于NMOS晶体管275的栅极偏置电压)。数学上，可将 所述栅极偏置电压与同相及正交信号的关系描述为如下Vgbl = ((gmpq+gmnq)-Vcommon_reference)+(gmpq-gmnq)/2 ；Vgb4 = ((gmpq+gmnq)-Vcommon_reference)-(gmpq-gmnq)/2 ；Vgb2 = ((gmpi+gmni)-Vcommon_reference) + (gmpi-gmni)/2 ；及Vgb3 = ((gmpi+gmni)-Vcommon_reference)-(gmpi-gmni)/2。栅极偏置控制300基于Vcommon_reference信号来控制由输出信号(gmpq、gmnq、 gmpi、gmni)形成的共用模式电压且将差动模式电压(gmpi-gmni)及(gmpq-gmnq)驱动为 零。图4展示低噪声跨导放大器(LNTA)在移动装置400的收发器中的示范性应用。 移动装置400可具有可经由网络交换数据及/或命令的平台410。平台410可包括收发器 415，所述收发器可进一步包括发射器及接收器(其中仅明确展示接收器的前端部分)。所 述收发器可以可操作地耦合到处理器420或其它控制器、微处理器、ASIC、逻辑电路或任何 其它类型的数据处理装置。处理器420可执行可存储于UE 400的存储器430中的逻辑。存 储器430可包含只读存储器及/或随机存取存储器(RAM及ROM)、EEPR0M、快闪卡或此类平 台常用的任何存储器。用于提供命令的各种逻辑元件可以离散元件、在处理器上执行的软件模块或软件 与硬件的任何组合来体现以实现本文中所揭示的功能性。举例来说，处理器420及存储器 430全部可协作地使用以加载、存储及执行本文中所揭示的各种功能，且因此，用以执行这 些功能的逻辑可分布于各种元件上。或者，可将功能性并入到一个离散组件中(例如，并入 在处理器420中的嵌式存储器中)。因此，应认为图4中的移动终端400的特征仅为说明性 的，且本发明不限于所说明的特征或布置。进一步参看图4，收发器415展示包括LNTA的示范性接收器前端的一些细节。所 述接收器前端可从天线440接收RF输入信号。可接着由块450对可为单端的RF输入信号 进行滤波以抑制噪声且接着将所述信号转换为差动RF输入信号。RF输入信号的差动形式 可具有能够抑制共用模式噪声且因此提供较高质量的信号的优点。可接着将经滤波的差动
11RF输入信号馈送到LNTA 460。所述LNTA可接着放大所述差动RF输入信号(RFip、RFin) 以提供差动同相及正交输出信号(gmpq、gmnq、gmpi、gmni)。可接着由正交调制器及其它混 频器及/或放大器来进一步处理这些信号以产生基带I及Q信号且将所述信号传递通过滤 波器430到达混频器435中。接着可随后处理所述基带信号以从这些信号提取信息。图5展示与低噪声跨导放大器的实施例相关联的过程的示范性流程图500。可在 LNTA的输入处接收差动RF输入信号(B510)。可在PMOS跨导部分110及NMOS跨导部分 120的输入处接收此信号。可将所述差动RF输入信号转换为电流信号(B520)。每一跨导 部分110及120可执行此转换。可缓冲所述电流信号以提供输出差动正交信号及输出差动 同相信号(B530)。可由PMOS共源共栅部分130及匪OS共源共栅部分140来执行此缓冲。 可使用所述输出信号来调整栅极偏置电压(B540)。此框可由栅极偏置控制295执行。本发明的实施例可结合任何便携式装置使用且不限于所说明的实施例。举例来 说，移动终端可包括蜂窝式电话、接入终端、音乐播放器、无线电、GPS接收器、膝上型计算 机、个人数字助理及其类似者。所属领域的技术人员将了解，可使用多种不同技术及技艺中的任一者来表示信息 及信号。举例来说，可通过电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或其任何 组合来表示可贯穿以上描述引用的数据、指令、命令、信息、信号、位、符号及码片。此外，所属领域的技术人员将了解，结合本文中所揭示的实施例所描述的各种说 明性逻辑块、模块、电路及算法步骤可实施为电子硬件、计算机软件或两者的组合。为了清 楚地说明硬件与软件的此互换性，已在上文中大体上在其功能性方面描述了各种说明性组 件、块、模块、电路及步骤。将此功能性实施为硬件还是软件取决于特定应用及强加于整个 系统的设计约束。熟练的技术人员可针对每一特定应用以变化的方式实施所描述的功能 性，但此类实施方案决策不应被解译为会导致脱离本发明的范围。在一个或一个以上示范性实施例中，所描述的功能可以硬件、软件、固件或其任何 组合来实施。如果以软件实施，则所述功能可作为一个或一个以上指令或代码而存储在计 算机可读媒体上或经由其传输。计算机可读媒体包括计算机存储媒体及通信媒体两者，所 述通信媒体包括有助于将计算机程序从一处传送到另一处的任何媒体。存储媒体可为可由 计算机存取的任何可用媒体。借助于实例而非限制，此类计算机可读媒体可包含RAM、R0M、 EEPR0M、⑶-ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或可用以载运或 存储呈指令或数据结构的形式的所要程序代码且可由计算机存取的任何其它媒体。同样， 恰当地将任何连接称为计算机可读媒体。举例来说，如果使用同轴电缆、光纤电缆、双绞线、 数字订户线(DSL)或例如红外线、无线电及微波等无线技术从网站、服务器或其它远程源 传输软件，则同轴电缆、光纤电缆、双绞线、DSL或例如红外线、无线电及微波等无线技术包 括于媒体的定义中。如本文中所使用，磁盘及光盘包括紧密光盘(CD)、激光光盘、光学光盘、 数字通用光盘(DVD)、软性磁盘及蓝光光盘，其中磁盘通常以磁性方式再现数据，而光盘用 激光以光学方式再现数据。以上各项的组合也应包括于计算机可读媒体的范围内。因此，本发明不限于所说明的实例且用于执行本文中所描述的功能性的任何装置 包括于本发明的实施例中。举例来说，虽然上述各种示范性实施例使用MOS型晶体管，但其 它实施例可利用任何其它已知的晶体管类型。虽然前述揭示内容展示本发明的说明性实施例，但应注意，在不脱离由所附权利
12要求书界定的本发明的范围的情况下可在本文中做出各种改变及修改。无需以任何特定次 序执行根据本文中所描述的本发明的实施例的方法项的功能、步骤及/或动作。此外，虽然 可以单数形式来描述或主张本发明的元件，但除非明确陈述对于单数形式的限制，否则还 预期复数形式。
权利要求
一种用于提供低噪声跨导放大的装置，其包含PMOS跨导部分，其经配置以接收差动RF输入信号；PMOS共源共栅部分，其耦合到所述PMOS跨导部分；NMOS跨导部分，其经配置以接收所述RF差动输入信号；及NMOS共源共栅部分，其耦合到所述NMOS跨导部分，其中所述PMOS及NMOS共源共栅部分提供差动正交输出信号及差动同相输出信号。
2.根据权利要求1所述的装置，其中所述PMOS共源共栅部分进一步包含 第一 PMOS晶体管，其具有耦合到所述NMOS共源共栅部分的漏极线；第二 PMOS晶体管，其具有耦合到所述第一 PMOS晶体管的源极线的源极线及耦合到所 述NMOS共源共栅部分的漏极线；第三PMOS晶体管，其具有耦合到所述NMOS共源共栅部分的漏极线；及 第四PMOS晶体管，其具有耦合到所述第三PMOS晶体管的源极线的源极线及耦合到所 述NMOS共源共栅部分的漏极线，其中所述第一、第二、第三及第四PMOS晶体管的栅极线耦 合到第一栅极偏置部分。
3.根据权利要求2所述的装置，其中所述NMOS共源共栅部分进一步包含 第一 NMOS晶体管，其具有耦合到所述第一 PMOS晶体管的所述漏极线的漏极线； 第二 NMOS晶体管，其具有耦合到所述第一 NMOS晶体管的源极线的源极线及耦合到所述第二 PMOS晶体管的所述漏极线的漏极线；第三NMOS晶体管，其具有耦合到所述第三PMOS晶体管的所述漏极线的漏极线；及 第四NMOS晶体管，其具有耦合到所述第三NMOS晶体管的源极线的源极线及耦合到所 述第四PMOS晶体管的所述漏极线的漏极线，其中所述第一、第二、第三及第四NMOS晶体管 的栅极线耦合到第二栅极偏置部分。
4.根据权利要求3所述的装置，其中所述第一 PMOS及NMOS晶体管的所述漏极线提供所述差动正交输出信号的正线； 所述第二 PMOS及NMOS晶体管的所述漏极线提供所述差动同相输出信号的正线； 所述第三PMOS及NMOS晶体管的所述漏极线提供所述差动同相输出信号的负线；且 所述第四PMOS及NMOS晶体管的所述漏极线提供所述差动正交输出信号的负线。
5.根据权利要求3所述的装置，其中所述PMOS跨导部分进一步包含第五PMOS晶体管，其具有耦合到电流源的源极线、耦合到所述第一及第二PMOS晶体管 的所述源极线的漏极线及电容性地耦合到所述RF差动输入信号的负线的栅极线；及第六PMOS晶体管，其具有耦合到电流源的源极线、耦合到所述第三及第四PMOS晶体管 的所述源极线的漏极线及电容性地耦合到所述RF差动输入信号的正线的栅极线。
6.根据权利要求5所述的装置，其中所述NMOS跨导部分进一步包含第五NMOS晶体管，其具有耦合到源极退化电感器的源极线、耦合到所述第一及第二 NMOS晶体管的所述源极线的漏极线及直接耦合到所述RF差动输入信号的所述负线的栅极 线；及第六NMOS晶体管，其具有耦合到所述源极退化电感器的源极线、耦合到所述第三及第 四NMOS晶体管的所述源极线的漏极线及直接耦合到所述RF差动输入信号的正线的栅极
7.根据权利要求3所述的装置，其中所述第一栅极偏置部分包含将共用偏置电压提供 到所述第一、第二、第三及第四PMOS晶体管的所述栅极线的第一栅极偏置电路，且其中所 述第二栅极偏置部分包含将共用偏置电压提供到所述第一、第二、第三及第四NMOS晶体管 的所述栅极线的第二栅极偏置电路。
8.根据权利要求7所述的装置，其中所述第一栅极偏置电路进一步包含至少一个上拉电阻器，其耦合到所述第一、第二、第三及第四PMOS晶体管的所述栅极 线；及电压供应，其耦合到所述至少一个上拉电阻器。
9.根据权利要求6所述的装置，其中所述第一栅极偏置部分包含将共用偏置电压提供 到所述第一、第二、第三及第四PMOS晶体管的栅极的栅极偏置电路，且其中所述第二栅极 偏置部分包含基于所述差动同相及差动正交输出信号动态地调整所述第一、第二、第三及 第四NMOS晶体管的所述栅极线的电压中的每一者的栅极偏置控制系统。
10.根据权利要求9所述的装置，其中所述栅极偏置控制系统将补偿电流提供到所述 源极退化电感器。
11.根据权利要求9所述的装置，其中所述栅极偏置控制系统进一步包含第一加法器模块，其接收差动控制信号且产生共用模式误差信号；第一求差模块，其接收所述差动控制信号且产生差动模式误差信号；第二求差模块，其接收所述共用模式误差信号及参考电压且产生比较信号；第二加法器模块，其接收所述比较信号及所述差动模式误差信号且产生第一偏置电 压；及第三求差模块，其接收所述比较信号及所述差动模式误差信号且产生第二偏置电压。
12.根据权利要求11所述的装置，其中所述差动控制信号包含差动正交输入信号，所 述第一偏置电压包含所述第一 NMOS晶体管的栅极电压，且所述第二偏置电压包含所述第 四NMOS晶体管的栅极电压。
13.根据权利要求11所述的装置，其中所述差动控制信号包含所述差动同相输出信 号，所述第一偏置电压包含第二 NMOS晶体管的栅极电压，且所述第二偏置电压包含所述第 三NMOS晶体管的栅极电压。
14.根据权利要求6所述的装置，其中所述第一栅极偏置部分包含将共用偏置电压提 供到所述第一、第二、第三及第四NMOS晶体管的栅极的栅极偏置电路，且其中所述第二栅 极偏置部分包含基于所述差动同相及差动正交输出信号单独地调整所述第一、第二、第三 及第四PMOS晶体管的所述栅极线的电压中的每一者的栅极偏置控制系统。
15.一种用于放大RF信号的方法，其包含接收差动RF输入信号；将所述差动RF输入信号转换为电流信号；及缓冲所述电流信号以提供差动正交输出信号及差动同相输出信号。
16.根据权利要求15所述的方法，其进一步包含基于所述差动RF输入信号提供第一电流信号集合；及将所述第一电流信号集合转换为所述差动正交输出信号及所述差动同相输出信号的 正线。
17.根据权利要求15所述的方法，其进一步包含 基于所述差动RF输入信号提供第二电流信号集合；及将所述第二电流信号集合转换为所述差动正交输出信号及所述差动同相输出信号的 负线。
18.根据权利要求15所述的方法，其进一步包含接收所述差动正交输出信号及所述差动同相输出信号；及 基于所述差动同相及差动正交输出信号动态地调整栅极偏置电压。
19.根据权利要求18所述的方法，其进一步包含对所述差动正交输出信号的所述正线与负线求和以产生共用模式误差信号； 将所述差动正交输出信号的所述正线与负线相减以产生差动模式误差信号； 将所述共用模式误差信号与参考电压相减以产生比较信号； 对所述比较信号与所述差动模式误差信号求和以产生第一栅极偏置电压；及 将所述比较信号与所述差动模式误差信号相减，且产生第四栅极偏置电压。
20.根据权利要求18所述的方法，其进一步包含对所述差动同相输出信号的所述正线与负线求和以产生共用模式误差信号； 将所述差动同相输出信号的所述正线与负线相减以产生差动模式误差信号； 将所述共用模式误差信号与参考电压相减以产生比较信号； 对所述比较信号与所述差动模式误差信号求和以产生第二栅极偏置电压；及 将所述比较信号与所述差动模式误差信号相减，且产生第三栅极偏置电压。
21.一种用于提供低噪声跨导放大的装置，其包含 用于接收差动RF输入信号的装置；用于将所述差动RF输入信号转换为电流信号的装置；及 用于缓冲所述电流信号以提供差动正交输出信号及差动同相输出信号的装置。
22.根据权利要求21所述的装置，其进一步包含用于基于所述差动RF输入信号提供第一电流信号集合的装置；及 用于将所述第一电流信号集合转换为所述差动正交输出信号及所述差动同相输出信 号的正线的装置。
23.根据权利要求21所述的装置，其进一步包含用于基于所述差动RF输入信号提供第二电流信号集合的装置；及 用于将所述第二电流信号集合转换为所述差动正交输出信号及所述差动同相输出信 号的负线的装置。
24.根据权利要求21所述的装置，其进一步包含用于接收所述差动正交输出信号及所述差动同相输出信号的装置；及 用于基于所述差动同相及差动正交输出信号动态地调整栅极偏置电压的装置。
25.根据权利要求24所述的装置，其进一步包含用于对所述差动正交输出信号的所述正线与负线求和以产生共用模式误差信号的装置；用于将所述差动正交输出信号的所述正线与负线相减以产生差动模式误差信号的装置；用于将所述共用模式误差信号与参考电压相减以产生比较信号的装置； 用于对所述比较信号与所述差动模式误差信号求和以产生第一栅极偏置电压的装置；及用于将所述比较信号与所述差动模式误差信号相减且用于产生第四栅极偏置电压的直ο
26.根据权利要求24所述的装置，其进一步包含用于对所述差动同相输出信号的所述正线与负线求和以产生共用模式误差信号的装置；用于将所述差动同相输出信号的所述正线与负线相减以产生差动模式误差信号的装置；用于将所述共用模式误差信号与参考电压相减以产生比较信号的装置；用于对所述比较信号与所述差动模式误差信号求和以产生第二栅极偏置电压的装置；及用于将所述比较信号与所述差动模式误差信号相减且产生第三栅极偏置电压的装置。
全文摘要
本发明呈现一种用于提供低噪声跨导放大的装置。所述装置包括PMOS跨导部分，其经配置以接收差动RF输入信号；PMOS共源共栅部分，其耦合到所述PMOS跨导部分；NMOS跨导部分，其经配置以接收所述RF差动输入信号；及NMOS共源共栅部分，其耦合到所述NMOS跨导部分，其中所述PMOS及NMOS共源共栅部分提供差动正交输出信号及差动同相输出信号。本发明还呈现一种用于放大RF信号的方法。所述方法包括接收差动RF输入信号，将所述差动RF输入信号转换为电流信号，缓冲所述电流信号以提供差动正交输出信号及差动同相输出信号。
文档编号H03F1/26GK101978598SQ200980109904
公开日2011年2月16日 申请日期2009年3月20日 优先权日2008年3月21日
发明者鲁塞尔·法格 申请人:高通股份有限公司