专利名称：闪速模数转换器的制作方法
技术领域：
本发明涉及模数转换器。
背景技术：
闪速模数转换器(ADC)，也称为直接转换ADC，是能够输出代表输入模拟信号电平 的数字编码的器件。图1描述了闪速ADC的典型结构。模拟域中的输入信号Si在输入6 处被接收到。器件包括一组彼此平行布置的比较器4。该组比较器4的每一个在一个输入 处接收输入信号Si，并在另一个输入处接收参考信号。每一个比较器接收不同的参考信号。 在图1中，这一点通过串联布置在承载参考电压供电线7和承载参考电压&的供电线 8之间的电阻3的梯形网络实现。梯形网络具有在每一个节点5处产生不同的参考电压的 效果。每一个比较器比较输入信号与该比较器的相应参考电平，并输出判决结果。逻辑模 块9接收比较器4的判决结果并将此判决结果转换为代表模拟输入信号Si的的信号电平 的数字编码。标准的N比特闪速ADC需要2n个参考电平和2N个比较器。闪速ADC具有相比其他类型的ADC提供快速转换的优势。闪速ADC的精度(即由 ADC输出的数字编码相对于输入模拟信号的电平的精确程度)由许多因素决定。一个重要 的因素是参考电平的数量，因为ADC只能将输入信号分辨为可用参考电平之一。处于两个 相邻参考电平之间范围的输入信号只能被分辨为两个相邻参考电平之一。其它因素包括比 较器自身的精度；和施加到每一个比较器的参考电平的精度。ADC的性能典型的以信噪比 和失真率(SINAD)表述。构造准确的比较器是不简单的，需要大晶体管或者校准每一个比较器的装置。如 果使用大晶体管，转换器的输入电容增大，这使得晶体管更难驱动并降低了最大操作速度， 并且需要更大的硅面积，这提高了成本和器件尺寸。每一个比较器的校准需要很多附加电 路和复杂度。在实践中限制了以确定的速度/带宽的组合分辨的比特数量。通常，已发现 对于高速大带宽的转换N = 6(即分辨为6比特)为实践最大值。对于比较器更高的精度 需求也转化为增加的能量消耗。在现代宽带通信系统中，ADC的输入信号包括很多信道，其导致了输入信号具有高 斯形幅度分布。因此，输入信号大部分位于时间零点附近，因而最迫切的精度需求在信号范 围的中间。这和正弦波形输入信号的小带宽系统形成对比。W02006/000987描述了具有非 线性梯形网络的闪速ADC。其在确定幅度范围内提供了改进的精度，如在过零点附近，这对 于宽带信号是有益的。然而，这种类型的转换器仍具有以上描述的传统闪速ADC的其它缺 陷。
发明内容
本发明寻求提供至少解决这些缺点之一的模数转换器。本发明的第一方面提供了模数转换器，所述模数转换器包括信号输入，所述信号输入接收模拟输入信号；
一组比较器，所述一组比较器的每一个比较器具有连接到信号输入的第一输入， 连接到参考电压的第二输入，且被布置为基于在第一输入和第二输入处的信号的比较结果 产生输出，其中对于组中的所有比较器，参考电压是相同的，且其中该组比较器对于参考电 压和输入信号具有不一样的响应；加法器，所述加法器确定这一组比较器的输出的和；转换逻辑模块，所述转换逻辑模块被布置以产生依赖于确定的和的输出数字信号。词语“不一样的响应”意思是，当输入信号和参考电压的同样组合提供给每一个比 较器时，比较器不会产生同样的输出。这种不一样的响应归因于具有内在偏移量的比较器。 这种偏移量具有当比较器的输入处的信号相差偏移量值时使得比较器提供输出，而不是当 比较器的输入处的信号严格相等时提供输出的效果。内部偏移量可以描述成在比较器的两 个输入端之一的相等的偏移量。这组比较器具有不同的偏移量值的展度(spread)。对一些 比较器来说，偏移量可以是零，但全部这组比较器将具有分布在零的两边的偏移量值的范 围。偏移量通常被看做比较器不受欢迎的特征，但在本发明中，它以积极的方式被利用。不 一样的响应可以以两种主要方式出现。在第一种方式中，该组比较器被设计为具有一样的 响应，但在实际中它们的响应由于IC制造失配和工艺扩散而变成不一样的。在第二种方式 中，该组比较器故意设计为不一样的，即因此响应是不一样的，例如一些比较器具有比其他 的比较器更大的展度，因为它们就是这么设计的。为了提供转换器的有益输入范围，需要比较器具有宽展度的偏移量值。ADC可以利 用物理上很小的比较器，因为它们不需要提供高精度。宽展度的偏移量值可以通过使用相 比传统闪速ADC更小的、更不精确的比较器来获得。更小的比较器具有更低的输入电容的 附加的优点，这使得器件更容易驱动并允许器件更快地响应输入信号。虽然ADC相比传统 闪速ADC占优势地具有更多数量的比较器，但与传统闪速ADC相比，在器件中更小的晶体管 的使用需要更小的总硅面积。这降低了器件的成本。具有优势地，转换器包括N组比较器(其中N是大于等于2的整数)，且N组比较 器的每一个被提供不同的参考电压。布置加法器以确定所有比较器的输出的和。这具有增 大转换器的输入范围的优势。具有优势地，参考电压的第一个基本上等于零，且其他参考电 压(平均地)分布在第一参考电压的两边。具有优势地，每一组比较器包括基本相等数量的比较器。更适宜地，在每一组中适 度大数量的比较器提供优良的偏移量值展度。达到十个或十几个的一组比较器可以提供具 有优势的结果，虽然每组比较器的数量可以比这个更大或更小。具有优势地，转换逻辑模块包括查询表，所述查询表存储由加法器输出的可能值 的范围与相应的对每一个值的数字编码之间的关系。可以通过施加一组已知值的校正信号到转换器的信号输入并记录对每一个校正 信号加法器的输出来校正转换逻辑模块。校正装置可以与转换器一起本地提供，和转换器 一样作为同一集成电路的一部分。这具有最小化器件的装配时间的优势，并允许转换器在 多种时机下进行校正，如转换器每一次加电时。可选地，校正装置可以作为测试平台的一部 分提供。本发明的另一方面提供校正模数转换器的方法和执行模拟输入信号的模数转换
5的方法。
通过示例，参照附图，本发明的实施例将被描述，其中图1图示了著名的闪速ADC ；图2图示了根据本发明的实施例的闪速ADC，其中每一个ADC的输入连接到相同的
参考信号；图3图示了一组比较器的偏移量值的高斯分布；图4图示了基于图3的分布，将提供输出的比较器的百分比与输入信号电平相关 联的曲线；图5图示了补偿转移函数；图6图示了校正图3的转换器的装置；图7图示了多个比较器在性能上的差异；图8图示了根据本发明的另一个实施例的闪速ADC，其中比较器按组布置并且每 一组具有不同的参考电平；图9图示了四组比较器的偏移量值的高斯分布，每一组通过使用不同的参考电压 偏置；和图10图示了图9中的单独分布的组合累积分布函数。
具体实施例方式图2图示了根据本发明的第一实施例的闪速ADC。ADC具有一组比较器4，每一个 比较器具有第一输入21和第二输入22。在输入端6处接收输入信号Si并且将其连接到 比较器4的每一个的相应第一输入21。比较图2的闪速ADC与图1中图示的传统的闪速 ADC，可以看出没有电阻器的梯形网络。代替的是，比较器4的每一个的第二输入22连接到 相同的接线端16，在所述接线端16上有公共参考电压电平。在此示例中，接线端16连接 到地(OV)。加法器25连接到每一个比较器4的输出。每一个比较器4比较输入21和22 接收到的信号并产生判决结果输出23。当输入信号Si超过参考信号时比较器4产生逻辑 “1”，且当输入信号S小于参考信号时比较器4产生逻辑“0”。在操作中，加法器25从比较 器4的每一个处接收判决结果输出(逻辑“1”或“0”)，将这些输出的数字相加，并将和值 26输出到逻辑模块27。逻辑模块27基于从加法器25接收到的数字26产生数字编码。逻 辑模块27可以以很多种方式实现。在第一种实现方式中，逻辑模块27是具有针对每一个 可能的输入值26的表条目(对应于输出值28)的查询表。在第二种实现方式中，逻辑模块 27是具有比在第一种实现方式中少的条目的查询表。插值操作由逻辑模块27执行以确定 对应于位于查询表中表条目之间的输入值26的输出值28。在另一种实现方式中，没有查询 表，但有算法，例如分段线性近似或多项式近似函数，产生对于任意输入值的输出值。图2中的比较器4的每一个图示为在输入之一具有偏移量。理想地，比较器没有 偏移量，且当输入严格匹配参考电平时比较器产生输出。然而，比较器的实际实现将呈现一 些偏移量，且这是转换器的实际实现中不可避免的现象。偏移量的根源来自比较器的内部。 源自内部的偏移量可以认为是与输入之一相关，且可以描述成在比较器输入之一上的一个正的或负的值。这种约定术语称之为“输入相关偏移量(input referred offset)”。偏移 量导致比较器4在偏离期望值的(输入电压或输入电流)值处产生判决结果输出。此偏移 电压由例如比较器中的晶体管的尺寸等因素决定。考虑转换器中的该组比较器4，比较器的 偏移值具有随机高斯分布，且它可以具有确定性的/系统性的部分。关于零均值的高斯分 布在图3中图示，且它可以用来描述本发明，但无需受限于此。图3图示了比较器的偏移量 值可以分布在没有偏移量的理想状态的两边。假设比较器4的偏移量的分布是完美的零均值的高斯分布，如图3所示。如果在 此假设下，斜线形状的输入信号施加到图2的转换器，并且具有数字“1”作为输出的比较器 的数量被计数，于是作为结果的传递函数将与图4所示的类似。图4图示了作为输入电平 的函数的输出“1”的比较器数量，因此它将模拟输入映射到它的数字表述，这是系统的传递 函数。从图4中很清楚，从模拟输入信号到数字输出的传递函数不是线性的。然而，可以计 算图4的“累积分布函数”，且其在足够大数量的比较器时是不变的。图5中图示的相反的 函数被称之为补偿传递函数(CTF)。CTF执行与图4所示的传递函数相反的操作，且显示在 输出处呈现“1”的比较器的数量与施加的输入信号的关系。通过将图4的y轴作为输入且 图4的χ轴作为输出来构造CTF。图4的传递函数和图5的CTF均基于具有如图3所示的偏移量值的高斯分布的转 换器。转换器的实际传递函数与这些图中的曲线图有很大的不同，且基于转换器的特性也 不同，例如晶体管的尺寸。即使对于具有相同物理特性的转换器，不同批次或不同集成电路 (IC)的CTF也有可能不同。为了最好的结果，需要单独校准每一个转换器或每一批转换器 的补偿传递函数(CTF)。图6图示了校准转换器的补偿传递函数的合适的装置。多路选择器30连接到转 换器的输入。通过输入31控制多路选择器，以选择性接收信号输入Si (正常操作)或校准 输入33。控制逻辑模块35控制校准功能，且输出控制信号31到多路选择器和输出控制数 据36到存储CTF的逻辑模块27。信号源34产生校准输入，所述校准输入包括一组已知DC 电平，例如0. 2V、0. 4V和0. 6V等。对每一个施加到转换器的输入的校准输入33，加法器将 在它们的输出产生逻辑“1”的比较器的数量相加。对每一个校准输入，校准算法35接收来 自加法器25的指示响应输入信号电平的比较器的数量的输入38。校准算法35存储数据元 素(输入电平、比较器的数量)作为数据表，且这形成CTF。对于其他输入信号电平，CTF可 以通过在已知的信号电平之间插值来获得。在校准过程的结尾，表被传递到CTF逻辑模块 27。可选地，CTF在校准过程中由逻辑模块27构造。对每一个校准输入，校准算法35指示 逻辑模块27存储校准输入电平(例如0.2V)和响应此输入电平的比较器的数量。校准比 较器的另一种方法是施加慢的、斜线形(即线性)信号到比较器的输入端且在存储器中存 储具有逻辑“1”的比较器的数量。斜线信号在超出比较器的范围的值处开始，且所有比较 器输出均是“0”。然后，在某个时刻，进行有效输出读取。指示“1”的比较器的数量可在等 距的时刻被记录。因为输入信号是线性斜线，输入值被相等量隔开，且因此可以简单地推导 相对应的输入值。一旦输入信号超出了 ADC的范围，所有的输出均是“1”。这种情况可以被 检测到且校准过程停止。对于提供校准装置作为ADC集成电路的一部分有几种选择。一种选择是在IC的 制造期间执行一次校准。在这种模式下，多路选择器30、源34和校准算法35形成测试平台的部分且不集成在ADC IC中。所有的校准算法由测试平台执行。在硅面积方面，这也是最 便宜的选项，但它需要在制造期间附加的时间和花费。备选的选择是提供多路选择器30、 源34和校准算法35作为ADC IC的一部分。周期性地，例如当主机系统启动时，转换器校 准自己。在一个实施例中，ADC有2048个比较器。通过针对256个已知输入电平的每一个 记录具有逻辑“1”的比较器的数量来校准ADC。插值过程用来计算对于其他输入电平具有 逻辑“1”的比较器的数量，所述其他输入电平位于实际施加到ADC的已知输入电平之间。图7图示了 10个不同的ADC的仿真结果。转换器的每一个的信噪比和失真率 (SINAD)在校准后作为输入电平的函数图示。从图6中很清楚，结果不是很依赖于比较器 的偏移量的实际分布。也可以看出，对于用于小输入电平的普通10比特转换器，SINAD是 可比较的，但对于大输入信号电平，SINAD降低。通过比较，完美的10比特转换器对应于输 入电平-62dB OdB呈现出OdB 62dB的直线SINAD。示例曲线呈现，对于_50dB输入， SINAD约为IOdB (对于-30dB输入，SINAD约为30dB)，这与10比特转换器的性能是可比较 的。对于-IOdB输入，SINAD约为46dB，这低于10比特转换器实现的性能。对于大于_5dB 的输入，SINAD降低，这不是类似闪速ADC而是类似Σ -Δ的行为。图示的性能是校准之后 的性能。很清楚，此性能将因转换器而异。图8图示了本发明的另一个实施例，其中整个比较器组被划分为子组41、42和43。 每一个比较器的第一输入21连接输入端6，且接收输入信号Si。子组中的每一个比较器的 第二输入端22连接相同的参考电平。对比较器的每一个子组41、42和43提供不同的参考 电平。在图7中，通过电阻5的梯形网络提供不同的参考电平，所述电阻5串联在承载电压 Vh的供电线和承载电压八的供电线之间。这施加了除每一个比较器具有的自然引起的偏 移量之外的供电偏移量，且具有在沿水平轴偏移的位置处复制如图3所示的高斯分布曲线 的效果。这具有提升转换器的输入范围的优势。图9图示了一组四条沿水平轴偏移的高斯 分布曲线μρ μ2、口3和μ4。图10图示了图9的一组单独分布的相应的组合分布。具有 优势地，当输入信号是AC信号且没有DC偏移时，希望提供OV的第一参考电平、正电压电平 的第二参考电平和负电压电平的第三参考电平。具有优势地，所提供的偏移量达到几十到 百毫伏(mV)。图8图示了三组比较器41、42和43，每一组具有不同的参考电平。提供更大 数量的比较器组是可能的，向所述每一组提供不同的参考电平。极端的是，每一组只包括两 个比较器(每组一个单一比较器的情况等同于传统闪速ADC)。然而，这不是必须的，因为技 术上需要在每一组中有相当大数量的比较器，以提供合适的偏移量值的分布。如果只有几 个比较器在一组中，希望组之间的偏移量很小以保证分布仍然是交迭的且每个电平附近存 在足够的比较器。因此，伴随大偏移量，每组中的数量必须很大。伴随小偏移量区别，每组 中使用小数量的比较器是可能的。每组至少提供几十个比较器被认为是有益的。因为高斯形分布，过零点在在零输入附近的比较器的数量比过零点远离零输入的 比较器的数量大。因此，与较大的输入信号相比，ADC对于在OV附近的幅度范围内的输入 信号具有较高的精度(较好的分辨率)。这适合例如具有OV附近的高斯信号幅度分布的宽 带信号和反馈系统的特性。应意识到的是，比较器可以具有非零均值的高斯分布(即分布 中心位于非零值)。在上述描述中，从传递函数(图4)获得补偿传递函数(CTF，图5)的过程是值的线
8性匹配。如果ADC用作孤立器件这是有用的。如果ADC与一些非线性预处理器件例如饱和 放大器一起集成，CTF可以校正处理器件的非线性行为，从而整个系统的输出是线性的。在 这种情况下，从图4的传递函数到图5的补偿传递函数的匹配是非线性的。为获得该组比较器中的偏移量值的展度，依靠来自IC制造过程的性能上的差异 是可能的。因此，虽然每一个比较器已经设计为在严格相同的参考电压和输入信号的组合 处产生输出，制造过程将引进一些变化到响应中，这足以在该组比较器中给出合适的偏移 量值的展度。可选地，该组比较器可以故意设计为对于参考电压和输入信号的组合具有不 一样的响应，从而例如，一些比较器可以比其他比较器具有更大的展度，因为它们就是这么 设计的。应注意到，上述提及的实施例阐述而非限制本发明，且本领域的技术人员能够不 离开附加权利要求的范围设计很多可选实施例。在权利要求中，位于括号中的附图标记不 应解释为限制该权利要求。词语“包含”和“包括”不排除权利要求中未列出的其它元件和 步骤的存在。系统/器件/装置权利要求记载了几个装置，这些装置的一些可以通过同一 个硬件实现。在上述描述中，参考附图，描述了模数转换器，所述模数转换器包括接收模拟输入 信号的信号输入和一组比较器。每一个比较器具有连接到信号输入的第一输入和连接到参 考电压的第二输入。每一个比较器基于在第一输入和第二输入处的信号的比较结果产生输 出。参考电压对于所有比较器是相同的。该组比较器对参考电压和输入信号具有不一致的 响应，且归因于内部引起的偏移量。加法器确定该组比较器的输出的和，且转换逻辑模块依 赖确定的和产生输出数字信号。可以提供多组比较器，每一组比较器具有不同的相应参考 电压。
权利要求
一种模数转换器，包括信号输入，用于接收模拟输入信号；一组比较器，每个比较器具有连接到信号输入的第一输入，连接到参考电压的第二输入，所述比较器被布置为基于在第一输入和第二输入处的信号的比较结果产生输出，其中对于组中的所有比较器，参考电压是相同的，且其中该组比较器对于参考电压和输入信号具有不一样的响应；加法器，用于确定该组比较器的输出的和；转换逻辑模块，所述转换逻辑模块被布置以产生依赖于确定的和的输出数字信号。
2.根据权利要求1所述的模数转换器，包括N组比较器，其中N> = 2，向每个比较器 组提供不同的参考电压，且其中加法器被布置为确定N组比较器的输出的和。
3.根据权利要求2所述的模数转换器，其中第一参考电压实质上等于零，且其他参考 电压分布在第一参考电压的两边。
4.根据权利要求2或3所述的模数转换器，其中每个比较器组包括实质上相等数量的 比较器。
5.根据权利要求2至4中任一项所述的模数转换器，其中每个比较器组包括至少十个 比较器。
6.根据前述权利要求中任一项所述的模数转换器，其中转换逻辑模块包括查询表，所 述查询表存储由加法器输出的可能值的范围与对每一个值的相应数字编码之间的关系。
7.根据权利要求6所述的模数转换器，其中查询表存储由加法器输出的可能值的全集 的子集与对每一个值的相应数字编码之间的关系，且其中转换逻辑模块被布置为当加法器 的数值不是存储在查询表中的值的子集的一部分时，使用插值函数以确定数字编码。
8.根据前述权利要求任意一个所述的模数转换器，其中通过施加一组已知值的校准信 号到转换器的信号输入，并记录加法器的针对每一个校准信号的输出，来校准转换逻辑模 块。
9.根据权利要求8所述的模数转换器，进一步包括用于校准转换器的校准装置。
10.一种用于校准根据前述权利要求中任一项的模数转换器的方法，包括施加一组已知值的校准信号到转换器的信号输入，并记录加法器的针对每一个校准信 号输出。
11.一种执行模拟输入信号的模数转换的方法，包括 接收模拟输入信号；将输入信号施加到一组比较器的每一个的第一输入；将参考电压施加到该组比较器的每一个的第二输入，每一个比较器被布置为基于在第 一输入和第二输入处的信号的比较结果产生输出，其中该组比较器对于参考电压和输入信 号具有不一样的响应；确定该组比较器的输出的和； 产生依赖于确定的和的输出数字信号。
12.根据权利要求11所述的方法，进一步包括 施加输入信号到N组比较器，其中N >= 2，； 施加不同的参考电压到每一组比较器；和确定所有N组比较器的输出的和。
全文摘要
一种模数转换器，包括接收模拟输入信号的信号输入(6)和一组比较器(4)。每一个比较器(4)具有连接到信号输入(6)的第一输入(21)和连接到参考电压(16)的第二输入(22)。每一个比较器基于在第一输入(21)和第二输入(22)处的信号的比较结果产生输出。对于所有比较器，参考电压是相同的。该组比较器(4)对于参考电压(16)和输入信号具有不一样的响应，且归因于内部引起的偏移量。加法器(25)确定该组比较器的输出的和，且转换逻辑模块(27)产生依赖于确定的和的输出数字信号。可以提供多组比较器，每一组比较器具有不同的相应参考电压。
文档编号H03M1/36GK101978604SQ200980109479
公开日2011年2月16日 申请日期2009年3月17日 优先权日2008年3月19日
发明者亨德里克·范德普洛格, 埃尔温·杨森, 康斯坦丁诺斯·多丽丝 申请人:Nxp股份有限公司