专利名称：数据处理设备和方法以及程序的制作方法
技术领域：
本发明涉及数据处理设备和方法以及程序，具体地，涉及使得能够相对于乘积码的两种码来分散突发错误的数据处理设备和方法以及程序。
背景技术：
在将信号记录到记录设备中的诸如磁盘或光盘之类的记录介质中的情况中，在预先执行调制编码之后才进行记录，以使得在再现时适当地进行对所读取信号的幅度控制以及时钟恢复。然后，对于这种情况中的再现，例如采用诸如PRML(局部响应最大似然性)之类的再现方法。PRML是这样的再现方法，其通过考虑到再现信号受紧邻的在前信号的影响这样的媒体性质来再现原始波形，并且基于记录信号的特性来从再现信号读取最可能的数据。
当错误被包含在再现信号中时，这些错误可以通过纠错码而被纠正。然而应注意， 如果突发错误已经发生在再现信号中，则利用纠错码的纠错率变低，并且因此希望在解码之前分散突发错误。
对于光盘上的突发错误，可想到两种原因。原因之一是在读取时随机出现的错误由于PRML、Viterbi解码等中的错误传播而变为大约数个比特的较短突发错误。另一原因是由于盘上的刮痕、尘埃等引起的读取失败，从而导致大约1000比特的较长突发错误。
存在称为乘积码(product code)的方案来作为用于处理这些突发错误的方案。乘积码是通过两种代码来执行纠错的方案，并且被用在容忍一定的解码延迟并且此外无法通过单个代码来获得所希望性能的情况中。此外，乘积码是可以利用较简单的硬件来提供强大纠错能力的方案，并且被用作用于CD-ROM(致密盘只读存储器)和DVD(数字通用盘)的纠错方案(例如参见PTL 1)。
图1表示乘积码的数据配置的示例。该乘积码由用户数据、外部码(outer code) 的奇偶性、内部码(inner code)的奇偶性以及(外部码的)奇偶性的奇偶性组成。
在图1所示的乘积码中，在外部码的编码被执行之后，内部码的编码被执行。艮口， 外部码的编码在从附图中的顶部到底部的行方向上被执行，如表示外部码的编码方向的向下箭头所指示的。结果，在该乘积码中，外部码的奇偶性被添加在用户数据之下。此后，内部码的编码在附图中从左到右的列方向上被执行，如表示内部码的编码方向的向右箭头所指示的。结果，在该乘积码中，奇偶性的奇偶性被添加到外部码的奇偶性的右边。
以这种方式配置的乘积码的解码首先从作为第一种码的内部码的解码开始。即使内部码的解码失败，得到的错误也会被分散到作为第二种码的外部码的多个码字上。因此， 即使在较长突发错误的情况中，该突发错误也可以相对于外部码作为随机错误被纠正。
这里，作为用于执行比特单位(bit-wise)的解码的纠错码，存在作为高性能纠错码的涡轮码、LDPC(低密度奇偶校验码)等，这些高性能纠错码的实现已被开发用于诸如通信和广播之类的应用。使用这些码可以提供大的编码增益，因此使得能够进行高质量的传输。
作为用于执行符号单位(symbol-Wise)的解码的纠错码，存在RS(Reed-Solomon) 码等。将k个符号编码为η个符号的RS (n，k)码(n 码长，k 信息长度)能够通过有界距离解码来纠正多达(n-kV2个符号的纠正数目的错误。
因此，在用于执行比特单位解码的纠错码被用作乘积码的内部码并且用于执行符号单位解码的纠错码被用作外部码的情况中，通过将对内部码进行解码之后的错误数目减少为等于或少于外部码的纠正数目来实现无错误。这使得能够进行非常强大的纠错。
信道交织器(channel interleaver)被用来在解码每个码之前将突发错误改变为随机错误，从而提高解码概率。
图2表示由根据现有技术的交织器进行的交织的示例以及与该交织相对应地执行的去交织的示例。应注意，图2的A表示交织的示例。图2的B表示在图2的A中进行交织之后发生了短突发错误的情况中的去交织的示例。图2的C表示在图2的A中进行交织之后发生了长突发错误的情况中的去交织的示例。
在图2的A的示例中，为了方便描述，交织之前的比特被成组为8个比特的块，并且这些块从排头(左边)起分别被称为A块、B块、C块、D块等等。同样，交织之后的比特被成组为8个比特的块，并且这些块从排头(左边)起分别被称为a块、b块、c块、d块等寸。
例如，信道交织器执行交织以使得交织之前的A块的第一比特、B块的第一比特、C 块的第一比特和D块的第一比特分别成为a块的第一至第四比特。信道交织器执行交织以使得交织之前的A块的第二比特、B块的第二比特、C块的第二比特和D块的第二比特分别成为b块的第一至第四比特。
另一方面，去交织是在与该交织相反方向上的重新排列。即，a块的第一至第四比特被去交织，以使得分别成为A块的第一比特、B块的第一比特、C块的第一比特和D块的第一比特。
因此，如图2的B所示，即使短的突发错误发生在交织之后的第一至第六比特中， 在去交织之后，发生了短的突发错误的第一至第六比特分别被重新排列在其原始位置中， 从而被分散。因此，该错误可被改变为相对于以块为单位执行解码的外部码的随机错误。
然而，如图2的C所示，在交织之后发生长的突发错误的情况中(在图2的C的示例的情况中为35比特)，即使在去交织之后该错误也保持为长突发错误，因此难以将该错误改变为相对于外部码的随机错误。因此，在发生了长突发错误的情况中，内部码的纠错失败的可能性很高，因此存在对尽可能将长突发错误改变为相对于内部码的随机错误的信道交织器的需要。
另一方面，还存在仅相对于内部码来分散长突发错误的信道交织器。
图3表示由仅相对于内部码来分散长突发错误的信道交织器进行的交织以及与该交织相对应的去交织的示例。
图3的示例中的乘积码由第一至第五段内部码组成，并且每段内部码具有35比特的码长。在图3中，按照从顶部起的顺序图示出了交织之前的乘积码、交织之后的乘积码、 发生了长突发错误的情况中的交织之后的乘积码以及发生了长突发错误的情况中的去交织之后的乘积码。
在交织之前的乘积码中，第一内部码中所示的圆圈标记表示第一内部码的比特，并且第二内部码中所示的X标记表示第二内部码的比特。同样，第三内部码中所示的朝上的三角形标记表示第三内部码的比特，第四内部码中所示的方块标记表示第四内部码的比特，并且第五内部码中所示的朝下的三角形标记表示第五内部码的比特。
如表示输入方向的实线箭头所指示的，图3中的信道交织器按照从左边起的顺序将第一内部码的比特输入到缓冲器中以累积比特，并且随后按照从左边起的顺序将第二内部码的比特输入到缓冲器中以累积比特。此后，同样地，对于第三至第五段内部码，信道交织器按照从左边起的顺序将比特输入到缓冲器中以累积比特。
然后，信道交织器按照由表示输出方向的虚线箭头指示的顺序来输出比特。S卩，信道交织器依次输出第一至第五段内部码的每段内部码的排头处的比特，然后依次输出从第一至第五段内部码的每段内部码的排头起的第二比特，并且依次输出从第一至第五段内部码的每段内部码的排头起的第三比特。此后，同样地，从第一至第五段内部码的每段内部码的排头起的第四至第三十六比特依次被输出。
交织以上述方式被执行，作为结果，比特被重新排列，如交织后的乘积码所示。然而，假设在交织被执行之后，如E所指示的，在最上行上从排头处的比特到第三十一比特的时段期间发生了长突发错误。
在此情况中，当与上述交织相对应的去交织被执行时，如去交织后的乘积码所示的，该突发错误可以相对于第一至第五段内部码在一定程度上被分散。然而，在从左边起的第一至第五列上，突发分布紧密地聚集在从顶部到底部的行方向上。
即，利用图3中的交织方法，尽管可以仅相对于内部码在一定程度上分散长突发错误，然而不能相对于在从顶部到底部的行方向上执行解码的外部码来分散突发错误。因此，该错误成为相对于外部码的突发错误，这增加了外部码纠错失败的概率。
因此，存在对这样的交织器的需要，该交织器可以在解码内部码之前将短突发错误改变为随机错误，并且在解码内部码之前尽可能地将长突发错误改变为随机错误，以使得即使内部码的纠错失败，该错误也可被当作相对于外部码的随机错误。
引用列表 专利文献 PTL 1 日本未实审专利申请公报No. 2007-149340
发明内容
技术问题 如上所述，在采用将用于执行符号单位解码的代码用作外部码并且将用于执行比特单位解码的代码用作内部码的乘积码的情况中，希望在解码每个代码之前将错误分散开。因此，已经存在对这样的交织器的需要，该交织器可以在解码内部码之前将短突发错误改变为随机错误并且在解码内部码之前尽可能地将长突发错误改变为随机错误，以使得即使内部码的纠错失败，该错误也可被当作相对于外部码的随机错误。
然而，迄今为止，尚未提出可以将短突发错误改变为相对于内部码的随机错误并且还将长突发错误改变为相对于两种码的随机错误的交织器。
本发明是鉴于上述状况而做出的，并且使得能够相对于乘积码的两种码来分散突发错误。
问题的解决方案 根据本发明一个方面的数据处理设备包括交织装置，用于对乘积码执行交织以改变记录顺序，乘积码是通过利用以符号为单位执行纠错的代码作为外部码并且利用以比特为单位执行纠错的代码作为内部码按照外部码和内部码的顺序被编码的，其中η个比特为一个符号，其中，在由交织装置执行交织之后的记录顺序中，内部码的同一码字不被包括在 i个连续比特中，并且j(j > i)个连续比特不跨越外部码的同一码字的多个符号。
该交织装置可以包括第一交织装置，用于利用NA段内部码来执行NAXNC个块的第一交织，NB(NB = η)个比特为一块；以及第二交织装置，用于在第一交织装置的第一交织之后，以比特为单位执行NAXNB个比特的第二交织NC次。
第一交织装置可以通过以对角线方向的顺序来输出以一个方向的顺序被输入的 NAXNC个块，来执行第一交织。
第一交织装置的第一交织包括以NDXNBXNA个比特为单位的交织(NDXNB彡内部码的信息长度)，以及除上述部分以外的部分的交织，并且第一交织装置可以通过如下操作来执行第一交织针对NDXNBXNA个比特的范围，以对角线方向的顺序来输出以一个方向的顺序被输入的NA X ND个块，并且然后，针对(NC-ND) X NB X NA个比特的范围，以另一方向的顺序来输出以一个方向的顺序被输入的NAX (NC-ND)个块。
NA和ND没有交集。
令通过以NB个比特为单位划分内部码而生成的块的索引号顺序地为χ = 0， 1，· · ·，ND-1，令内部码的索引号顺序地为y = 0,1,...，NA-1，令第y内部码的第χ块为(χ, y)，并且令k为对将被读取的块的数目进行计数的变量，则对于NDXNBXNA个比特的范围， 第一交织装置可以从最小索引号的内部码起，以由如下式子表示的块(χ，y)的顺序来输出按块的索引号的升序输入的块 χ = (k mod ND) y = (k mod ΝΑ) k = 0，1，2，· · ·，N-l。
第二交织装置可以通过如下操作来执行第二交织针对其记录顺序已被第一交织装置改变的块，以NA个块为单位顺序地执行处理，并且在NA个块的范围内，依次输出每个块的第一比特，然后依次输出每个块的第二比特，此后重复相同的处理，并且最后依次输出每个块的第NB个比特。
交织的周期小于乘积码的一个码字。
根据本发明一个方面的数据处理方法包括数据处理设备的如下步骤，该数据处理设备对乘积码执行交织，乘积码是通过利用以符号为单位执行纠错的代码作为外部码并且利用以比特为单位执行纠错的代码作为内部码按照外部码和内部码的顺序被编码的，其中 η个比特为一个符号，上述步骤为对乘积码执行交织以改变记录顺序，以使得在执行交织之后的记录顺序中，内部码的同一码字不被包括在i个连续比特中，并且j(j > i)个连续比特不跨越外部码的同一码字的多个符号。
根据本发明一个方面的程序使得数据处理设备执行处理，该数据处理设备对乘积码执行交织，乘积码是通过利用以符号为单位执行纠错的代码作为外部码并且利用以比特为单位执行纠错的代码作为内部码按照外部码和内部码的顺序被编码的，其中η个比特为一个符号，上述处理包括以下步骤对乘积码执行交织以改变记录顺序，以使得在执行交织之后的记录顺序中，内部码的同一码字不被包括在i个连续比特中，并且j(j > i)个连续比特不跨越外部码的同一码字的多个符号。
根据本发明另一方面的数据处理设备包括去交织装置，用于对从数据被记录的记录介质中读取的数据执行去交织，以将数据重新排列为原始顺序，该数据是通过对乘积码执行交织而获得，乘积码是通过利用以符号为单位执行纠错的代码作为外部码并且利用以比特为单位执行纠错的代码作为内部码按照外部码和内部码的顺序被编码的，以使得在交织被执行之后的记录顺序中，内部码的同一码字不被包括在i个连续比特中，并且j (j > i)个连续比特不跨越外部码的同一码字的多个符号，其中η个比特为一个符号。
该去交织装置可以包括第一去交织装置，用于以比特为单位执行NAXNB个比特的第一去交织NC次；以及第二去交织装置，用于在第一去交织装置的第一去交织之后，利用NA段的内部码来执行NAXNC个块的第二去交织，其中NB (NB = η)个比特为一块。
第二去交织装置可以通过以一个方向的顺序来输出以对角线方向的顺序被输入的NAXNC个块，来执行第一去交织。
第二去交织装置的第二去交织包括以NDXNBXNA个比特为单位的去交织 (NDXNB彡内部码的信息长度)，以及除上述部分以外的部分的交织，并且第二去交织装置通过如下操作来执行第一去交织针对NDXNBXNA个比特的范围，以一个方向的顺序来输出以对角线方向的顺序被输入的NAXND个块，并且然后，针对(NC-ND) XNBXNA个比特的范围，以一个方向的顺序来输出以另一个方向的顺序被输入的NAX (NC-ND)个块。
NA和ND没有交集。
令通过以NB个比特为单位划分内部码而生成的块的索引号顺序地为χ = 0， 1，· · ·，ND-1，令内部码的索引号顺序地为y = 0,1,...，NA-1，令第y内部码的第χ块为(χ, y)，并且令k为对将被读取的块的数目进行计数的变量，则对于NDXNBXNA个比特的范围， 第二去交织装置依次输入由如下式子表示的块(x，y) χ = (k mod ND) y = (k mod ΝΑ) k = 0，1，2，· · ·，N-I 并且然后从最小索引号的内部码起，按照块的索引号的升序来输出它们。
第一去交织装置可以通过如下操作来执行第二去交织以NB个块为单位顺序地执行处理，其中NA个比特为一块，并且在NB个块的范围内，依次输出每个块的第一比特，然后依次输出每个块的第二比特，此后重复相同的处理，并且最后依次输出每个块的第NA个比特。
交织的周期小于乘积码的一个码字。
根据本发明另一方面的数据处理方法包括数据处理设备的如下步骤，该数据处理设备对从数据被记录的记录介质中读取的数据进行处理，数据是通过对乘积码执行交织而获得的，乘积码是通过利用以符号为单位执行纠错的代码作为外部码并且利用以比特为单位执行纠错的代码作为内部码按照外部码和内部码的顺序被编码的，其中η个比特为一个符号，上述步骤为对数据执行去交织以将数据重新排列为原始顺序，数据从记录介质被读取并且经过交织以使得在交织被执行之后的记录顺序中，内部码的同一码字不被包括在i个连续比特中，并且j(j > i)个连续比特不跨越外部码的同一码字的多个符号，其中η个比特为一个符号。
根据本发明另一方面的程序使得数据处理设备执行处理，该数据处理设备对从数据被记录的记录介质中读取的数据进行处理，数据是通过对乘积码执行交织而获得的，乘积码是通过利用以符号为单位执行纠错的代码作为外部码并且利用以比特为单位执行纠错的代码作为内部码按照外部码和内部码的顺序被编码的，其中η个比特为一个符号，上述处理包括以下步骤对数据执行去交织以将数据重新排列为原始顺序，数据从记录介质被读取并且经过交织以使得在交织被执行之后的记录顺序中，内部码的同一码字不被包括在i个连续比特中，并且j(j > i)个连续比特不跨越外部码的同一码字的多个符号，其中 η个比特为一个符号。
根据本发明的一个方面，对按外部码和内部码的顺序被编码的乘积码执行交织， 以使得在交织被执行之后的记录顺序中，内部码的同一码字不被包括在i个连续比特中， 并且j(j > i)个连续比特不跨越所述外部码的同一码字的多个符号，由此改变记录顺序。
根据本发明的另一方面，对如下数据执行去交织，由此重新排列为原始顺序，该数据是通过对按外部码和内部码的顺序被编码的乘积码执行交织以使得在交织被执行之后的记录顺序中，内部码的同一码字不被包括在i个连续比特中，并且j(j > i)个连续比特不跨越所述外部码的同一码字的多个符号而获得的。
本发明的有益效果 根据本发明的一个方面，乘积码的记录顺序可变改变。此外，根据本发明的一个方面，突发错误可以相对于乘积码的两种码而被分散。
根据本发明的另一方面，记录顺序已被改变的乘积码可被返回到原始顺序。此外， 根据本发明的另一方面，突发错误可以相对于乘积码的两种码而被分散。
图1是图示出乘积码的数据配置的示例的示图。
图2是图示出根据相关技术的交织和去交织的示例的示图。
图3是图示出根据相关技术的交织和去交织的另一示例的示图。
图4是图示出应用了本发明的记录/再现设备的一个实施例的配置示例的框图。
图5是图示出交织器的配置示例的示图。
图6是用于说明图4中的记录/再现设备中的记录处理的流程图。
图7是用于说明块单位交织器的处理的一个示例的示图。
图8是用于说明块单位交织器的处理的另一示例的示图。
图9是用于说明比特单位交织器的处理的一个示例的示图。
图10是图示出去交织器的配置示例的框图。
图11是用于说明图4中的记录/再现设备中的再现处理的流程图。
图12是图示出由记录/再现设备进行的交织的示例的示图。
图13是用于说明发生了短突发错误的情况中的效果的示图。
图14是用于说明发生了长突发错误的情况中的效果的示图。
图15是图示出由记录/再现设备进行的交织的另一示例的示图。
图16是用于说明发生了短突发错误的情况中的效果的示图。
图17是用于说明发生了长突发错误的情况中的效果的示图。
图18是图示出计算机的硬件配置的示例的框图。
标号列表 1记录/再现设备 2记录介质 21外部码编码部件 22内部码编码部件 23交织器 31记录/再现部件 32均衡部件 42去交织器 43内部码解码部件 44外部码解码部件 51块单位交织器 52比特单位交织器 71比特单位去交织器 72块单位去交织器72
具体实施例方式[记录/再现设备的配置示例] 图4是图示出作为应用了本发明的数据处理设备的记录/再现设备的实施例的配置示例的框图。该记录/再现设备1预先对从前一级输入的数据执行调制编码，并且将该数据记录到所装载的记录介质2中，并且还从记录介质2读取信号，再现原始信号，并将作为结果获得的数据输出给后续级。
在图4的示例中，该记录/再现设备1包括编码块11、通信路径12和解码块13。 记录介质2例如由诸如蓝光盘(Blu-ray Disc，索尼公司的注册商标)或DVD (数字通用盘) 之类的光盘、磁光盘或磁盘形成。
编码块11包括外部码编码部件21、内部码编码部件22、交织器23以及调制部件 24，并且对从未示出的前一级输入的数据执行预定编码处理。
外部码编码部件21通过利用用于以符号(η个比特为一个符号)为单位执行解码的纠错码作为外部码来对从前一级输入的数据执行外部码的编码，并将得到的数据输出给内部码编码部件22。作为外部码，例如使用RS(Reed-Solomon)码，其是用于执行符号单位解码的纠错码。通过利用将k个符号编码为η个符号的RS (n, k)码(n 码长，k 信息长度) 能够通过有界距离解码来纠正多达(n-k)/2个符号的纠正数目的错误。
内部码编码部件22通过利用以比特为单位执行解码的纠错码作为内部码来对来自外部码编码部件21的数据执行内部码的编码。作为内部码，例如使用涡轮码、LDPC(低密度奇偶校验)码等，其是用于以比特为单位执行解码的纠错码。使用这些码可以提供大的编码增益，因此使得能够进行高质量的传输。内部码编码部件22将乘积码输出给交织器23，该乘积码是在由外部码编码部件21编码之后又经内部码编码部件22编码的码。
交织器23对来自内部码编码部件22的乘积码执行交织(重新排列)以改变其记录顺序，并且将经交织的数据输出给调制部件M。交织器23以如下方式来改变记录顺序 在经交织的数据中，内部码的同一码字不被包括在i个连续比特中，并且j(j > i)个连续比特不跨越外部码的同一码字的多个符号。此外，交织器23的交织周期小于乘积码的一个码字。
调制部件M对其记录顺序已被交织器23改变的数据应用预定调制，并且将作为结果获得的信号输出给通信路径12。
通信路径12包括记录/再现部件31和均衡部件32，并且例如对冊2(局部响应类-2)的记录/再现信道执行记录/再现处理。记录/再现部件31例如对从编码块11输入的信号执行NRZI (不归零反相)编码，并且例如利用标记边缘记录方法来将经NRZI编码的信号记录到所装载的记录介质2中。
此外，记录/再现部件31在PR2信道上读取记录在记录介质2上的编码信号，并且将所读取的信号提供给均衡部件32。均衡部件32向提供来的信号应用使用波形干扰的 PR均衡以便获得预定目标的均衡特性，并且将信号提供给解码块13。
解码块13包括解调部件41、去交织器42、内部码解码部件43和外部码解码部件 44，并且对来自通信路径12的信号执行解码处理。
解调部件41对来自通信路径12的信号执行与调制部件M所应用的调制相对应的解调，并且将经解调数据输出给去交织器42。
去交织器42对来自解调部件41的数据执行与交织器23的交织相反方向上的去交织，由此将被交织器23改变的记录顺序返回到原始顺序，并且将乘积码作为去交织数据输出给内部码解码部件43。
内部码解码部件43对来自去交织器42的乘积码执行与内部码编码部件22的编码相对应的内部码解码，并且将解码数据输出给外部码解码部件44。外部码解码部件44对来自内部码解码部件43的数据执行与外部码编码部件21的编码相对应的外部码解码，并且将解码数据输出给未示出的后续级。
[交织器的配置示例] 图5表示图4中的交织器的配置示例。
在图5的示例中，交织器23在两级中执行交织。即，交织器23包括执行以块为单位的第一级交织的块单位交织器51，以及执行以比特为单位的第二级交织的比特单位交织
52 ο 块单位交织器51以NB个比特为单位来处理数据。换言之，在块单位交织器51中， 处理是以块为单位执行的，NB个比特为一块。块单位交织器51在内置RAM中累积与NA段内部码相等的比特，S卩NAX NB X NC个比特。应注意，NC表示一段内部码的比特数/NB个比特，即，一段内部码中的块的数目。
块单位交织器51进行的第一级交织包括以NDXnXNA个比特为单位的交织A， 以及以((NAXNBXNC)-(NAXnXND))个比特单位的其余的交织B。
这里，η是表示外部码的一个符号的比特数，并且等于块单位交织器51的一个块的比特数ΝΒ。此外，NA和ND没有交集(disjoint)，并且NDXn，即NDXNB需要等于或大于内部码的信息长度。
块单位交织器51首先对ND X NB X NA个比特执行交织A，对(NC-ND) X NB X NA个比特执行交织B，并且将交织之后获得的数据D51传递给比特单位交织器52。S卩，块单位交织器51首先将被执行了交织A的块传递给比特单位交织器52，并且然后将被执行了交织B 的块传递给比特单位交织器52。
比特单位交织器52通过利用内置RAM来以比特为单位执行NA X NB个比特的第二交织NC次。经比特单位交织器52执行了交织的数据被输出给调制部件24。
[记录/再现设备中的记录处理] 接下来，将参考图6的流程图描述记录/再现设备1中的记录处理。
数据从未示出的前一级被输入给外部码编码部件21。在步骤S11，外部码编码部件21通过利用以符号(η个比特为一个符号)为单位执行解码的纠错码作为外部码来对所输入数据执行外部码的编码。
被执行了外部码的编码的数据被输出给内部码编码部件22。
在步骤S12，内部码编码部件22通过利用以比特为单位执行解码的纠错码作为内部码来对来自外部码编码部件21的数据执行内部码的编码。内部码编码部件22将乘积码输出给交织器23，该乘积码是在由外部码编码部件21编码之后又经内部码编码部件22编码的码。
在步骤S13，块单位交织器51对来自内部码编码部件22的乘积码执行以块为单位的第一级交织。块单位交织器51的该交织处理的细节将在后面参考图7进行描述。
在块单位交织器51的交织之后获得的数据D51被输出给比特单位交织器52。
在步骤S14，比特单位交织器52对已经由块单位交织器51执行了交织的数据进一步执行以比特为单位的第二级交织。比特单位交织器52的该交织处理的细节将在后面参考图9进行描述。
按照步骤S13和S14的顺序执行了交织之后获得的数据以如下这样的记录顺序被重新排列内部码的同一码字不被包括在i个连续比特中，并且j(j > i)个连续比特不跨越外部码的同一码字的多个符号。由比特单位交织器52执行了交织的数据被输出给调制部件24。
在步骤S15，调制部件M对其记录顺序已被块单位交织器51和比特单位交织器 52改变的数据应用预定调制，并且将作为结果获得的信号输出给记录/再现部件31。
在步骤S16，记录/再现部件31对从调制部件M输入的信号执行NRZI编码，并且将经NRZI编码的信号记录到所装载的记录介质2中。
以上述方式，数据以如下这样的记录顺序被记录到记录介质2中内部码的同一码字不被包括在i个连续比特中，并且j(j > i)个连续比特不跨越外部码的同一码字的多个符号。
[块单位交织器的细节] 图7是图示出由块单位交织器51进行的第一级交织的示例的示图。在图7的示例中，图示出了在NA = 5，NB = η = 4，NC = 10并且ND = 7的情况中的按照输入到所附接的RAM的顺序以及按照其输出顺序的乘积码。
在图7的示例的情况中，该乘积码包括列方向(在附图中从左到右的方向)上的NC= 10块外部码，并且包括行方向(在附图中从顶部到底部的方向)上的NA = 5段内部码。第一内部码中所示的圆圈标记表示第一内部码的比特，并且第二内部码中所示的X标记表示第二内部码的比特。同样，第三内部码中所示的朝上的三角形标记表示第三内部码的比特，第四内部码中所示的方块标记表示第四内部码的比特，并且第五内部码中所示的朝下的三角形标记表示第五内部码的比特。
S卩，一段内部码的码长为40个比特，其是由每段内部码中的NC = 10个块组成的，其中，NB = 4个比特为一个块。块中所示的数字表示输入到RAM中的顺序。此外，构成每段内部码的NC = 10个块中的ND = 7个块的外部码是用户数据部分，并且由P指示的 NC-ND( = 3)个块是内部码的奇偶性部分。
块单位交织器51对表示图7中的乘积码的用户数据部分的NDXNBXNA(= 7X4X5)个比特执行交织A。
在交织A中，如由输入顺序指示的，数据按照作为一个方向的列方向的顺序以NB 个比特为单位(=一个块一个块地)被输入。即，被指派有数字1至50的这些块按照数字的升序被输入。然后，例如，RAM中的数据按照右斜向下的方向的顺序以如下方式被读取 在输入顺序中的第一块之后，第十二块被读取。应注意，数据被读取的方向可以是任意的对角线方向，并且不限于右斜向下的方向。
更具体地，令通过以NB个比特为单位划分内部码而生成的块的索引号顺序地为χ =0，1，...，ND-1，令内部码的索引号顺序地为y = 0，1，...，NA-1，并且令第y内部码的第 X块为(X，y)。例如，输入顺序中的第一块用(0，0)来表示。在此情况中，因交织A产生的读取顺序为由等式(1)表示的块(χ，y)的顺序。
χ = (k mod ND) y = (k mod ΝΑ) k = 0，1，2，· · ·，N-I(1) 这里，A mod B表示A除以B的余数，并且k是对要被读取的块的数目进行计数的变量，并且N是所读取的块数NA X ND。
通过该交织A，在作为用户数据部分的NDXNBXNA个比特范围内的块按照如它们的输出顺序所指示的以下顺序从块单位交织器51被输出。
首先，第一内部码的输入顺序中的第一块(0，0)第一个被输出，第二内部码的输入顺序中的第十二块(1，1)第二个被输出，并且第三内部码的输入顺序中的第二十三块 (2,2)第三个被输出。第四内部码的输入顺序中的第三十四块(3，；3)第四个被输出，并且第五内部码的输入顺序中的第四十五块(4，4)第五个被输出。
此后，第一内部码的输入顺序中的第六块(5，0)第六个被输出，第二内部码的输入顺序中的第十七块(6，1)第七个被输出，并且第三内部码的输入顺序中的第二十一块 (0,2)第八个被输出。第四内部码的输入顺序中的第三十二块(1，；3)第九个被输出，并且第五内部码的输入顺序中的第四十三块(2，4)第十个被输出。接下来，第一内部码的输入顺序中的第四块(3，0)第十一个被输出，第二内部码的输入顺序中的第十五块G，l)第十二个被输出，并且第三内部码的输入顺序中的第二十六块(5, 第十三个被输出。第四内部码的输入顺序中的第三十七块(6，；3)第十四个被输出，并且第五内部码的输入顺序中的第四十一块(0，4)第十五个被输出。
此外，第一内部码的输入顺序中的第二块(1，0)第十六个被输出，第二内部码的输入顺序中的第十三块(2，1)第十七个被输出，并且第三内部码的输入顺序中的第二十四块(3, 第十八个被输出。第四内部码的输入顺序中的第三十五块(4，；3)第十九个被输出，并且第五内部码的输入顺序中的第四十六块(5，4)第二十个被输出。接下来，第一内部码的输入顺序中的第七块(6，0)第二十一个被输出，第二内部码的输入顺序中的第十一块 (0,1)第二十二个被输出，并且第三内部码的输入顺序中的第二十二块(1, 第二十三个被输出。第四内部码的输入顺序中的第三十三块(2，；3)第二十四个被输出，并且第五内部码的输入顺序中的第四十四块(3，4)第二十五个被输出。
此后，第一内部码的输入顺序中的第五块(4，0)第二十六个被输出，第二内部码的输入顺序中的第十六块(5，1)第二十七个被输出，并且第三内部码的输入顺序中的第二十七块(6, 第二十八个被输出。第四内部码的输入顺序中的第三十一块(0，3)第二十九个被输出，并且第五内部码的输入顺序中的第四十二块(1，4)第三十个被输出。接下来，第一内部码的输入顺序中的第三块(2，0)第三十一个被输出，第二内部码的输入顺序中的第十四块(3，1)第三十二个被输出，并且第三内部码的输入顺序中的第二十五块 (4,2)第三十三个被输出。第四内部码的输入顺序中的第三十六块(5，；3)第三十四个被输出，并且第五内部码的输入顺序中的第四十七块(6，4)第三十五个被输出。
通过以上面的顺序来读取数据，在已被读取的数据中，数据序列以如下方式被交换从输出顺序来看，属于内部码的同一码字的块在i = NA = 5个连续块中不出现两次。 同时，数据序列以如下方式被交换外部码的同一码字的不同符号不出现在NAXNE个连续块中。这里，NE是满足NAXNE ( ND的最大整数。即，在图6的示例的情况中，NE = 1，并且数据序列以这种方式被交换外部码的同一码字的不同符号不出现在NAXNE = 5个连续块中。
以这种方式，在经过交织A的区域中，即使发生短的突发错误，该短的突发错误也可被改变为相对于外部码和内部码两者的随机码。另一方面，即使发生长的突发错误，该错误也可相对于内部码在一定程度上被分散，并且同时，该错误可被当作相对于外部码的突发错误。此效果的细节将在后面参考图12至17进行描述。
顺便提及，假设一范围，该范围是通过重复ND块多次(例如，NA次)并且重复NA 段内部码多次(例如，ND次)而生成的。也可以说，在该范围中，交织A是通过以如下方式顺序地输出NAXND个块来实现的位于将被输出的块斜下方的块成为将被输出的下一块。
接下来，块单位交织器51对图7的乘积码中除去用户数据部分的部分，即对 (NC-ND) XNBXNA( = 2X4X5)个比特执行交织B，该部分是由P指示的内部码的奇偶性部分。
在交织B中，数据按照作为一个方向的列方向(附图中的水平方向)的顺序以NB 个比特为单位(=一个块一个块地)被输入到RAM中，并且RAM中的输入数据按照作为另一方向的行方向(附图中的垂直方向)的顺序被读取。
通过该交织B，在用户数据部分中的块之后，位于作为内部码的奇偶性部分的 (NC-ND) XNBXNA个比特范围内的块按照如它们的输出顺序所指示的以下顺序从块单位交织器51被输出。
首先，第一内部码的输入顺序中的第八块第三十六个被输出，第二内部码的输入顺序中的第十八块第三十七个被输出，并且第三内部码的输入顺序中的第二十八块第三十八个被输出。第四内部码的输入顺序中的第三十八块第三十九个被输出，并且第五内部码的输入顺序中的第四十八块第四十个被输出。
此外，第一内部码的输入顺序中的第九块第四十一个被输出，第二内部码的输入顺序中的第十九块第四十二个被输出，并且第三内部码的输入顺序中的第二十九块第四十三个被输出。第四内部码的输入顺序中的第三十九块第四十四个被输出，并且第五内部码的输入顺序中的第四十九块第四十五个被输出。接下来，第一内部码的输入顺序中的第十块第四十六个被输出，第二内部码的输入顺序中的第二十块第四十七个被输出，并且第三内部码的输入顺序中的第三十块第四十八个被输出。第四内部码的输入顺序中的第四十块第四十九个被输出，并且第五内部码的输入顺序中的第五十块第五十个被输出。
通过以上面的顺序来读取数据，在已被读取的数据中，数据序列以如下方式被交换从输出顺序来看，属于内部码的同一码字的块在NA = 5个连续块中不出现两次。
以这种方式，在经过交织B的区域中，即使发生短的突发错误，该短的突发错误也可被改变为相对于外部码和内部码两者的随机码。
应当注意，与经过交织A的区域不同，当从外部码来看时，经过交织B的该区域是非码字部分，并且因此，在解码内部码时使短的突发错误变为随机错误是足够的。
此外，令通过以NB个比特为单位划分内部码而生成的块的索引号顺序地为X = 0， 1，. . .，NC-1，令内部码的索引号顺序地为y = 0，1，. . .，NA-1，并且令第y内部码的第χ块为(χ， y)。
在此情况中，也可以说，块单位交织器51是通过针对(NC-ND) XNBXNA个比特的范围以如下方式执行转换来实现交织B的，该方式为对于交织之前的如下信号 (ND, 0)，(ND+1，0)，· · ·，(NC-1，0)， (ND,1)，(ND+1,1)，· · ·，(NC-1,1)， …， (ND，NA-1)，(1，NA-1)，…，(NC-1, NA-1)， 交织之后的信号变为 (ND, 0)，(ND, 1)，· · ·，(ND, NA-1)， (ND+1，0)，(ND+1，1)，· · ·，(ND+1，NA-1)， …， (NC-1，0)，(NC-1，1)，· · ·，(NC-1，NA-1)。
此外，换言之，可以说，交织B是通过如下方式来实现的针对(NC-ND) XNBXNA 个比特的范围，按顺序输出每段内部码中的第(ND+1)个块，按顺序输出每段内部码中的第 (ND+2)个块，并且此后，同样地，按顺序输出每段内部码中的第NC个块。
[块单位交织器的另一描述] 图8是块单位交织器51进行的第一级交织的另一示例的示图。在图8的示例中， 图示出了在NA = 5，NB = η = 4，NC = 7并且ND = 7的情况中的按照输入到所附接的RAM 中的顺序以及按照其输出顺序的乘积码。
在图8的示例中，与图7的示例的唯一不同在于不存在通过交织B进行处理的部分，并且另外，交织A的基本处理与图7的示例的情况中的相同。即，在图8的示例中，与用户数据部分相同的交织A也针对内部码的未示出的奇偶性部分被执行。应注意，在图8的示例的情况中，需要这样的条件ND = NC,并且NA和NC没有交集。
S卩，在图8的示例的情况中，块单位交织器51针对NCXNBXNA( = 7X4X5)个比特，按照列方向的顺序以NB个比特为单位(=一个块一个块地)输入数据。然后，块单位交织器51以与图7中的NDXNBXNA个比特的情况相同的顺序，按照右斜向下的方向的顺序以如下方式来读取RAM中的数据在输入顺序中的第一块之后，第九块被读取。
通过该交织，处于NCXNBXNA个比特范围内的块按照如其输出顺序所指示的以下顺序从块单位交织器51被输出。
首先，第一内部码的输入顺序中的第一块(0，0)第一个被输出，第二内部码的输入顺序中的九块(1，1)第二个被输出，并且第三内部码的输入顺序中的第十七块(2，2)第三个被输出。第四内部码的输入顺序中的第二十五块(3，；3)第四个被输出，并且第五内部码的输入顺序中的第三十三块(4，4)第五个被输出。
此外，第一内部码的输入顺序中的第六块(5，0)第六个被输出，第二内部码的输入顺序中的第十四块(6，1)第七个被输出，并且第三内部码的输入顺序中的第十五块(0， 2)第八个被输出。第四内部码的输入顺序中的第二十三块(1，；3)第九个被输出，并且第五内部码的输入顺序中的第三十一块(2，4)第十个被输出。接下来，第一内部码的输入顺序中的第四块(3，0)第十一个被输出，第二内部码的输入顺序中的第十二块G，l)第十二个被输出，并且第三内部码的输入顺序中的第二十块(5, 第十三个被输出。第四内部码的输入顺序中的第二十八块(6，；3)第十四个被输出，并且第五内部码的输入顺序中的第二十九块(0，4)第十五个被输出。
此外，第一内部码的输入顺序中的第二块(1，0)第十六个被输出，第二内部码的输入顺序中的第十块0，1)第十七个被输出，并且第三内部码的输入顺序中的第十八块 (3,2)第十八个被输出。第四内部码的输入顺序中的第二十六块(4，；3)第十九个被输出，并且第五内部码的输入顺序中的第三十四块(5，4)第二十个被输出。接下来，第一内部码的输入顺序中的第七块(6，0)第二十一个被输出，第二内部码的输入顺序中的第八块(0，1) 第二十二个被输出，并且第三内部码的输入顺序中的第十六块(1, 第二十三个被输出。 第四内部码的输入顺序中的第二十四块(2，；3)第二十四个被输出，并且第五内部码的输入顺序中的第三十二块(3，4)第二十五个被输出。
此外，第一内部码的输入顺序中的第五块(4，0)第二十六个被输出，第二内部码的输入顺序中的第十三块(5，1)第二十七个被输出，并且第三内部码的输入顺序中的第二十一块(6，幻第二十八个被输出。第四内部码的输入顺序中的第二十二块(0，3)第二十九个被输出，并且第五内部码的输入顺序中的第三十块(1，4)第三十个被输出。接下来，第一内部码的输入顺序中的第三块(2，0)第三十一个被输出，第二内部码的输入顺序中的第十一块(3，1)第三十二个被输出，并且第三内部码的输入顺序中的第十九块(4，2) 第三十三个被输出。第四内部码的输入顺序中的第二十七块(5，；3)第三十四个被输出，并且第五内部码的输入顺序中的第三十五块(6，4)第三十五个被输出。
如上所述，块单位交织器51进行的第一级交织也可以仅由交织A构成。
[比特单位交织器的细节] 图9是图示出由比特单位交织器52进行的第二级交织的示例的示图。在图9的示例中，图示出了在NA = 5并且NB = 4的情况中的输入到RAM中的顺序以及输出顺序。
比特单位交织器52对作为其顺序已被块单位交织器51改变的NA个块(NB个比特)的组的每NA块来执行对比特进行交换的比特单位交织NC次。
S卩，比特单位交织器52对每5块执行交织，其中，每块由4个比特组成。为了利用图7中被附加给块的数字(指示到块单位交织器51的输入顺序的数字)来对此进行说明，比特单位交织器52顺序地输入第一块的比特(圆圈标记)，并且顺序地输入第十二块的比特(X标记)。接下来，比特单位交织器52顺序地输入第二十三块的比特(朝上的三角形标记)，顺序地输入第三十四块的比特(方块标记)，并且顺序地输入第四十五块的比特 (朝下的三角形标记)。
然后，比特单位交织器52顺序地输出每个块的第一比特，并且顺序地输出每个块的第二比特。接下来，比特单位交织器52顺序地输出每个块的第三比特，顺序地输出每个块的第四比特，并且顺序地输出每个块的第五比特，由此来执行交织。
S卩，如图9中的输出顺序所指示的，首先，第一块的第一比特、第十二块的第一比特、第二十三块的第一比特、第三十四块的第一比特以及第四十五块的第一比特顺序地被输出。接下来，第一块的第二比特、第十二块的第二比特、第二十三块的第二比特、第三十四块的第二比特以及第四十五块的第二比特顺序地被输出。然后，同样地，每个块的第三至第四比特顺序地被输出。
此后，针对除上述块以外的块重复这样的处理NC-I次，然后比特单位交织器52的交织完成。
如上所述，在记录/再现设备1中，上面参考图7所述的块单位交织器51的交织以及上面参考图9所述的比特单位交织器52的交织被执行。
因此，以外部码和内部码的顺序被编码的乘积数据可被重新排列为具有如下顺序的数据内部码的同一码字不被包括在i( = ΝΑ)个连续比特中，并且j(j = NA X NB XNE > i)个连续比特不跨越外部码的同一码字的多个符号。
[去交织器的配置示例] 图10表示图4中的去交织器的配置示例。
在图10的示例中，去交织器42在以与图5中的交织器23相反的方式构成的两级中执行交织。即，去交织器42包括以比特为单位执行第一级去交织的比特单位去交织器 71,以及以块为单位执行第二级去交织的块单位去交织器72。应注意，比特单位去交织器 71的第一级去交织对应于第二级交织。此外，块单位去交织器72的第二级去交织对应于第一级交织。
比特单位去交织器71在与上面参考图9所述的第二级交织相反的方向上执行 NAXNB个比特的去交织NC次。即，通过再次参考图9以进行说明，比特以图9中的输出顺序被输入到比特单位去交织器71的RAM中。然后，从该RAM，顺序地输出NB( = 4)个块的每个块的第一比特，并且顺序地输出每个块的第二比特，每个块由NA( = 5)个比特组成。接下来，每个块的第三比特、每个块的第四比特和每个块的第五比特顺序地被输出。
结果，如图9中的输入顺序所指示的，数据的重排列顺序被改变为第一、第十二、 第二十三、第三十四以及然后第四十五个块(每个块由4个比特组成)的顺序，并且其重排列顺序已被改变的数据D71被传递给块单位去交织器72。
此后，针对上面提到的块以外的块重复该处理NC-I次，然后比特单位去交织器71 的去交织完成。
块单位去交织器72以NB个比特作为一个块来执行块单位去交织。以与上面参考图7描述的第一级交织相对应的方式，块单位去交织器72的去交织也包括以NDXNBXNA 个比特为单位的去交织A，以及以(NC-ND) XNBXNA个比特为单位的去交织B。
块单位去交织器72首先执行去交织A，执行去交织B，并且将作为去交织数据的乘积码传递给内部码解码部件43。即，块单位去交织器72首先将被执行了去交织A的块传递给内部码解码部件43，然后将被执行了去交织B的块传递给内部码解码部件43。
在去交织A中，与上面参考图7描述的交织A相反方向上的重新排列被执行。艮口， 在去交织A中，数据以右斜向下的方向的顺序被输入，该顺序是交织A中的输出顺序。更具体地，数据以等式⑴所表示的块(x，y)的顺序被输入。然后，RAM中的数据以列方向的顺序被输出，该顺序是交织A中的输入顺序。
在去交织B中，与上面参考图7描述的交织B相反方向上的重新排列被执行。艮口， 在去交织B中，数据以行方向的顺序被输入，该顺序是交织B中的输出顺序，并且RAM中的输入数据以列方向的顺序被输出，该顺序是交织B中的输入顺序。
应注意，在上面参考图8描述的块单位交织器51仅执行交织A的情况中，以相对应的方式，在块单位去交织器72中也仅执行去交织A。
[记录/再现设备中的再现处理] 接下来，将参考图11的流程图描述记录/再现设备1中的再现处理。在记录介质 2上，编码信号按照已经以如下方式被改变的记录顺序被记录内部码的同一码字不被包括在i个连续比特中，并且j(j > i)个连续比特不跨越外部码的同一码字的多个符号。
在步骤S31，记录/再现部件31在PR2信道上读取记录在记录介质2上的编码信号，并且将所读取的信号提供给均衡部件32。在步骤32，均衡部件32向提供来的信号应用使用波形干扰的PR均衡以便获得预定目标的均衡特性，并且将信号提供给解码块13。
在步骤S33，解调部件41对来自均衡部件32的信号执行与调制部件M所应用的调制相对应的解调，并且将经解调数据输出给比特单位去交织器71。
在步骤S34，比特单位去交织器71执行与第二级交织相对应的以比特为单位的第一级去交织。即，比特单位去交织器71在与上面参考图9描述的第二级交织相反的方向上对上面参考图10详细描述的NAXNB个比特执行去交织NC次。
在比特单位去交织器71进行去交织之后获得的数据D71被输出给块单位去交织器72ο 在步骤S35，块单位去交织器72执行与第一级交织相对应的以块为单位的第二级去交织。
如上面参考图10详细描述的，块单位去交织器72首先执行去交织Α，执行去交织 B，并且将作为去交织数据的乘积码传递给内部码解码部件43。即，块单位去交织器72首先将被执行了去交织A的块传递给内部码解码部件43，然后将被执行了去交织B的块传递给内部码解码部件43。
在步骤S36，内部码解码部件43对来自块单位去交织器72的乘积码执行与内部码编码部件22的编码相对应的内部码解码，并且将解码数据输出给外部码解码部件44。
在步骤S37，外部码解码部件44对来自内部码解码部件43的数据执行与外部码编码部件21的编码相对应的外部码解码，并且将解码数据输出给未示出的后续级。
以上述方式，记录在记录介质2上的数据被再现。
[效果的具体示例] 接下来，参考图12至14，描述记录/再现设备1的交织和去交织的效果。在图12 至14中，图示出了在NA = 5，NB = η = 4，NC = 13以及ND = 11的情况中的示例。
图12是图示出以列方向的顺序被输入到块单位交织器51的RAM中的乘积码，以及作为对该乘积码执行交织的结果(即，以记录到记录介质2上的顺序)而获得的数据的示图。图13是图示出在数据经过图12中的交织、被记录到记录介质2上并从记录介质2 被读取之后其中发生了短突发错误的数据，以及作为该数据被去交织并被重新排列为原始顺序的结果而获得的乘积码的示图。图14是图示出在数据经过图12中的交织、被记录到记录介质2上并从记录介质2被读取之后其中发生了长突发错误的数据，以及作为该数据被去交织并被重新排列为原始顺序的结果而获得的乘积码的示图。
在图12的示例的情况中，该乘积码包括列方向(附图中的水平方向)上的NC = 13块外部码，并且包括行方向上的NA = 5段内部码。第一内部码中所示的圆圈标记表示第一内部码的比特，并且第二内部码中所示的X标记表示第二内部码的比特。同样，第三内部码中所示的朝上的三角形标记表示第三内部码的比特，第四内部码中所示的方块标记表示第四内部码的比特，并且第五内部码中所示的朝下的三角形标记表示第五内部码的比特。
S卩，一段内部码的码长为52个比特，其是由每段内部码中的NC= 13个块组成的， 其中，NB = 4个比特为一块。此外，构成每段内部码的NC= 13个块中的ND= 11个块的外部码是用户数据部分，并且由P指示的NC-ND ( = 2)个块是内部码的奇偶性部分。
块单位交织器51对表示该乘积码的用户数据部分的NDXNBXNA( = 11X4X5) 个比特执行交织Α。在交织A中，数据按照作为一个方向的列方向的顺序以NB = 4个比特为单位(=一个块一个块地)被输入到RAM中。然后，输入到RAM中的数据以附图中右斜向下的方向的顺序被读取。
接下来，块单位交织器51对该乘积码中除去用户数据部分的部分，即表示由P指示的内部码的奇偶性部分的(NC-ND) XNBXNA( = 2X4X5)个比特执行交织B。在交织B 中，数据按照作为一个方向的列方向(附图中的水平方向)的顺序以NB = 4个比特为单位 (=一个块一个块地)被输入到RAM中，并且RAM中的输入数据按照作为另一方向的行方向 (附图中的垂直方向)的顺序被读取。
然后，进一步地，比特单位交织器52对作为其顺序已被块单位交织器51改变的NA =5个块(NB = 4个比特)的组的每5个块来执行对比特进行交换的比特单位交织NC = 13次。即，针对其顺序已被块单位交织器51改变的块，比特单位交织器52对每5块顺序地执行交织，并且在5块的范围内，顺序地输出每块的第一比特，然后顺序地输出每块的第二比特，此后重复相同处理，并且最后顺序地输出每块的第(NB = 4)比特，由此改变记录顺序。
当第一和第二级交织以上述方式顺序地被执行时，在作为结果(S卩，以记录到记录介质2的顺序)获得的数据中，数据序列已经以如下方式被交换内部码的同一码字在i=NA = 5个连续块中不出现两次。
此外，同时，在该数据的用户数据部分中，数据序列已经以如下方式被交换外部码的同一码字的不同符号不出现在j = NAXNBXNE个连续比特中(NE是满足NAXNE<nd 的最大整数)。即，在图12的示例的情况中，NE = 2，并且数据序列以如下方式被交换外部码的同一码字的不同符号不出现在j = NBXNAXNE = 4X5X2 = 40个连续比特中。
这里，如图13所示，假设在作为执行图12中的交织的结果而获得的数据中由于 PRML等中的错误传播而发生了短突发错误。例如，在图13的示例中，在经交织数据的用户数据部分中的4比特中发生了由El指示的短突发错误。此外，在由P指示的内部码的奇偶性部分中的5比特中发生了由E2所指示的短突发错误。
针对以这种方式发生了由El和E2指示的短突发错误的数据，比特单位去交织器 71执行NAXNB( = 5X4)个比特的去交织NC(= 13)次。即，比特单位去交织器71对每 NB = 4块(NA = 5比特为一个块)顺序地执行处理，并且在NB = 4块的范围内，顺序地输出每个块的第一比特，然后顺序地输出每块的第二比特，并且此后重复相同处理，并且最后顺序地输出每块的第(NA = 5)比特，由此重新排列数据。
此外，块单位去交织器72对已由比特单位去交织器71改变了其顺序的块执行去交织A，并且执行去交织B。即，在去交织A中，数据以右斜向下的方向的顺序被输入，该顺序是交织A中的输出顺序，并且RAM中的数据以列方向的顺序被输出，该顺序是交织A中的输入顺序。此外，在去交织B中，数据以行方向的顺序被输入，该顺序是交织B中的输出顺序，并且RAM中的输入数据以列方向的顺序被读出，该顺序是交织B中的输入顺序。
作为上面去交织的结果，在已被重新排列为原始顺序的乘积码中，由El指示的在交织之后发生在用户数据部分中的短突发错误变成了相对于排列在行方向上的内部码与排列在列方向上的外部码两者的随机错误，如el所指示的。
此外，由E2指示的发生在内部码的奇偶性部分中的短突发错误变成了仅相对于排列在行方向上的内部码的随机错误，而未变成相对于排列在列方向上的外部码的随机错误，如e2所指示的。
然而，应注意，如上面参考图7描述的，内部码的该奇偶性部分是不执行外部码的解码的部分，因此，不一定需要将该错误改变为随机错误。即，尽管经过交织A的 NAXNDXNB个比特包括将被执行外部码的解码的比特，然而对于其余比特(经过交织B的 (NC-ND) XNAXNB个比特)不执行外部码的解码。
因此，实际上，在具有记录顺序地数据中，j个连续比特不跨越外部码的同一码字的多个符号的这个事实仅对于前面的NAXNDXNB个比特是成立的。然而，由于其余比特起初不经过外部码的解码，因此，作为整体，这等于是说，j个连续比特不跨越外部码的同一码字的多个符号。
另一方面，假设如图14所示的，在作为执行图12中的交织的结果获得的数据中由于盘上的刮痕、尘埃等而发生了长的突发错误。
在图14的示例中，由E3指示的长突发错误发生在经交织数据的用户数据部分的 38个比特中。
针对以这种方式发生了由E3指示的长突发错误的数据，比特单位去交织器71执行NAXNB个比特的去交织NC次。此外，块单位去交织器72对其顺序已被比特单位去交织
21器71改变的块执行去交织A，并且执行去交织B。应注意，这些去交织的细节被省略以避免重复，这是因为与上面参考图13描述的去交织基本上相同的处理被执行。
作为上面去交织的结果，在已被重新排列为原始顺序的乘积码中，如e3所指示的，由E3指示的在交织之后发生在用户数据部分中的长突发错误相对于排列在行方向上的内部码在一定程度上被分散，并且相对于排列在列方向上的外部码变成了一个符号的错误。即，该长突发错误可改变为相对于外部码的随机错误。
因此，即使当内部码的解码由于长突发错误而失败时，对于外部码，可以作为随机错误来有效地执行解码。
接下来，将参考图15至17进一步描述交织器23和去交织器42的效果。在图15 至17中，图示出了在NA = 5，NB = η = 8，NC = 7以及ND = 5的情况中的示例。
图15是图示出以列方向的顺序被输入到块单位交织器51的RAM中的乘积码，以及作为对该乘积码执行交织的结果(即，以记录到记录介质2上的顺序)而获得的数据的示图。图16是图示出在数据经过图15中的交织、被记录到记录介质2上并从记录介质2 被读取之后其中发生了短的突发错误的数据，以及作为该数据被去交织并被重新排列为原始顺序的结果而获得的乘积码的示图。图17是图示出在数据经过图15中的交织、被记录到记录介质2上并从记录介质2被读取之后其中发生了长的突发错误的数据，以及作为该数据被去交织并被重新排列为原始顺序的结果而获得的乘积码的示图。
在图15的示例的情况中，该乘积码包括列方向(附图中的水平方向)上的NC = 7 块外部码，并且包括行方向上的NA = 5段内部码。第一内部码中所示的圆圈标记表示第一内部码的比特，并且第二内部码中所示的X标记表示第二内部码的比特。同样，第三内部码中所示的朝上的三角形标记表示第三内部码的比特，第四内部码中所示的方块标记表示第四内部码的比特，并且第五内部码中所示的朝下的三角形标记表示第五内部码的比特。
SP，一段内部码的码长为56个比特，其是由每段内部码中的NC = 7块组成的，其中，NB = 8个比特为一块。此外，构成每段内部码的NC = 7块中的ND = 5块的外部码是用户数据部分，并且由P指示的NC-ND ( = 2)个块是内部码的奇偶性部分。
块单位交织器51对表示该乘积码的用户数据部分的NDXNBXNA ( = 5 X 8 X 5)个比特执行交织A。在交织A中，数据按照作为一个方向的列方向的顺序以NB = 8个比特为单位(=一个块一个块地)被输入。然后，例如，RAM中的数据以附图中右斜向下的方向的顺序被读取。
接下来，块单位交织器51对该乘积码中除去用户数据部分的部分，即作为由P指示的内部码的奇偶性部分的(NC-ND) XNBXNA( = 2X8X5)个比特执行交织B。在交织B 中，数据按照作为一个方向的列方向(附图中的水平方向)的顺序以NB = 8个比特为单位 (=一个块一个块地)被输入到RAM中，并且RAM中的输入数据按照作为另一方向的行方向 (附图中的垂直方向)的顺序被读取。
然后，进一步地，比特单位交织器52对作为其顺序已被块单位交织器51改变的NA =5个块(NB = 8个比特)的组的每5个块来执行对比特进行交换的比特单位交织NC = 7 次。即，针对其顺序已被块单位交织器51改变的块，比特单位交织器52对每5块顺序地执行处理，并且在5块的范围内，顺序地输出每块的第一比特，然后顺序地输出每块的第二比特，此后重复相同处理，并且最后顺序地输出每块的第(NB = S)比特，由此改变记录顺序。
当第一和第二级交织以上述方式顺序地被执行时，在作为结果(即，以记录到记录介质2的顺序)获得的数据中，数据序列已经以如下方式被交换内部码的同一码字在i =NA = 5个连续块中不出现两次。
此外，同时，在该数据的用户数据部分中，数据序列已经以如下方式被交换外部码的同一码字的不同符号不出现在j = NAXNBXNE个连续比特中(NE是满足NAXNE<nd 的最大整数)。即，在图15的示例的情况中，NE = 1，并且数据序列以如下方式被交换外部码的同一码字的不同符号不出现在j = NBXNAXNE = 8X5X1 = 40个连续比特中。
这里，如图16所示，假设在作为执行图15中的交织的结果而获得的数据中由于 PRML等中的错误传播而发生了短突发错误。例如，在图16的示例中，在经交织数据的用户数据部分中的4比特中发生了由E4指示的短突发错误。此外，在由P指示的内部码的奇偶性部分中的5比特中发生了由E5所指示的短突发错误。
针对以这种方式发生了由E4和E5指示的短突发错误的数据，比特单位去交织器 71执行NAXNB( = 5X8)个比特的去交织NC( = 7)次。即，比特单位去交织器71对每NB =8块(NA = 5比特为一个块)顺序地执行处理，并且在NB = 8块的范围内，顺序地输出每个块的第一比特，然后顺序地输出每块的第二比特，并且此后重复相同处理，并且最后顺序地输出每块的第(NA = 5)比特，由此重新排列数据。
此外，块单位去交织器72对已由比特单位去交织器71改变了其顺序的块执行去交织A，并且执行去交织B。即，在去交织A中，数据以右斜向下的方向的顺序被输入，该顺序是交织A中的输出顺序，并且RAM中的数据以列方向的顺序被输出，该顺序是交织A中的输入顺序。此外，在去交织B中，数据以行方向的顺序被输入，该顺序是交织B中的输出顺序，并且RAM中的输入数据以列方向的顺序被读出，该顺序是交织B中的输入顺序。
作为上面去交织的结果，在已被重新排列为原始顺序的乘积码中，由E4指示的发生在用户数据部分中的短突发错误变成了相对于排列在行方向上的内部码与排列在列方向上的外部码两者的随机错误，如e4所指示的。
此外，与上述图13的示例中一样，由E5指示的发生在内部码的奇偶性部分中的短突发错误变成了仅相对于排列在行方向上的内部码的随机错误，如e5所指示的。
另一方面，假设如图17所示的，在作为执行图15中的交织的结果获得的数据中由于盘上的刮痕、尘埃等而发生了长突发错误。在图17的示例中，由E6指示的长突发错误发生在经交织数据的用户数据部分的38个比特中。
针对以这种方式发生了由E6指示的长突发错误的数据，比特单位去交织器71执行NAXNB个比特的去交织NC次。此外，块单位去交织器72对其顺序已被比特单位去交织器71改变的块执行去交织A，并且执行去交织B。应注意，这些去交织的细节被省略以避免重复，这是因为与上面参考图16描述的去交织基本上相同的处理被执行。
作为上面去交织的结果，在已被重新排列为原始顺序的乘积码中，如e6所指示的，由E6指示的在交织之后发生在用户数据部分中的长突发错误相对于排列在行方向上的内部码在一定程度上被分散，并且可以相对于排列在列方向上的外部码被改变为随机错误。
因此，即使当内部码的解码由于长突发错误而失败时，对于外部码，可以作为随机错误来有效地执行解码。
如上所述，根据记录/再现设备1的交织器23和去交织器42，可以执行非常有效地纠错。应注意，尽管上面参考图12至17描述的示例是内部码的码长非常短的示例，然而，如果为内部码设置较长码长，则即使在长的突发错误发生时，也可以将该错误改变为相对于外部码的随机错误。
此外，通过以上述方式执行交织和去交织，则可以使交织的周期相对于乘积码的一个代码变小。
上述处理序列可以通过硬件来执行或者通过软件来执行。如果处理序列将通过软件执行，则构成软件的程序从程序记录介质被安装到嵌入专用硬件中的计算机、通用个人计算机等中。
图18是示出执行上述处理序列的计算机的硬件配置示例的框图。
CPU(中央处理单元)101、R0M(只读存储器)102和RAM(随机存取存储器)103经由总线104彼此相连。
总线104还与输入/输出接口 105相连。输入/输出接口 105与由键盘、鼠标等形成的输入部件106，以及由显示器、扬声器等形成的输出部件107相连。此外，输入/输出接口 105与由硬盘、非易失性存储器等形成的存储部件108、由网络接口等形成的通信部件 109，以及用于驱动可移除介质111的驱动器110相连。
在如上所述这样配置的计算机中，例如，当CPU 101经由输入/输出接口 105和总线104将存储在存储部件108中的程序载入RAM 103中并且执行该程序时，上述处理序列被执行。
由CPU 101执行的程序例如是通过被记录在可移除介质111上，或者经由诸如局域网、因特网或数字卫星广播之类的有线或无线传输介质，并被安装到存储部件108中来提供的。
应注意，由计算机执行的程序可以是以如本说明书中描述的顺序按时间顺序来执行处理的程序，或者可以是并行地或者在诸如被调用时之类的所需定时处执行处理的程序。
本发明的实施例不限于上述实施例，并且可以在不脱离本发明的范围的情况下进行各种修改。
2权利要求
1.一种数据处理设备，包括交织装置，用于对乘积码执行交织以改变记录顺序，所述乘积码是通过利用以符号为单位执行纠错的代码作为外部码并且利用以比特为单位执行纠错的代码作为内部码按照所述外部码和所述内部码的顺序被编码的，其中η个比特为一个符号，其中，在由所述交织装置执行所述交织之后的所述记录顺序中，所述内部码的同一码字不被包括在i个连续比特中，并且j (j > i)个连续比特不跨越所述外部码的同一码字的多个符号。
2.根据权利要求1所述的数据处理设备，其中，所述交织装置包括第一交织装置，用于利用NA段所述内部码来执行NAXNC个块的第一交织，NB (NB = η) 个比特为一块；以及第二交织装置，用于在所述第一交织装置的所述第一交织之后，以比特为单位执行 NAXNB个比特的第二交织NC次。
3.根据权利要求2所述的数据处理设备，其中，所述第一交织装置通过以对角线方向的顺序来输出以一个方向的顺序被输入的NAXNC个块，来执行所述第一交织。
4.根据权利要求2所述的数据处理设备，其中 所述第一交织装置的所述第一交织包括以NDXNBXNA个比特为单位的交织(NDXNB彡所述内部码的信息长度)，以及除上述部分以外的部分的交织；以及所述第一交织装置通过如下操作来执行所述第一交织针对NDXNBXNA个比特的范围，以对角线方向的顺序来输出以一个方向的顺序被输入的NAXND个块，以及然后，针对(NC-ND) XNBXNA个比特的范围，以另一方向的顺序来输出以所述一个方向的顺序被输入的NAX (NC-ND)个块。
5.根据权利要求4所述的数据处理设备，其中，NA和ND没有交集。
6.根据权利要求5所述的数据处理设备，其中，令通过以NB个比特为单位划分所述内部码而生成的块的索引号顺序地为χ = 0，1，...，ND-1，令所述内部码的索引号顺序地为y =0，1，. . .，NA-1，令第y内部码的第χ块为(X，y)，并且令k为对将被读取的块的数目进行计数的变量，则对于NDXNBXNA个比特的范围，所述第一交织装置从最小索引号的内部码起，以由如下式子表示的块(x，y)的顺序来输出按块的索引号的升序输入的块χ = (k mod ND) y = (k mod ΝΑ) k = 0，1，2，· · ·，N-I0
7.根据权利要求2所述的数据处理设备，其中，所述第二交织装置通过如下操作来执行所述第二交织针对已由所述第一交织装置执行了所述第一交织的块，以NA个块为单位顺序地执行处理，以及在NA个块的范围内，依次输出每个块的第一比特，然后依次输出每个块的第二比特， 此后重复相同的处理，并且最后依次输出每个块的第NB个比特。
8.根据权利要求2所述的数据处理设备，其中，所述交织的周期小于所述乘积码的一个码字。
9.一种数据处理方法，包括数据处理设备的如下步骤，该数据处理设备对乘积码执行交织，所述乘积码是通过利用以符号为单位执行纠错的代码作为外部码并且利用以比特为单位执行纠错的代码作为内部码按照所述外部码和所述内部码的顺序被编码的，其中η个比特为一个符号，所述步骤为对所述乘积码执行交织以改变记录顺序，以使得在执行交织之后的所述记录顺序中， 所述内部码的同一码字不被包括在i个连续比特中，并且j (j > i)个连续比特不跨越所述外部码的同一码字的多个符号。
10.一种用于使得数据处理设备执行处理的程序，该数据处理设备对乘积码执行交织， 所述乘积码是通过利用以符号为单位执行纠错的代码作为外部码并且利用以比特为单位执行纠错的代码作为内部码按照所述外部码和所述内部码的顺序被编码的，其中η个比特为一个符号，所述处理包括以下步骤对所述乘积码执行交织以改变记录顺序，以使得在执行交织之后的所述记录顺序中， 所述内部码的同一码字不被包括在i个连续比特中，并且j (j > i)个连续比特不跨越所述外部码的同一码字的多个符号。
11.一种数据处理设备，包括去交织装置，用于对从数据被记录的记录介质中读取的所述数据执行去交织，以将所述数据重新排列为原始顺序，所述数据是通过对乘积码执行交织而获得的，所述乘积码是通过利用以符号为单位执行纠错的代码作为外部码并且利用以比特为单位执行纠错的代码作为内部码按照所述外部码和所述内部码的顺序被编码的，以使得在所述交织被执行之后的记录顺序中，所述内部码的同一码字不被包括在i个连续比特中，并且j(j > i)个连续比特不跨越所述外部码的同一码字的多个符号，其中η个比特为一个符号。
12.根据权利要求11所述的数据处理设备，其中，所述去交织装置包括第一去交织装置，用于以比特为单位执行NAXNB个比特的第一去交织NC次；以及第二去交织装置，用于在所述第一去交织装置的所述第一去交织之后，利用NA段的所述内部码来执行NAXNC个块的第二去交织，其中NB(NB = η)个比特为一块。
13.根据权利要求12所述的数据处理设备，其中，所述第二去交织装置通过以一个方向的顺序来输出以对角线方向的顺序被输入的NAXNC个块，来执行所述第一去交织。
14.根据权利要求12所述的数据处理设备，其中所述第二去交织装置的所述第二去交织包括以NDXNBXNA个比特为单位的去交织(NDXNB彡所述内部码的信息长度)，以及除上述部分以外的部分的交织；以及所述第二去交织装置通过如下操作来执行所述第一去交织针对NDXNBXNA个比特的范围，以一个方向的顺序来输出以对角线方向的顺序被输入的NAXNC个块，以及然后，针对(NC-ND) XNBXNA个比特的范围，以所述一个方向的顺序来输出以另一个方向的顺序被输入的NAX (NC-ND)个块。
15.根据权利要求14所述的数据处理设备，其中，NA和ND没有交集。
16.根据权利要求15所述的数据处理设备，其中，令通过以NB个比特为单位划分所述内部码而生成的块的索引号顺序地为χ = 0，1，. . .，ND-1，令所述内部码的索引号顺序地为 y = 0，1，. . .，NA-1，令第y内部码的第χ块为(x，y)，并且令k为对将被输入的块的数目进行计数的变量，则对于NDXNBXNA个比特的范围，所述第二去交织装置依次输入由如下式子表示的块(X，y) χ = (k mod ND) y = (k mod ΝΑ) k = 0，1，2，· · ·，N-I并且然后从最小索引号的内部码起，按照块的索引号的升序来输出它们。
17.根据权利要求12所述的数据处理设备，其中，所述第一去交织装置通过如下操作来执行所述第二去交织以NB个块为单位顺序地执行处理，其中NA个比特为一块，以及在NB个块的范围内，依次输出每个块的第一比特，然后依次输出每个块的第二比特， 此后重复相同的处理，并且最后依次输出每个块的第NA个比特。
18.根据权利要求12所述的数据处理设备，其中，所述交织的周期小于所述乘积码的一个码字。
19.一种数据处理方法，包括数据处理设备的如下步骤，该数据处理设备对从数据被记录的记录介质中读取的所述数据进行处理，所述数据是通过对乘积码执行交织而获得的， 所述乘积码是通过利用以符号为单位执行纠错的代码作为外部码并且利用以比特为单位执行纠错的代码作为内部码按照所述外部码和所述内部码的顺序被编码的，其中η个比特为一个符号，所述步骤为对数据执行去交织以将所述数据重新排列为原始顺序，所述数据从所述记录介质被读取并且经过所述交织以使得在所述交织被执行之后的记录顺序中，所述内部码的同一码字不被包括在i个连续比特中，并且j(j > i)个连续比特不跨越所述外部码的同一码字的多个符号，其中η个比特为一个符号。
20.一种用于使得数据处理设备执行处理的程序，该数据处理设备对从数据被记录的记录介质中读取的所述数据进行处理，所述数据是通过对乘积码执行交织而获得的，所述乘积码是通过利用以符号为单位执行纠错的代码作为外部码并且利用以比特为单位执行纠错的代码作为内部码按照所述外部码和所述内部码的顺序被编码的，其中η个比特为一个符号，所述处理包括以下步骤对数据执行去交织以将所述数据重新排列为原始顺序，所述数据从所述记录介质被读取并且经过所述交织以使得在所述交织被执行之后的记录顺序中，所述内部码的同一码字不被包括在i个连续比特中，并且j(j > i)个连续比特不跨越所述外部码的同一码字的多个符号，其中η个比特为一个符号。
全文摘要
本发明涉及使得能够相对于乘积码的两种码来分散突发错误的数据处理设备和方法以及程序。块单位交织器执行交织A，该交织A是这样的处理针对乘积码的ND×NB×NA个比特以NB个比特为单位(＝一个块一个块地)，以作为一个方向的列方向的顺序输入数据，并且以右斜向下的方向的顺序读取该数据。接下来，块单位交织器执行交织B，该交织B是这样的处理对于该乘积码中的表示由P指示的内部码的奇偶性部分的(NC-ND)×NB×NA个比特，以NB个比特为单位，来以作为一个方向的列方向的顺序输入数据，并且以作为另一方向的行方向的顺序读取该数据。本发明例如可被应用于记录/再现设备。
文档编号H03M13/27GK102187395SQ200980141738
公开日2011年9月14日 申请日期2009年10月27日 优先权日2008年10月27日
发明者宫内俊之, 吉持直树 申请人:索尼公司