专利名称：具有电阻式电平移位电路的ab类放大器的制作方法
技术领域：
本发明大体来说涉及电子装置，且更具体来说，涉及一种放大器。
背景技术：
放大器常用于各种电子装置中以提供信号放大。不同类型的放大器可用于不同用途。举例来说，例如蜂窝式电话等无线通信装置可包括用于双向通信的发射器和接收器。发射器可利用驱动器放大器(DA)和功率放大器(PA)，接收器可利用低噪声放大器(LNA)，且发射器和接收器可利用可变增益放大器(VGA)。放大器还可用于发射器和接收器内的有源滤波器和其它电路块。各类放大器可用于信号放大。A类放大器始终操作于线性区域中，且可以较大功率消耗为代价而具有较好的线性。B类放大器通常使用两个互补输出晶体管，其中每一输出晶体管一半时间接通且另一半时间关断。B类放大器具有比A类放大器低的功率消耗，但可归因于一个输出晶体管的接通与另一输出晶体管的关断不匹配而易发生交越失真 (crossover distortion)。AB类放大器也使用两个互补输出晶体管(类似于B类放大器)， 虽然其中每一输出晶体管在超过一半的时间中接通以便减少交越失真。AB类放大器可提供线性与功率消耗之间的良好折衷。
图1展示无线通信装置的框图。图2展示具有电阻式电平移位电路的AB类放大器。图3A和图3B展示具有电阻式电平移位电路的差动AB类放大器的两个示范性设计。图4A和图4B展示电平移位器偏压电路的两个示范性设计。图5展示电平移位器偏压电路的另一示范性设计。图6展示具有电阻式电平移位电路的差动AB类放大器的另一示范性设计。图7A到图7C展示电阻器的三个示范性设计。图8展示输出共模反馈电路的示范性设计。图9展示用于执行放大的过程。
具体实施例方式词语“示范性”在本文中用以表示“充当实例、例子或说明”。本文中被描述为“示范性”的任一设计未必应解释为相对于其它设计来说是优选或有利的。本文中描述具有电阻式电平移位电路的AB类放大器。AB类放大器可用于各种电子装置，例如无线通信装置、蜂窝式电话、个人数字助理(PDA)、手持式装置、无线调制解调器、膝上型计算机、无绳电话、蓝牙装置、广播接收器等。为清楚起见，下文描述用于无线通信装置的AB类放大器的使用。
图1展示无线通信装置100的框图，无线通信装置100可为蜂窝式电话或某一其它装置。在图1中所示的示范性设计中，无线装置100包括收发器120和具有用以存储数据和程序代码的存储器172的数据处理器170。收发器120包括支持双向通信的接收器130 和发射器150。大体来说，无线装置100可包括用于任何数目的通信系统和频带的任何数目的接收器和任何数目的发射器。接收器或发射器可以超外差(super-heterodyne)架构或直接转换架构来实施。 在超外差架构中，信号在多个级中在射频(RF)与基带之间进行频率转换，例如，在一个级中从射频(RF)转换到中频(IF)，且接着在接收器的另一个级中从IF转换到基带。在直接转换架构中，信号在一个级中在RF与基带之间进行频率转换。超外差和直接转换架构可使用不同电路块和/或具有不同要求。在图1中所示的示范性设计中，接收器130和发射器 150以直接转换架构来实施。在接收路径中，天线110接收由基站和/或其它发射台所发射的信号且提供所接收的RF信号，其经由双工器或开关122而投送并被提供到接收器130。在接收器130你，所接收的RF信号由低噪声放大器LNA (132)放大并由滤波器134滤波以获得RF输入信号。降频转换器136通过来自LO信号产生器164的同相和正交接收本机振荡器信号(I和Q RX LO 信号)对RF输入信号进行降频转换并提供I和Q降频转换的信号。有源低通滤波器140a 和140b分别对I和Q降频转换的信号进行滤波以移除图像和带外噪声，并提供I和Q滤波的信号。放大器(Amp)142a和142b分别放大I和Q滤波的信号以获得所要的信号振幅，并将I和Q输入基带信号提供到数据处理器170。在发射路径中，数据处理器170处理待发射的数据并将I和Q输出基带信号提供到发射器150。在发射器150内，有源低通滤波器152a和152b分别对I和Q输出基带信号进行滤波以移除由先前数/模转换所引起的图像。放大器154a和154b分别放大来自有源低通滤波器152a和152b的信号，且提供I和Q放大的信号。升频转换器156通过来自 LO信号产生器164的I和Q发射(TX) LO信号对I和Q放大的信号进行升频转换并提供经升频转换的信号。滤波器158对经升频转换的信号进行滤波以移除由升频转换引起的图像以及接收频带中的噪声。功率放大器(PA) 160放大来自滤波器158的信号以获得所要输出功率电平并提供发射RF信号。所述发射RF信号经由双工器或开关122而投送并经由天线 110发射。LO信号产生器164产生用于降频转换的I和Q RX LO信号以及用于升频转换的I 和Q TX LO信号。锁相回路(PLL) 162接收来自数据处理器170的定时信息，并产生用以调整来自LO信号产生器164的TX LO信号和RX LO信号的频率和/或相位的控制信号。图1展示收发器的示范性设计。大体来说，发射器和接收器中信号的调节可通过放大器、滤波器、升频转换器、降频转换器等一个或一个以上级来执行。这些电路块可以与图1中所示的配置不同的方式布置。此外，图1中未展示的其它电路块也可用以调节发射器和接收器中的信号。也可省略图1中的一些电路块。可在一个或一个以上模拟集成电路 (IC)、RF IC(RFIC)、混合信号IC等上实施整个收发器120或收发器120的一部分。如图1中所示，发射器和接收器可包括各种放大器。此外，有源低通滤波器140a、 140b、152a和152b也可包括放大器。每一放大器可以各种设计来实施。图2展示具有电阻式电平移位电路的AB类放大器200的示范性设计的框图。放大器200可用于图1中所示的放大器和电路块中的任一者。在图2中所示的示范性设计中， AB类放大器200包括输入级210、电阻式电平移位级220、AB类输出级230、电平移位器偏压电路240和输出共模(output common mode, 0CM)反馈电路250。输入级210接收并放大输入信号Vin，并提供第一驱动信号V_，其为P沟道信令。 输入级210可以共源极放大器级、共栅极放大器级、AB类放大器级等来实施。电阻式电平移位级220接收Vdip信号，并产生第二驱动信号Vdm，其为N沟道信令。在级220内，N沟道金属氧化物半导体(NMOS)晶体管222的源极耦合到电路接地且其栅极接收偏电压Vbiasn。 术语“晶体管”和“装置”常常可互换使用。具有电阻值R的电阻器226的一端耦合到NMOS 晶体管222的漏极且另一端接收Vtop信号。电平移位器偏压电路240产生Vbiasn电压以获得在电阻器226上的所要电压降，使得Vdm信号从Vdip信号电平移位或偏移所要量。特定来说，在NMOS晶体管222的栅极处施加的Vbiasn电压导致电平移位电流Is流过电阻器226。Vdm信号通过电阻器226上的电压降而发生电平移位且可表达为Vdrn = Vdrp-Is · R。方程式(1)可产生Vdm信号以获得用于AB类输出级230的目标静态电流，如下文所描述。AB类输出级230接收Vd,p和Vdm信号并提供输出信号V。ut。输出级230可包括一对或一对以上互补输出晶体管。Vttp和Vdm信号为互补输出晶体管的输入信号，如下文所描述。输出共模反馈电路250接收目标输出共模电压V。。m和来自输出级230的V。ut信号并产生用于输入级210的共模控制电压V。mp。电路250操作于也包括输入级210和输出级 230的反馈回路中。所述反馈回路调整用于输入级210的V。mp电压以获得V。ut信号的目标平均电压。图2展示AB类放大器200的简化框图。大体来说，输入级210、电阻式电平移位级220、输出级230、电平移位器偏压电路240和输出共模反馈电路250可以各种单端和差动设计来实施。此外，这些级和电路可以各种类型的晶体管来实施。下文描述具有互补金属氧化物半导体(CMOS)晶体管的AB类放大器200的示范性设计。图3A展示具有电阻式电平移位电路的差动AB类放大器300的示范性设计的示意图。AB类放大器300包括输入级310、电阻式电平移位级320、AB类输出级330、电平移位器偏压电路340和输出共模反馈电路350。图3A中的块310到350可分别对应于图2中的块210到250。输入级310接收由Vinp和Vinn信号组成的差动输入信号。输出级330提供由V。_和V。utn信号组成的差动输出信号。在输入级310中，NMOS晶体管312和314耦合为一差动对，且其源极耦合在一起且其栅极分别接收Vinp和Vinn信号。电流源311耦合于NMOS晶体管312和314的源极与电路接地之间且提供偏置电流Ib。P沟道MOS(PMOS)晶体管316和318的源极耦合到电源供应电压VDD，其栅极接收来自反馈电路350的V。mp电压，且其漏极分别耦合到NMOS晶体管 312和314的漏极。PMOS晶体管316和318的漏极分别提供Vttpl和Vdip2驱动信号。在电阻式电平移位级320内，NMOS晶体管322和324的源极耦合到电路接地，其栅极接收来自偏压电路340的Vbiasn电压，且其漏极分别耦合到节点A和B。电阻器326的一端耦合到节点A且另一端接收Vdipl信号。电阻器328的一端耦合到节点B且另一端接收Vdrp2信号。NMOS晶体管322和324的漏极分别提供Vdml和Vdm2驱动信号。在输出级330内，NMOS晶体管332和342的源极耦合到电路接地且其栅极分别接收Vdml和Vdm2信号。补偿电路(Comp Ckt) 334耦合于NMOS晶体管332的漏极与栅极之间。 补偿电路344耦合于NMOS晶体管342的漏极与栅极之间。每一补偿电路可以与电容器串联耦合的电阻器来实施。PMOS晶体管336和346的源极耦合到Vdd供应电压，其栅极分别接收Vtpl和Vdip2信号，且其漏极分别耦合到NMOS晶体管332和342的漏极。PMOS晶体管 336和346的漏极分别提供V。utp和V。utn信号。AB类放大器300如下进行操作。NMOS晶体管312和314放大Vinp和Vinn信号，并为输出级330中的PMOS晶体管336和346提供Vd,pl和Vdip2驱动信号。PMOS晶体管316和 318为NMOS晶体管312和314提供有效负载，且还为Vdipl和Vdip2信号提供信号驱动。电阻式电平移位级320接收Vtfcpl和Vdip2驱动信号，且产生用于输出级330中的NMOS晶体管332 和342的Vdml和Vdm2驱动信号。Vtfcpl和Vdml信号驱动第一 AB类输出分支中的第一对互补 MOS晶体管332和336，第一 AB类输出分支提供V。utp信号。Vd,p2和Vdm2信号驱动第二 AB类输出分支中的第二对互补MOS晶体管342和346，第二 AB类输出分支提供V。utn信号。电平移位器偏压电路340产生用于NMOS晶体管322和324的Vbiasn电压以获得电阻器326和328上的所要电压降。Vdml和Vdm2信号分别从Vtfcpl和Vtfcp2信号电平移位所要量。Vdml和Vdm2信号分别设定NMOS晶体管332和342的栅极偏电压，以获得用于两个AB 类输出分支中的每一者的目标静态电流Iq。输出共模反馈电路350从输出级330接收V。utp和V。utn信号，且产生用于PMOS晶体管316和318的V。mp偏电压以获得目标输出共模电压V。。m，其为V。utp和V。utn信号的所要平均电压。图3B展示具有电阻式电平移位电路的差动AB类放大器302的示范性设计的示意图。AB类放大器302包括图3A中的AB类放大器300中的所有级和电路(电阻式电平移位级320和电平移位器偏压电路340除外)，电阻式电平移位级320和电平移位器偏压电路340分别由电阻式电平移位级321和电平移位器偏压电路341替代。级321包括NMOS 晶体管322和324以及电阻器326和328，其如上文针对图3A所描述而耦合。级321进一步包括PMOS晶体管362和364，PMOS晶体管362和364的源极耦合到Vdd供应电压，其栅极耦合在一起并接收来自偏压电路341的Vbiasp偏电压，且其漏极分别耦合到电阻器326和 328。PMOS晶体管362为电阻器326提供电平移位电流Is。类似地，PMOS晶体管364为电阻器328提供电平移位电流Is。这避免PMOS晶体管316和318分别为电阻器326和328 提供Is电平移位电流，此可改进性能。如下文所描述，Vbiasp电压可由电平移位器偏压电路 341产生。图3A和图3B展示差动AB类放大器的两个示范性设计，差动AB类放大器还可以其它示范性设计来实施。输入级310可以如图3A和图3B中所示的共射-共基放大器(cascode amplifier)来实施。输入级310还可以由用于差动对的PMOS晶体管和用于负载的NMOS晶体管组成的互补共射-共基放大器来实施，例如，如图6中所示。电阻式电平移位级320和 321、AB类输出级330、电平移位器偏压电路340和341以及输出共模反馈电路350还可以其它方式来实施。图4A展示电平移位器偏压电路340a的示范性设计的示意图，电平移位器偏压电路340a可用于图3A中的电平移位器偏压电路340。在此示范性设计中，电平移位器偏压电路340a包括复本(Mplica)输入级410、复本电阻式电平移位级420、复本输出级430和反馈放大器级440。 复本输入级410包括电流源411和PMOS晶体管416，其分别为图3A中的输入级 310中的电流源311和PMOS晶体管316的复本。PMOS晶体管416作为二极管而连接，且其源极耦合到Vdd供应电压，其栅极耦合到其漏极，且其漏极提供Vdip3驱动电压。电流源411 的一端耦合到PMOS晶体管416的漏极，且另一端耦合到电路接地。
复本电阻式电平移位级420包括NMOS晶体管422和电阻器426，其分别为图3A中的电阻式电平移位级320中的NMOS晶体管322和电阻器326的复本。NMOS晶体管422的源极耦合到电路接地，其栅极接收Vbiasn电压，且其漏极提供Vdm3驱动电压。电阻器426的一端耦合到NMOS晶体管416的漏极，且另一端耦合到NMOS晶体管422的漏极。复本输出级430包括NMOS晶体管432、补偿电路434和PMOS晶体管436，其分别为图3A中的输出级330中的NMOS晶体管332、补偿电路334和PMOS晶体管336的复本。 NMOS晶体管432的源极耦合到电路接地且其栅极耦合到NMOS晶体管422的漏极。补偿电路434耦合于NMOS晶体管432的栅极与漏极之间。PMOS晶体管436的源极耦合到Vdd供应电压，其栅极耦合到PMOS晶体管416的栅极，且其漏极耦合到NMOS晶体管432的漏极。反馈放大器级440包括NMOS晶体管442和PMOS晶体管446。NMOS晶体管442 的源极耦合到电路接地，且其栅极耦合到其漏极并进一步耦合到NMOS晶体管422的栅极。 PMOS晶体管446的源极耦合到Vdd供应电压，其栅极耦合到PMOS晶体管436的漏极，且其漏极耦合到NMOS晶体管442的漏极。MOS晶体管442和446的漏极提供Vbiasn电压。在一个示范性设计中，图4A中的电平移位器偏压电路340a中的MOS晶体管具有与图3A中的AB类放大器300中的相应MOS晶体管相同的尺寸(且因此具有与其相同的电流)。在另一示范性设计中，电平移位器偏压电路340a中的MOS晶体管可具有比AB类放大器300中的相应MOS晶体管的尺寸小(或大)的尺寸。举例来说，图4A中的每一 MOS晶体管可具有图3A中的相应MOS晶体管的尺寸的1/M的尺寸，以便按因子M缩小电流。较小晶体管尺寸可导致较小电流流过电平移位器偏压电路340a中的MOS晶体管，此可减少偏压电路340a的功率消耗。如果经过NMOS晶体管422的电流被按因子M缩小，那么与图3A中的电阻器326和328相比，电阻器426可按因子M放大，以便获得在这些电阻器上的相同电压降。电平移位器偏压电路340a如下进行操作。PMOS晶体管416和436耦合为电流镜且其漏极电流可表达为Iqr = K · Iir,方程式(2)其中U为PMOS晶体管416的漏极电流，Iqr为PMOS晶体管436的漏极电流，且K为PMOS晶体管436的尺寸与PMOS晶体管416的尺寸的比率。Itff为由MOS晶体管432和436组成的AB类输出级的静态电流。PMOS晶体管416 的漏极电流可表达为Iir = Ibr+Isr,方程式⑶其中Ito为经过电流源411的电流，且
Isr为经过电阻器426的电流。将负反馈回路用以产生用于NMOS晶体管422的Vbiasn电压。负反馈回路以Vbiasn 电压起始，接着经过作为具有负增益的第一共源极放大器级的NMOS晶体管422，接着经过作为具有负增益的第二共源极放大器级的NMOS晶体管432，接着经过作为具有负增益的第三共源极放大器级的PMOS晶体管446，且接着以作为单一增益缓冲器级的NMOS晶体管442 终止。负反馈回路因此包括三个负增益级，且使用补偿电路434以确保反馈回路的稳定性。所要静态电流Itff可通过以下步骤获得⑴选择Ito和U的合适值；以及(ii)选择适当晶体管尺寸比K，如方程式⑴和⑵中所示。负反馈回路产生Vbiasn电压，使得NMOS 晶体管422可提供Vdm3电压，使得NMOS晶体管432将汲取静态电流Iff。图4A中的电平移位器偏压电路340a中的MOS晶体管可与图3A中的AB类放大器300中的相应MOS晶体管匹配以便使偏移最小化。图4A中的NMOS晶体管422和442以及图3A中的NMOS晶体管322 和324形成电流镜，且经过这些NMOS晶体管的电流匹配。由于图4A中的NMOS晶体管422 和432与图3A中的NMOS晶体管322和332匹配，所以经过NMOS晶体管332的静态电流Iq 为经过NMOS晶体管432的静态电流‘的按比例缩放型式。Iq与‘之间的按比例缩放因子可基于NMOS晶体管332的尺寸与NMOS晶体管432的尺寸的比率来设定。电平移位器偏压电路340a因此可产生Vbiasn电压以(i)为AB类放大器300中的 Vdrnl和Vdm2电压提供适当电平移位；以及(ii)设定AB类放大器300中的NMOS晶体管332 和342的静态电流I,。可通过设定图4A中的电流源411的电流Ito并选择合适的晶体管尺寸比而获得目标静态电流I,。在一个示范性设计中，静态电流Iq可为固定值且可基于来自 AB类放大器300的输出信号的要求而加以选择。在另一示范性设计中，静态电流Iq可为可配置值且可基于输出信号特性而加以调整。举例来说，小静态电流Iq可用于小输出信号电平，且大静态电流Iq可用于大输出信号电平。图4B展示图3B中的电平移位器偏压电路341的示范性设计的示意图。在此示范性设计中，电平移位器偏压电路341包括图4A中所示的所有级(复本电阻式电平移位级 420除外)，复本电阻式电平移位级420被复本电阻式电平移位级421替代。级421包括 NMOS晶体管422和电阻器426，其如上文针对图4A所描述而耦合。级421进一步包括NMOS 晶体管424以及PMOS晶体管462和464。NMOS晶体管424的栅极接收Vbiasn电压，其源极耦合到电路接地，且其漏极耦合到PMOS晶体管464的漏极。PMOS晶体管462和464的源极耦合到Vdd供应电压且其栅极耦合在一起并提供Vbiasp电压。PMOS晶体管462的漏极耦合到电阻器426的一端。NMOS晶体管424提供与经过NMOS晶体管422的电流匹配的电平移位电流Is,。PMOS 晶体管462和464耦合为电流镜，且每一 PMOS晶体管提供Is,电平移位电流。因此由PMOS 晶体管462而非PMOS晶体管416来提供经过电阻器426的电流，此可改进性能。在此示范性设计中，Ih Ito Iiq。返回参看图3B，可将来自图4B中的电平移位器偏压电路341的Vbiasp电压提供到电阻式电平移位级321中的PMOS晶体管362和364的栅极。PMOS晶体管362可为电阻器 326提供Is电平移位电流。类似地，PMOS晶体管364可为电阻器328提供Is电平移位电流。此可改进AB类放大器302的性能。图5展示电平移位器偏压电路340b的另一示范性设计的示意图，电平移位器偏压电路340b还可用于图3A中的电平移位器偏压电路340。在此示范性设计中，电平移位器偏压电路340b包括复本输入级510、复本电阻式电平移位级520、复本输出级530和反馈放大器级540。复本输入级510包括电流源511、NMOS晶体管512和PMOS晶体管516，其分别为图3A中的输入级310中的电流源311、匪OS晶体管312和PMOS晶体管316的复本。匪OS 晶体管512的源极耦合到电流源511的一端，其栅极接收输入共模电压Vian且其漏极提供 Vdrp3驱动电压。Viem电压为提供到图3A中的AB类放大器300的Vinp和Vinn信号的平均电压。电流源511的另一端耦合到电路接地。PMOS晶体管516的源极耦合到Vdd供应电压， 其栅极耦合到其漏极，且其漏极耦合到NMOS晶体管512的漏极。复本电阻式电平移位级520包括NMOS晶体管522和电阻器526，其分别为图3A中的NMOS晶体管322和电阻器326的复本。复本输出级530包括NMOS晶体管532、补偿电路534和PMOS晶体管536，其分别为图3A中的NMOS晶体管332、补偿电路334和PMOS晶体管336的复本。MOS晶体管522、532和536、电阻器526以及补偿电路534以与图4A中的MOS晶体管422、432和436、电阻器426以及补偿电路434相同的方式耦合。反馈放大器级540包括耦合为差动对的PMOS晶体管546和548。PMOS晶体管548 的栅极耦合到PMOS晶体管536的漏极，且PMOS晶体管546的栅极接收V。。m电压。电流源 550的一端耦合到PMOS晶体管546和548的源极且另一端耦合到Vdd供应电压。NMOS晶体管542和544的源极耦合到电路接地，其栅极耦合在一起并耦合到NMOS晶体管542的漏极， 且其漏极分别耦合到PMOS晶体管546和548的漏极。NMOS晶体管544的漏极耦合到NMOS 晶体管522的栅极且还提供Vbiasn电压。电平移位器偏压电路340b中的MOS晶体管偏压于与AB类放大器300中的相应MOS 晶体管相同的DC电压处。向NMOS晶体管512的栅极施加与由图3A中的NMOS晶体管312 和314观测到的电压相同的输入共模电压。PMOS晶体管546和548将PMOS晶体管536的漏极电压设定为与由图3A中的PMOS晶体管336和346观测到的电压相同的V。。m电压。可通过以与AB类放大器300中的相应MOS晶体管相同的DC电压操作的电平移位器偏压电路 340b中的MOS晶体管更准确地产生Vbiasn电压。电平移位器偏压电路340b如下进行操作。PMOS晶体管516和536耦合为电流镜且其漏极电流可如方程式(2)中所示。使用负反馈回路以产生用于NMOS晶体管522的 Vbiasn电压。负反馈回路起始于Vbiasn电压，接着经过NMOS晶体管522，且接着经过NMOS晶体管532，接着经过PMOS晶体管548，接着终止于NMOS晶体管544。由PMOS晶体管546和 548组成的差动对以及由NMOS晶体管542和544组成的有效负载可提供与图4A中的具有 NMOS晶体管442和PMOS晶体管446的反馈放大器级440的示范性设计相比改进的性能。负反馈回路产生Vbiasn电压，使得NMOS晶体管522可提供Vdm3电压，使得NMOS晶体管532将汲取静态电流、。图5中的NMOS晶体管522以及图3A中的NMOS晶体管322 和324形成电流镜，且经过这些NMOS晶体管的电流匹配。由于图5中的NMOS晶体管522 和532与图3A中的NMOS晶体管322和332匹配，所以经过NMOS晶体管332的静态电流Iq 为经过NMOS晶体管532的静态电流Itff的按比例缩放型式。可基于晶体管尺寸比来设定Iq 与Itff之间的按比例缩放因子。电平移位器偏压电路340b可产生Vbiasn电压以(i)为AB类放大器300中的Vdml和Vdm2电压提供适当电平移位；以及(ii)设定AB类放大器300中的匪OS晶体管332和342的静态电流I,。图4A和图4B分别展示图3A和图3B中的电平移位器偏压电路340和341的两个示范性设计。图5展示图3A中的电平移位器偏压电路340的另一示范性设计。电平移位器偏压电路340和341还可以其它示范性设计来实施。大体来说，电平移位器偏压电路340 和341可包括与AB类放大器300和302中的相应MOS晶体管匹配的MOS晶体管。放大器级可用以感测PMOS晶体管436或536的漏极处的电压且产生Vbiasn电压。图6展示具有电阻式电平移位电路的差动AB类放大器600的示范性设计的示意图。AB类放大器600为P沟道设计，其与图3A中的AB类放大器300的N沟道设计互补。 AB类放大器600包括输入级610、电阻式电平移位级620、AB类输出级630、电平移位器偏压电路640和输出共模反馈电路650，其可分别对应于图2中的级210到250。图2到图6中的电阻器可具有固定值或可变值。每一电阻器还可以各种方式来实施。图7A展示电阻器710的示范性设计的示意图，电阻器710可用于图2中的电阻器 226、图3A和图3B中的电阻器326和328，图4A和图4B中的电阻器426，图5中的电阻器 526以及图6中的电阻器626和628。在此示范性设计中，电阻器710包括与PMOS晶体管 714并联耦合的NMOS晶体管712。MOS晶体管712和714的栅极接收控制电压V。tel，其可经变化以改变电阻器710的值。图7B展示电阻器720的示范性设计的示意图，电阻器720也可用于图2到图6中的电阻器中的任一者。在此示范性设计中，电阻器720包括与电阻器724串联耦合的NMOS 晶体管722，且所述组合与电阻器726并联耦合。NMOS晶体管722的栅极接收V。tel电压，其可经变化以改变电阻器720的值。图7C展示电阻器730的示范性设计的示意图，电阻器730也可用于图2到图6中的电阻器中的任一者。在此示范性设计中，电阻器730包括并联耦合的N个分支。每一分支包括与开关734串联耦合的电阻器732。N个分支的电阻器732a到732η可具有相同值或不同值。每一分支可通过闭合开关734来启用或通过断开开关734而停用。可通过启用分支的不同组合而获得不同电阻器值。图8展示图3Α和图3Β中的输出共模反馈电路350的示范性设计的示意图。在电路350内，电阻器812的一端耦合到运算放大器(Op-amp)810的反相输入且另一端接收V。utp 信号。电阻器814的一端耦合到op-amp 810的反相输入且另一端接收V。utn信号。V。utp信号和V。utn信号可来自图3A中的AB类放大器300、图3B中的AB类放大器302等。电容器 816的一端耦合到op-amp 810的反相输入且另一端耦合到电路接地。电阻器812和814以及电容器816提供滤波以获得V。utp信号与V。utn信号的平均值。op-amp 810的非反相输入接收V。。m电压且其输出提供V。mp电压。如图3A和图3B中所示，输出共模反馈电路350操作于反馈回路中，其设定AB类输出级330中的PMOS晶体管336和346的漏极电压。特定来说，反馈回路调整Vemp电压， 使得PMOS晶体管316和318可提供Vtopl和Vdip2电压，使得PMOS晶体管336和346的漏极电压将处于V。。m。大体来说，一设备可包含(例如)如图2中所示的输入级、电阻式电平移位级和输出级。输入级可接收输入信号且提供第一驱动信号(例如，Vttp信号)。电阻式电平移位级可接收第一驱动信号并提供第二驱动信号(例如，Vdm信号)。输出级可接收第一和第二驱动信号并提供输出信号。电阻式电平移位级可包含晶体管和电阻器。晶体管可接收偏电压且提供第二驱动信号。电阻器可耦合到晶体管并耦合于第一与第二驱动信号之间。电阻器可提供在第一与第二驱动信号之间的电压降，其中所述电压降由施加到晶体管的偏电压来确定。输出级可为包含一对互补晶体管(例如，NMOS晶体管和PMOS晶体管)的AB类输出级。可将第一和第二驱动信号提供到互补晶体管。所述设备可进一步包含第一偏压电路(例如，电平移位器偏压电路)以产生用于电阻式电平移位级的偏电压。第一偏压电路可包含复本输入级、复本电阻式电平移位级、复本输出级和放大器级。复本输入级可包含与输入级中的第二晶体管(例如，图3A中的PMOS 晶体管316)匹配的第一晶体管(例如，图4A中的PMOS晶体管416)。复本电阻式电平移位级可包含与电阻式电平移位级中的第四晶体管(例如，图3A中的NMOS晶体管322)匹配的第三晶体管(例如，图4A中的NMOS晶体管422)。复本输出级可包含与输出级中的第二对互补晶体管(例如，图3A中的MOS晶体管332和336)匹配的第一对互补晶体管(例如， 图4A中的MOS晶体管432和436)。第一对互补晶体管可包含第五晶体管(例如，PMOS晶体管436)和第六晶体管(例如，NMOS晶体管432)。复本输入级中的第一晶体管和复本输出级中的第五晶体管可耦合为电流镜。第一对互补晶体管可具有由经过复本输入级中的第一晶体管的电流(例如，Iir)确定的第一静态电流(例如，Iqr) ο第二对互补晶体管可具有由第一静态电流确定的第二静态电流(例如，Iq)。放大器级可产生用于电阻式电平移位级和复本电阻式电平移位级的偏电压。复本电阻式电平移位级中的第三晶体管(例如，NMOS晶体管422)可耦合到复本输出级中的第六晶体管(例如，NMOS晶体管432)。放大器级可产生用于第三晶体管的偏电压以致使第六晶体管传导目标静态电流。在图4A中所示的一个示范性设计中，放大器级可包含耦合到第五晶体管(例如， PMOS晶体管436)并提供放大的第七晶体管(例如，PMOS晶体管446)。第八晶体管(例如， NMOS晶体管442)可耦合到第七晶体管且可提供偏电压。在图4B中所示的另一示范性设计中，放大器级可进一步包含与第三晶体管(例如，PMOS晶体管422)并联耦合的第九晶体管 (例如，PMOS晶体管424)。电流镜(例如，由PMOS晶体管462和464组成)可耦合到第九晶体管且可提供经过第三晶体管的电平移位电流。在图5中所示的又一示范性设计中，放大器级可包含一差动对(例如，由PMOS晶体管546和548形成)，其具有耦合到第五晶体管的第一输入和接收输出共模电压的第二输入。第七和第八晶体管(例如，NMOS晶体管542 和544)可耦合到所述差动对，其中第八晶体管提供偏电压。所述设备可进一步包含第二偏压电路(例如，输出共模反馈电路)以接收差动输出信号并产生用于输入级的第二偏电压(例如，Vcmp) 0第二偏电压可导致差动输出信号的目标共模输出电压。输入级、电阻式电平移位级、输出级和偏压电路可通过(例如)如图2到图8中所示的MOS晶体管来实施。这些级和电路还可通过其它类型的晶体管来实施。在一个示范性设计中，集成电路可包含输入级、电阻式电平移位级和输出级。输入级可接收差动输入信号并提供第一和第二驱动信号(例如，图3A中的Vdipl和Vtop2信号)。 电阻式电平移位级可接收第一和第二驱动信号并提供第三和第四驱动信号(例如，Vdml和Vdm2信号)。输出级可接收第一到第四驱动信号并提供差动输出信号。集成电路可进一步包含偏压电路以产生用于电阻式电平移位级的偏电压。所述偏电压可确定第一与第三驱动信号之间的电压降以及第二与第四驱动信号之间的电压降。在示范性设计中，输入级可包含一对MOS晶体管(例如，NMOS晶体管312和314)， 其耦合为一差动对且接收差动输入信号并提供第一和第二驱动信号。两个额外MOS晶体管 (例如，PMOS晶体管316和318)可耦合到所述对MOS晶体管且可为所述差动对提供有效负载。大体来说，所述差动对可通过NMOS晶体管、PMOS晶体管和/或其它类型的晶体管来实施。在示范性设计中，电阻式电平移位级可包含接收偏电压并分别提供第三和第四信号驱动的第一和第二 MOS晶体管(例如，NMOS晶体管322和324)。第一电阻器(例如，电阻器326)可耦合到第一 MOS晶体管并耦合于第一与第三驱动信号之间。第二电阻器(例如，电阻器328)可耦合到第二 MOS晶体管并耦合于第二与第四驱动信号之间。在示范性设计中，输出级可包含耦合到第一和第二 NMOS晶体管(例如，NMOS晶体管332和342)的第一和第二 PMOS晶体管(例如，PMOS晶体管336和346)。第一和第二 PMOS晶体管可分别接收第一和第二驱动信号，且可提供差动输出信号。第一和第二NMOS晶体管可分别接收第三和第四驱动信号。第一 PMOS晶体管和第一 NMOS晶体管可形成第一 AB 类输出分支。第二 PMOS晶体管和第二 NMOS晶体管可形成第二 AB类输出分支。在示范性设计中，电阻式电平移位级可包含分别耦合到输出级中的第一和第二 NMOS晶体管的第三和第四NMOS晶体管(例如，NMOS晶体管322和324)。偏压电路可产生用于第三和第四NMOS晶体管的偏电压以致使第一和第二 NMOS晶体管在第一和第二 NMOS 晶体管中的每一者中传导目标静态电流。偏压电路可以(例如)如图4A、图4B或图5中所示的输入级、电阻式电平移位级和输出级的复本实施。图9展示用于执行放大的过程900的示范性设计。输入信号可经放大以获得第一驱动信号(框912)。可通过电阻式电平移位第一驱动信号而产生第二驱动信号(框914)。 可通过第一和第二驱动信号产生输出信号(框916)。可产生偏电压以获得用于所述输出信号的目标静态电流(框918)。偏电压还可确定为了获得第二驱动信号而对第一驱动信号的电平移位量。可通过用于在框912中放大输入信号、在框914中产生第二驱动信号以及在框916 中产生输出信号的电路的复本来产生偏电压。在示范性设计中，可通过以下步骤而产生偏电压(i)通过电流镜产生复本静态电流；以及(ii)通过反馈回路而产生偏电压以获得所述复本静态电流。所述输出信号的目标静态电流可由复本静态电流确定。本文中所描述的具有电阻式电平移位电路的AB类放大器可提供某些优点。第一， 电阻式电平移位级的使用可消除对从PMOS到NMOS以及从NMOS到PMOS的有效信号转换级的需要。第二，本文中所描述的AB类放大器与在输入级与输出级之间使用其它转换电路的常规AB类放大器相比可具有较低的功率消耗和较高的增益带宽积。较低功率消耗可为便携式应用(例如，无线装置)所需要的。较高增益带宽积可适于还需要充分增益的高带宽应用(例如，高带宽基带滤波器)。本文中描述的具有电阻式电平移位电路的AB类放大器可实施于IC、模拟IC、 RFIC、混合信号IC、专用集成电路(ASIC)、印刷电路板(PCB)、电子装置等上。还可通过例如CMOS、NMOS、PMOS、双极结型晶体管(BJT)、双极 CMOS (BiCMOS)、硅锗(SiGe)、砷化镓(GaAs) 等各种IC工艺技术制造AB类放大器。实施本文所描述的AB类放大器的设备可为独立的装置或可为较大装置的一部分。一装置可为(i)独立的IC、(ii)可包括用于存储数据和/或指令的存储器IC的一个或一个以上IC的集合、(iii)例如RF接收器(RFR)或RF发射器/接收器(RTR)等RFIC、 (iv)例如移动台调制解调器(MSM)等ASIC、(ν)可嵌入于其它装置内的模块、(vi)接收器、 蜂窝式电话、无线装置、手持机或移动单元、(vii)等等。在一个或一个以上示范性设计中，所描述的功能可实施于硬件、软件、固件或其任何组合中。如果以软件来实施，那么所述功能可作为一个或一个以上指令或代码而存储于计算机可读媒体上或经由计算机可读媒体来发射。计算机可读媒体包括计算机存储媒体和通信媒体两者，通信媒体包括促进将计算机程序从一处传送到另一处的任何媒体。存储媒体可为可由计算机存取的任何可用媒体。借助实例而非限制，此类计算机可读媒体可包含 RAM、ROM、EEPROM、CD-ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或可用于载运或存储呈指令或数据结构的形式的所要程序代码且可由计算机存取的任何其它媒体。并且，将任何连接适当地称作计算机可读媒体。举例来说，如果使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或例如红外线、无线电和微波等无线技术从网站、服务器或其它远程源发射软件，那么所述同轴电缆、光纤电缆、双绞线、DSL，或例如红外线、无线电和微波等无线技术包括于媒体的定义中。如本文中使用，磁盘(Disk)和光盘(disc)包括紧密光盘(CD)、激光光盘、光学光盘、数字化多功能光盘(DVD)、软性磁盘和蓝光光盘，其中磁盘通常以磁性方式再现数据，而光盘使用激光以光学方式再现数据。上述各物的组合也应包括在计算机可读媒体的范围内。提供本发明的先前描述以使所属领域的任何技术人员能够制造或使用本发明。所属领域的技术人员将易于了解对本发明的各种修改，且在不脱离本发明的范围的情况下， 本文所界定的一般原理可应用于其它变型。因此，本发明并不希望限于本文中所描述的实例和设计，而是应被赋予与本文中所揭示的原理和新颖特征一致的最广范围。
权利要求
1.一种设备，其包含输入级，其用以接收输入信号并提供第一驱动信号；电阻式电平移位级，其用以接收所述第一驱动信号并提供第二驱动信号；以及输出级，其用以接收所述第一和第二驱动信号并提供输出信号。
2.根据权利要求1所述的设备，所述电阻式电平移位级包含晶体管，其用以接收偏电压并提供所述第二驱动信号，以及电阻器，其耦合到所述晶体管并耦合于所述第一与第二驱动信号之间，所述电阻器提供在所述第一与第二驱动信号之间的电压降。
3.根据权利要求2所述的设备，所述电阻式电平移位级进一步包含用以接收第二偏电压并提供经过所述电阻器的电平移位电流的第二晶体管。
4.根据权利要求1所述的设备，所述输出级为包含一对互补晶体管的AB类输出级，所述第一和第二驱动信号经提供到所述互补晶体管。
5.根据权利要求1所述的设备，其进一步包含第一偏压电路，其用以产生用于所述电阻式电平移位级的偏电压，所述偏电压确定在所述第一与第二驱动信号之间的电压降。
6.根据权利要求5所述的设备，所述第一偏压电路包含复本输入级，其包含与所述输入级中的第二晶体管匹配的第一晶体管，复本电阻式电平移位级，其包含与所述电阻式电平移位级中的第四晶体管匹配的第三晶体管，以及复本输出级，其包含与所述输出级中的第二对互补晶体管匹配的第一对互补晶体管。
7.根据权利要求6所述的设备，所述复本输出级中的所述第一对互补晶体管包含第五和第六晶体管，所述复本输入级中的所述第一晶体管和所述复本输出级中的所述第五晶体管经耦合为电流镜。
8.根据权利要求7所述的设备，所述复本输出级中的所述第一对互补晶体管具有由经过所述复本输入级中的所述第一晶体管的电流所确定的第一静态电流，且所述输出级中的所述第二对互补晶体管具有由所述第一静态电流所确定的第二静态电流。
9.根据权利要求6所述的设备，所述第一偏压电路进一步包含耦合到所述复本电阻式电平移位级和所述复本输出级的放大器级，所述放大器级产生用于所述电阻式电平移位级和所述复本电阻式电平移位级的所述偏电压。
10.根据权利要求9所述的设备，所述复本输出级中的所述第一对互补晶体管包含第五和第六晶体管，所述复本电阻式电平移位级中的所述第三晶体管耦合到所述复本输出级中的所述第六晶体管，且所述放大器级产生用于所述第三晶体管的所述偏电压以致使所述第六晶体管传导目标静态电流。
11.根据权利要求6所述的设备，所述复本电阻式电平移位级进一步包含与所述第三晶体管并联耦合的第五晶体管，以及电流镜，其耦合到所述第五晶体管，并提供第二偏电压以产生用于所述电阻式电平移位级的电平移位电流。
12.根据权利要求10所述的设备，所述放大器级包含第七晶体管，其耦合到所述第五晶体管并提供放大，以及第八晶体管，其耦合到所述第七晶体管并提供所述偏电压。
13.根据权利要求10所述的设备，所述放大器级包含差动对，其具有耦合到所述第五晶体管的第一输入和接收输出共模电压的第二输入，以及耦合到所述差动对的第七和第八晶体管，所述第八晶体管提供所述偏电压。
14.根据权利要求5所述的设备，其进一步包含第二偏压电路，其用以接收用于所述输出信号的差动信号并产生用于所述输入级的第二偏电压，所述第二偏电压导致用于所述差动信号的目标共模输出电压。
15.根据权利要求1所述的设备，所述输入级、所述电阻式电平移位级和所述输出级通过金属氧化物半导体(MOS)晶体管来实施。
16.一种集成电路，其包含输入级，其用以接收差动输入信号并提供第一和第二驱动信号； 电阻式电平移位级，其用以接收所述第一和第二驱动信号并提供第三和第四驱动信号；以及输出级，其用以接收所述第一到第四驱动信号并提供差动输出信号。
17.根据权利要求16所述的集成电路，其进一步包含偏压电路，其用以产生用于所述电阻式电平移位级的偏电压，所述偏电压确定在所述第一与第三驱动信号之间以及在所述第二与第四驱动信号之间的电压降。
18.根据权利要求17所述的集成电路，所述输出级包含提供所述差动输出信号的第一和第二 N沟道MOS (NMOS)晶体管，所述电阻式电平移位级包含分别耦合到所述第一和第二 NMOS晶体管的第三和第四NMOS晶体管，且所述偏压电路产生用于所述第三和第四NMOS晶体管的所述偏电压以致使所述第一和第二 NMOS晶体管各自传导目标静态电流。
19.根据权利要求16所述的集成电路，所述输入级包含第一和第二金属氧化物半导体(MOS)晶体管，其耦合为差动对且接收所述差动输入信号并提供所述第一和第二驱动信号，以及第三和第四MOS晶体管，其分别耦合到所述第一和第二 MOS晶体管，并为所述差动对提供有效负载。
20.根据权利要求16所述的集成电路，所述电阻式电平移位级包含第一和第二 MOS晶体管，其接收偏电压并分别提供所述第三和第四信号驱动， 第一电阻器，其耦合到所述第一 MOS晶体管并耦合于所述第一与第三驱动信号之间，以及第二电阻器，其耦合到所述第二 MOS晶体管并耦合于所述第二与第四驱动信号之间。
21.根据权利要求16所述的集成电路，所述输出级包含第一和第二P沟道MOS(PMOS)晶体管，其分别接收所述第一和第二驱动信号，并提供所述差动输出信号，以及第一和第二 N沟道MOS (NMOS)晶体管，其分别耦合到所述第一和第二 PMOS晶体管，并分别接收所述第三和第四驱动信号，所述第一 PMOS晶体管和所述第一 NMOS晶体管形成第一 AB类输出分支，且所述第二 PMOS晶体管和所述第二 NMOS晶体管形成第二 AB类输出分支。
22.一种方法，其包含放大输入信号以获得第一驱动信号；通过电阻式电平移位所述第一驱动信号而产生第二驱动信号；以及通过所述第一和第二驱动信号产生输出信号。
23.根据权利要求22所述的方法，其进一步包含产生偏电压以获得用于所述输出信号的目标静态电流，所述偏电压确定为了获得所述第二驱动信号而对所述第一驱动信号的电平移位量。
24.根据权利要求23所述的方法，所述产生所述偏电压包含通过用于放大所述输入信号、产生所述第二驱动信号和产生所述输出信号的电路的复本来产生所述偏电压。
25.根据权利要求23所述的方法，所述产生所述偏电压包含通过电流镜产生复本静态电流，以及通过反馈回路产生所述偏电压以获得所述复本静态电流，用于所述输出信号的所述目标静态电流由所述复本静态电流来确定。
26.一种设备，其包含用于放大输入信号以获得第一驱动信号的装置；用于通过电阻式电平移位所述第一驱动信号而产生第二驱动信号的装置；以及用于通过所述第一和第二驱动信号产生输出信号的装置。
27.根据权利要求26所述的设备，其进一步包含用于产生偏电压以获得用于所述输出信号的目标静态电流的装置，所述偏电压确定为了获得所述第二驱动信号而对所述第一驱动信号的电平移位量。
全文摘要
本发明描述一种具有电阻式电平移位电路的AB类放大器。在一个示范性设计中，所述AB类放大器包括输入级、电阻式电平移位级、AB类输出级和偏压电路。所述输入级接收输入信号并提供第一驱动信号。所述电阻式电平移位级接收所述第一驱动信号并提供第二驱动信号。所述输出级接收所述第一和第二驱动信号并提供输出信号。所述偏压电路产生用于所述电阻式电平移位级的偏电压以获得用于所述输出级的所要静态电流。在一个示范性设计中，所述电阻式电平移位级包括晶体管和电阻器。所述晶体管接收所述偏电压并提供所述第二驱动信号。所述电阻器耦合到所述晶体管并提供在所述第一与第二驱动信号之间的电压降。
文档编号H03F3/45GK102257727SQ200980151309
公开日2011年11月23日 申请日期2009年12月21日 优先权日2008年12月19日
发明者潘祖王, 王承汉, 罗杰·布罗肯伯勒 申请人:高通股份有限公司