专利名称：基于双延迟链锁相环的零电压转换dc-dc功率管驱动电路的制作方法
技术领域：
本发明属于电子技术领域，具体涉及一种功率管驱动电路，主要应用于同步整流低压输出的降压型DC-DC转换器。
背景技术：
同步整流降压DC-DC转换器因其高效率被广泛应用于便携式设备。同步整流降压 DC-DC转换器的拓扑结构如图1所示。Mp和Mn分别是上拉管和下拉管，Dn是Mn的寄生体二 极管，L是滤波电感，C是输出电容，Itj是输出负载，Vdd和Vtj分别是输入电压和输出电压， Vpm和Vnm分别是Mp和Mn的栅驱动信号，Vsw是Mp和Mn的共漏端电压。为了避免Mp和Mn同 时导通造成电源到地的短路，他们导通区域之间要插入一段延迟称为死区时间，而考虑到 工艺偏差等原因，这段时间通常设定得较长，在IOns以上。当Vpm关断而Vnm尚未导通的时 候，为了维持电感电流，Vsw会逐渐下降，直至下降至-0. 7V左右使体二极管Dn导通直至Mn 导通如图2所示，tE_是Dn导通的时间，这段时间内电流在Dn上会消耗较大的能量。如果 在Vsw降至0时Mn恰好导通，就能够消除这部分多余的能耗，这就是实现了所谓的零电压转 换，这时的死区时间就是优化死区时间。优化死区时间是根据输出负载实时变化的，因此需 要一定的控制电路来实现。延迟锁相环具有同步信号的能力，而且精度高，抗温漂，可以实现零电压转换。然 而传统的延迟锁相环中的压控延迟链常使用比较器作为基本单元，而比较器消耗静态功 耗，在低功耗方面存在弱点。伪电流控制反相器的压控延迟链结构只有动态功耗，但线性度 较差，难以实现大范围变化的延迟。本发明使用伪电流控制反相器作为延迟锁相环的压控 延迟链的基本单元，降低了延迟锁相环的功耗；同时采用双延迟链结构，解决了伪电流控制 反相器的线性度差的问题，使延迟锁相环在各静态工作点下均有很快的锁定速度。
发明内容
本发明的目的在于提出一种以低功耗的延迟锁相环实现降压型DC-DC转换器的 零电压转换的驱动电路，在满载到空载范围，都能实时调整死区时间，实现零电压转换，提 升DC-DC转换器的效率。本发明使用伪电流控制反相器为单元的压控延迟链1，由第一和第二压控延迟链 构成的双压控延迟链结构2，和防止负死区时间的缓冲器3。应用于DC-DC变换器栅驱动的双延迟链延迟锁相环的结构如图3所示。基于双延 迟链延迟锁相环的零电压转换DC-DC功率管驱动电路包括鉴相器和电荷泵、夸导放大器、 第一压控延迟链与第二压控延迟链、第一感应器与第二感应器、DC-DC转换器的上拉管Mp和 下拉管Mn，以及启动电路。启动电路把控制信号En经过处理后形成信号EnO，信号EnO通过控制鉴相器与电 荷泵和夸导放大器来控制延迟锁相环的启动和关闭。Vpwm是具有一定占空比的方波，经过 第一压控延迟链与第二压控延迟链后形成具有一定的相位差的信号Vpmci和V·，信号Vpmci和V_经过缓冲器放大驱动能力，得到信号VPM和VM。第一感应器和第二感应器分别采Vsw的 下降沿和VM的上升沿，得到信号phasel和phaSe2。鉴相器与电荷泵将phasel和phaSe2 的相差转化成控制电压VCTK，夸导放大器把控制电压VCTK转换成差分电流，并形成两组偏置 电压，其中一组偏置电压VUP1与VDN1输入到第一压控延迟链，而另一组偏置电压VUP2与V腿输 入到第二压控延迟链。当信号phasel领先于信号phaSe2时，鉴相器和电荷泵的输出电压减 小，夸导放大器通过调整偏置电压，同时增大第一压控延迟链的延迟和第二减小压控延迟 链的延迟，使信号phasel滞后，信号phasel提前，如此一步步调整，直至phasel和phaSe2 同相。而经过合理的设计，可以使第一感应器和第二感应器的延迟时间相匹配，这样Vsw的 下降沿和VNM的上升沿也将同相。波形如图4所示，和t2分别是Vsw的下降沿和VM的上 升沿的时间点，t/和t2'分别是第一感应器和第二感应器的输出信号的上升沿时间点， 八、和A、分别是第一感应器和第二感应器的延迟时间，若有t/ = t2'和At1= At2， 便有、=t2，即实现了零电压转换。采用伪电流控制反相器作为压控延迟链采的基本单元，只有动态功耗。但其传递 函数的线性度较差，本发明采用双延迟链结构，使用两延迟链的延迟差作为死区时间，克服 了伪电流控制反相器的线性度差的缺点。由于死区时间是延迟差因此可能是负值，即上拉 管和下拉管同时导通，为了完全杜绝这种意外发生，缓冲器中通过一定的控制强行规定一 个最小死区时间。
图1为同步整流降压型DC-DC转换器的拓扑结构。图2为零电压转换的波形图解。图3为栅驱动电路在降压型DC-DC转换器中应用的示意图。图4为延迟锁相环实现零电压转换的原理图。图5为延迟锁相环中夸导放大器和伪电流控制反相器电路图。图6(a) (b)分别为单延迟链和双延迟链的电压-延迟关系曲线。图7为缓冲器电路图。
具体实施例方式下面结合附图和实例对本发明进行进一步详细的说明。实现零电压转换的原理已经阐述。伪电流控制反相器和夸导放大器的结构如图5 所示，左边的部分是夸导放大器的等效示意图，右边的部分是伪电流控制反相器形成的延 迟链，M0S管MuppMpMs和MDN1构成一个伪电流控制反相器的单元，M0S管和M2的栅端输 入高电平或者低电平，他们的共漏端输出高电平或者低电平，而高低电平信号传递的速度 靠M0S管MUP1和MDN1的栅电压来控制。图中共画了两个基本单元，单元数可以调整。VCTK是 夸导放大器的输入电压，也可称为压控延迟连的控制电压，％是夸导放大器的输入电压的 直流工作点，gm是夸导放大器的夸导，在VCTK控制下形成控制电流ICTK，ICTE0是夸导放大器的 icte的直流工作点，M0S管MUP和Mdn的栅漏相连形成与ICTK相关的偏置电压M0S管VUP和VDN， 输入到到M0S管MUP1、MUP2、MDN1、MDN2的栅端，input和output分别是需要延迟的方波信号和 经过了延迟的方波信号。这样的结构使得电路只有在input的电平翻转时才消耗能量，且延迟也能受到控制，相对比较器结构，功耗却大大减小。然而，如果使用单条压控延迟链，从控制电压到延迟的传递函数的线性度并不好。 图6(a)显示的是单条压控延迟链的电压-延迟关系的仿真曲线。可以看到仅仅在延迟时 间变化3倍左右的情况下控制电压_延迟的线性度已经很差，从控制电流到延迟的传递函 数大致是反比例关系，结合从控制电压到控制电流的传递函数，死区时间可以表示为 其中td是死区时间，K1是一常数。死区时间的变化通常需要十多倍(1ns到十多 ns)，在这样的条件下控制电压-死区时间关系的线性度更差。环路的剩余模块均具有良好 的线性传递函数，因此环路的增益将变得不恒定。根据延迟锁相环原理，环路增益大则响应 快，但超过1时会有过冲，超过2时不稳定。若要保证环路在最大增益处稳定，则环路在最 小增益处的锁定速度会很慢。本发明使用了双延迟链的结构利用两条压控延迟链的延迟差 作为死区时间，死区时间可以表示为 式⑵中的K1 和 K2 均为常数，IcTE0+gm (Vcte-V0)和 ICTRQ-gm (Vctr-Vq)分别是第一压 控延迟链和第二压控延迟链2的控制电流。仅从表达式分析，式(2)比式(1)的线性度好 很多，而且从理论上可以实现从Ons到任意时间的延迟，最大延迟是最小延迟的无穷多倍， 而增大最大延迟仅需要增加单元数，这不影响控制电压-死区时间的线性程度，并且通过 为两延迟链设定不同的单元数-相当于调整K1和K2的大小-可以调节死区时间的直流点。 图6(b)显示的是双延迟链的电压-死区时间的仿真关系曲线，仿真结果也显示了双延迟链 结构在线性度方面的改进。由于仿真使用的是相同单元数的延迟链，因此死区时间的直流 电约为0ns，且负最大值约等于正最大值。缓冲器的电路如图7所示。M1是PM0S，M2、M3是NMOSJ1和M2的漏端相接，M2的源 端和M3的漏端相接，M1和M3的栅端接需要放大驱动能力的上拉管驱动信号的原始信号Vpmci， M2的栅端接Vnm的取反信号，于是该级输出电平由高向低翻转受Vnm控制，只有在Vnm为低电 平时输出电平才可由高向低翻转。之后是偶数个逐级增大的反相器单元，驱动能力放大后 得到上拉管的驱动信号VPM，这样从Vnm的下降沿到Vpm的下降沿便强行错开一段延迟，延迟 就是信号从M2的栅端传到Vpm所需要的时间。同样原理，M4、M5是PMOS，M6是NMOS，M5和M6的漏端相接，M5的源端和M4的漏端相 接，M4和M6的栅端接需要放大驱动能力的下拉管驱动信号的原始信号V_，M5的栅端接Vpm 的取反信号，于是该级输出电平由低向高翻转受Vpm控制，只有在Vpm为高电平时输出电平才 可由低向高翻转，之后是偶数个逐级增大的反相器单元，驱动能力放大后得到上拉管的驱 动信号VM，这样从Vpm的上升沿到Vnm的上升沿便强行错开一段延迟，延迟就是信号从M5的 栅端传到Vnm所需要的时间。
权利要求
一种基于双延迟链锁相环的零电压转换DC-DC功率管驱动电路，其特征在于该驱动电路鉴相器和电荷泵、夸导放大器、第一压控延迟链与第二压控延迟链、第一感应器与第二感应器、DC-DC转换器的上拉管MP和下拉管MN，以及启动电路；启动电路把控制信号En经过处理后形成信号En0，信号En0通过控制鉴相器与电荷泵和夸导放大器来控制延迟锁相环的启动和关闭；VPWM是具有一定占空比的方波，经过第一压控延迟链与第二压控延迟链后形成具有一定的相位差的信号VPM0和VNM0，信号VPM0和VNM0经过缓冲器放大驱动能力，得到信号VPM和VNM；第一感应器和第二感应器分别采VSW的下降沿和VNM的上升沿，得到信号phase1和phase2；鉴相器与电荷泵将phase1和phase2的相差转化成控制电压VCTR，夸导放大器把控制电压VCTR转换成差分电流，并形成两组偏置电压，其中一组偏置电压VUP1与VDN1输入到第一压控延迟链，而另一组偏置电压VUP2与VDN2输入到第二压控延迟链。
全文摘要
本发明属于电子技术领域，具体为一种基于双延迟链锁相环的零电压转换DC-DC功率管驱动电路。零电压转换是应用于同步整流低压输出降压DC-DC转换器中的提升效率的主要技术。延迟锁相环以其同步信号的能力和高精度、抗温漂等优点，可以作为零电压转换控制器。本发明使用伪电流控制反相器为单元的压控延迟链1，由第一和第二压控延迟链构成的双压控延迟链结构2，和防止负死区时间的缓冲器3。解决了伪电流控制反相器的线性度差的问题，以低功耗和高线性度完成了适用于零电压转换的延迟锁相环的设计，提供了零电压转换的良好的解决方案。
文档编号H03L7/08GK101841230SQ20101013755
公开日2010年9月22日 申请日期2010年4月1日 优先权日2010年4月1日
发明者刘祥昕, 李文宏, 田鑫, 皮常明 申请人:复旦大学