专利名称：一种振荡环时钟产生电路的制作方法
技术领域：
本发明属于振荡环电路技术领域，具体涉及一种振荡环时钟产生电路。
背景技术：
振荡器通常被用于给各种集成电路芯片提供时钟基准。如果采用LC石英振荡器作为振荡源，在芯片内部需要用锁相环PLL[1]或延时锁相环DLL来获得适合的时钟信号。而 这种方案不仅涉及到片外原件，而且还需占用较大的芯片面积和功耗。而基于环形振荡器 的片内集成时钟由于其成本低，在一些低功耗的设计中被经常应用。但是由于COMS工艺中 各种参数对温度、工艺角和电源电压的敏感性，所以使得片内时钟的输出频率稳定性较差。 针对这些片内时钟所遇到的问题，在文献[2]中对于工艺角，电源电压和温度的不敏感性有 比较好的结果，但是其延时单元的延时和功耗过大，不利于其在时钟电路中的应用。而文献中虽然没有延时和功耗的问题，但是其对于工艺角，电源电压和温度的偏差输出频率稳 定性比较差。本文设计一个低功耗的PVT振荡环，其不仅在工艺，电源电压和温度偏差的情 况下有较高的稳定性，输出一个稳定的时钟信号，而且其延时单元能够在消耗较小电流的 情况下产生很小的延时，使得其输出频率范围广，易于调整。
发明内容
本发明的目的在于提供一种在温度、工艺、电源电压偏差的情况下时钟产生电路 输出稳定性好，并且功耗优化的振荡环时钟产生电路。针对传统的时钟产生电路的缺点，本发明提出了一种补偿的技术，弥补时钟对于 温度、工艺、电源电压的敏感性。它是用一个有运算放大器、电流镜、PTAT(pr0p0rti0nal toabsolute temperature)电流产生电路等组成的偏置电压产生电路对延时单元关于温 度、工艺、电源电压变化的偏差进行补偿。同时提出了一种利用振荡环多相输出之间的相位 偏差较大的减小了振荡环的功耗，从而实现了对时钟产生电路稳定性和功耗的优化本发明提出的振荡环时钟产生电路，其电路结构框图如图1所示，由两个部分构 成，即多个延时单元Delay cell构成的振荡环以及偏置电压产生电路Bias voltage部分。 图中的Bias voltage单元如图2所示，PMOS管M9与电阻R3的中间结点电压对应图1接 口 Vx。图中Delay cell单元如图3所示，PMOS管M12的栅极in、匪OS管M13的栅极inl 和NMOS管M14的栅极Vx分别对应图1中的接口 inl、in、Vx。图2为偏置电压产生电路，由MOS管M1-M9、运算放大器A0-A1、电阻R1-R4、晶体管 Q1-Q8构成，可以分为三部分，运放偏置电压产生电路，PTAT电流产生电路和最后的阈值电 压放大电路。MOS管M1-M4构成的偏置电压产生电路。电路结构如下PMOS管Ml的漏极接电源Vdd，源极接PMOS管M2的漏极，栅极接PMOS管M2的栅 极、PMOS管M3的漏极(即运算放大器Al的偏置电压Vbl)；PMOS管M2的栅极和源极相接之后接PMOS管M3的漏极；
PMOS管M3的栅极接地gnd，源极接NMOS管M4的源极；NMOS管M4的栅极与源极相接，漏极接地。PTAT电流产生电路结构如下PMOS管M5、M6的漏极接电源Vdd，栅极接运算放大器AO的输出，PMOS管M5的源 极接电阻Rl和运算放大器差分输入的负极，PMOS管M6的源极接电阻R2和运算放大器差 分输入的正极；电阻Rl端口接P晶体管Q1-Q3的放射极，电阻R2端口接P晶体管Q4的放射极；P晶体管Q1-Q3的基极和集电极相连，P晶体管Q4的基极和集电极相连；P晶体管Q1-Q3的集电极接Q5-Q7的发射极，P晶体管Q4的集电极接Q8的发射 极；P晶体管Q5-Q7的基极与集电极相连后接地，P晶体管Q8的基极与集电极相连后 接地。阈值电压放大电路的结构如下PMOS管的漏极接电源Vdd，栅极与M5、M6栅极相连，源极与NMOS管M8源极相连；NMOS管的源极与栅极相连，漏极接地gnd ；运算放大器Al差分输出的负极接PMOS管M7源极，正极接电阻R3和R4的接口， 偏置电压Vbl接PMOS管M2的源极，输出端口接PMOS管M9的栅极和电容C ；PMOS管的漏极接电源Vdd，源极接电阻R3和电容C ；电阻R3 —端接M9源极，一端接R4 ；电阻R4 —端接R3，一端接地gnd。图3为延时单元Delay cell电路，电路结构如下所示PMOS管M12的源极接电源Vdd，栅极为端口 in，漏极接NMOS管M13的源极(即输 出端口 out)；匪OS管M13的栅极接端口 inl，漏极接匪OS管M14的源极；NMOS管M14的栅极接端口 Vx，漏极接地gnd。相比与传统的时钟产生电路模型，本发明电路提高了稳定性和同样频率下所消耗 的功耗，而且在针对不同时钟频率时，该电路都能比较好的保持稳定性和比较小的功耗。
图1低功耗PVT振荡环的设计结构框图。图2偏置电路单元的电路图。图3延时单元电路图解延时单元。图4延时单元输出端电压上升和下降时的延时特性图解。图5延时单元延时时间的工艺偏差和偏置电压的关系。图6对电流导通时间的控制。图7偏置电压在工艺偏差下的温度特性。
具体实施例方式与工艺、温度、电源电压无关的振荡环主要有两个部分构成，一个是由延时单元构 成的振荡环，另一个是偏置电压产生电路部分。其中延时单元部分，用于实现精确0. 5ns延 时，通过双环的结构来实现对功耗的优化。偏置电压产生电路部分，用于给延时单元提供偏 置电压，并且对延时单元对工艺、温度、电源电压偏差进行补偿。具体实现电路如下(1)延时单元通过对N型电压控制的延时单元的改进来实现，如图3所示。和NP型电压控制差分延时单元[2]相比，改进后的延时单元通过控制信号，隔断了电流的直流通路，因此在功耗 上比NP型电压控制差分延时单元要小很多。而和MOS负载型[3]相比，由于有控制电压的 误差调节，因此输出对工艺角、电源电压和温度偏差会比较不敏感。所以改进后的延时单元 不但减小了面积和功耗，并且有更优化的延时和稳定性。对于延时单元的延时可以根据上升和下降分成两个部分tplh和tphl，如图4所 示。这两个延时可以分别根据Ml的工作区域利用电容积分的方式计算出来，可以表示为<formula>formula see original document page 5</formula><formula>formula see original document page 5</formula><formula>formula see original document page 5</formula>
<formula>formula see original document page 5</formula>
<formula>formula see original document page 5</formula>式中kp为空穴迁移率和栅氧电容的乘积，kn为电子迁移率和栅氧电容的乘积，Cl 为输出节点的负载，Vx为偏置电压，Vth为MOS管的阈值电压，Vdd为电源电压，(W/L) i为MOS 管Ml的宽长比。其余(Wzl)i类推为肌5管虬的宽长比。同时可以根据阈值电压、栅电容、 迁移率、电源电压等关于温度、工艺、电源电压的偏差系数，推导出延时关于这三个因素的 偏差，其关于工艺偏差如图5所示。可以根据设计要求得出偏置电压所需要的温度、电源电 压、工艺的偏差系数。延时单元依照图1所示构成振荡环，而在一个延时单元所消耗电流随时间的关系 如图6所示，直流通路电流在T4和T5都一直存在，然而在加入控制管M3和控制信号inl后， 由于消除了直流通路的存在，这个电流的导通时间将减小到T5加上一个延时单元的延时时 间。而这样一个效果在多相振荡环的时候尤为明显。根据P = I*V，在电源电压相同的情况 下，可以将功率之比等价为电流之比，再可以转化为电流的导通时间之比。延时单元的功率 可以分成两部分，一个为上升周期的功耗，另一个为下降周期的功耗。对于无控制管的延时单元，其电流导通时间为！^+^饥前段对负载电容放电所需时间)。假设IV内的平均电流等于T4和T5时间内并且IV等于4T5，那么而对于优化后的延时单元，其电流的导通时 间为I\+IV (T4前端对负载电容充电所需时间)，假设IV内的平均电流等于41\内，那么在 上升期和下降期，平均电流AI1* △ I2相等的情况下<formula>formula see original document page 6</formula>式中P2为N型电压控制延时单元的平均功耗，I2为N型电压控制延时单元的平均 电流，P1为改进后延时单元的平均功耗，I1为改进后延时单元的平均电流，Vdd为电源电压。(2)偏置电压产生电路偏置电压产生电路用于给延时单元提供偏置电压，并且对延时单元关于工艺、温 度、电源电压偏差进行补偿，工作原理通过产生PTAT电流和对阈值电压的采样来实现。具 体工作方式如图2所示，运算放大器AO的两个输入端被钳制在同一个电平，电阻Rl和R2 的压降差应该等于三极管Q1-Q3和Q5-Q7处的电压差，再根据电流镜的原理，MOS管M7处 的电流就为M5的电流乘上其宽长比的比值。同时再根据MOS管M8处于饱和区时饱和区的 电流公式，M8栅漏两端的电压可以表示为
<formula>formula see original document page 6</formula>式中(W/L) 7为MOS管的M7宽长比，其余(W/L),类推。Vds7为MOS管Μ7的漏源极 电压，其余Vdsi类推，λ为沟道长度调制系数，Vt为热温度电压,R1为电阻R1的阻值，^为 电子迁移率，Cox为栅氧电容，Vth为阈值电压同时输出电压可以表示为
<formula>formula see original document page 6</formula>由于Μ5，Μ6和M7由于源漏电压比较大，都工作在深度饱和区，因此在用电流镜计 算镜像电流时，需要考虑沟道长度调制。而其源漏电压假设在饱和区范围内，与Vdd呈正比 例关系。那么偏置电压随电源电压的关系可以表示为<formula>formula see original document page 6</formula> 同样根据电阻、栅电容、阈值电压等的工艺特性，将偏置电压随工艺变化的关系可 以表示为
<formula>formula see original document page 7</formula>式中sg_r为电阻的工艺正态分布常量，X4为电阻的工艺参数，sg_toX为栅氧厚度 的正态分布常量，X1为栅氧厚度的工艺参数，Sg_vth为阈值电压的正态分布常量，X3为阈值 电压的工艺参数。同时可以根据电阻、栅电容、阈值电压等的温度特性，将偏置电压随温度变化的关 系可以表示为<formula>formula see original document page 7</formula>式中！^为幵尔文常量^为电子电量，-为电子迀移率的温度系数，^！^&等 为常量，因此可以通过调整Rl等电阻值或MOS管的宽长比参数，来实现之前延时单元的延 时关于偏置电压的要求，并通过延时单元和偏置电压之间的补偿作用，实现输出的稳定性。 偏置电压关于工艺角和温度偏差的具体仿真结果如图7所示。参考文献[1] Xiaopeng Wang, Xin Zhou，Jinseok park，Alex Q Huang. Design andimplementation of a 9-bit 8MHz DPWM with AMI06 process[C]. Applied PowerElectronics Conference，2009 :540_545[2]Sundaresan KiAllen P. EiAyazi F. Process and temperature compensation ina 7-MHz CMOS clock oscillator[J]. Solid-State Circuits IEEE Journal， 200641(2) 433-442[3]胡二虎，汪东旭.一种频率稳定的集成CMOS环形振荡器.微电子学[J]，2003， 33(3) 53-56[4]Ghaffari AiAbrishamifar LA Novel Wide-Range Delay Cell for DLLs[C]. International Conference Electrical and Computer Engineering,2006 497~500[5] Mahapatra N. R, Garimel la S. V, Tareen A. An empirical and analyticalcomparison of delay elements and a new delay element design[C], Very Large ScaleIntegration Conference,2000 81~86[6]Bengtson H,Svensson C. A scalable and robust rail-to-rail delay cell forDLLs[C]，System On Chip Conference，2004 :135-136[7]Maymandi Nejad M，Sachdev M. A digitally programmable delay element designand analysis[J], Very Large Scale Integration Systems，2003，11(5) :871_878
权利要求
一种振荡环时钟产生电路，其特征在于由多个延时单元Delay cell构成的振荡环和偏置电压产生电路Bias voltage两个部分构成；PMOS管M9与电阻R3的中间结点电压对应时钟产生电路中接口Vx；PMOS管M12的栅极in、NMOS管M13的栅极in1和NMOS管M14的栅极Vx分别对应时钟产生电路中的接口in1、in、Vx；所述偏置电压产生电路，由MOS管M1-M9、运算放大器A0-A1、电阻R1-R4、晶体管Q1-Q8构成，分为运放偏置电压产生电路、PTAT电流产生电路和最后的阈值电压放大电路三部分；MOS管M1-M4构成的偏置电压产生电路；电路结构如下PMOS管M1的漏极接电源Vdd，源极接PMOS管M2的漏极，栅极接PMOS管M2的栅极、PMOS管M3的漏极；PMOS管M2的栅极和源极相接之后接PMOS管M3的漏极；PMOS管M3的栅极接地gnd，源极接NMOS管M4的源极；NMOS管M4的栅极与源极相接，漏极接地；PTAT电流产生电路结构如下PMOS管M5、M6的漏极接电源Vdd，栅极接运算放大器A0的输出，PMOS管M5的源极接电阻R1和运算放大器差分输入的负极，PMOS管M6的源极接电阻R2和运算放大器差分输入的正极；电阻R1端口接P晶体管Q1-Q3的放射极，电阻R2端口接P晶体管Q4的放射极；P晶体管Q1-Q3的基极和集电极相连，P晶体管Q4的基极和集电极相连；P晶体管Q1-Q3的集电极接Q5-Q7的发射极，P晶体管Q4的集电极接Q8的发射极；P晶体管Q5-Q7的基极与集电极相连后接地，P晶体管Q8的基极与集电极相连后接地；阈值电压放大电路的结构如下PMOS管的漏极接电源Vdd，栅极与M5、M6栅极相连，源极与NMOS管M8源极相连；NMOS管的源极与栅极相连，漏极接地gnd；运算放大器A1差分输出的负极接PMOS管M7源极，正极接电阻R3和R4的接口，偏置电压Vb1接PMOS管M2的源极，输出端口接PMOS管M9的栅极和电容C；PMOS管的漏极接电源Vdd，源极接电阻R3和电容C；电阻R3一端接M9源极，一端接R4；电阻R4一端接R3，一端接地gnd；所述延时单元Delay cell电路，电路结构如下所示PMOS管M12的源极接电源Vdd，栅极为端口in，漏极接NMOS管M13的源极；NMOS管M13的栅极接端口in1，漏极接NMOS管M14的源极；NMOS管M14的栅极接端口Vx，漏极接地gnd。
全文摘要
本发明属于振荡环电路技术领域，具体为一种振荡环时钟产生电路。该电路包括由延时单元组成的振荡环和偏置电压电路两部分。对片内时钟的稳定性和功耗进行改进。该振荡环无需精准的电压源，采用了误差补偿的技术，通过偏置电压和延时单元的相互补偿，使得振荡频率对于工艺，温度和电源电压均有较大的容差能力。并且由于针对延时单元补偿的方式，令周期大小易于调整。
文档编号H03K3/02GK101826857SQ20101013754
公开日2010年9月8日 申请日期2010年4月1日 优先权日2010年4月1日
发明者刘祥昕, 李文宏, 田鑫, 皮常明 申请人:复旦大学