专利名称：分频器的制作方法
技术领域：
本公开涉及分频器领域、包括分频器的器件以及操作分频器的方法。
背景技术：
已知分频器用作锁相环(PLL)的一部分，锁相环是一般用于倍频的构建块。在图 1中示出了已知锁相环的示例。已知锁相环通过将(低频)基准频率信号与受控振荡器的(高频)输出信号的分 频的变体进行比较来工作。PLL产生输出信号，该输出信号是输入频率的精确倍数。在一些示例中，期望输出频率是输入频率的非整数倍，这可以被称作分数N PLL。用于提供分数N PLL的两种已知方法是1)在将分频信号提供给乘以整数因子“N”的整数-N PLL之前，用于基准频率除以 第一整数“R”。PLL的有效倍频比值现在为N/R，这不需一定是整数。2)备选地除以两个和多个不同的比值，例如，除以N和(N+1)，使得时间平均的 乘/除比值可以是值“N”与“N+1”之间的非整数值。通过添加对分频器比值进行控制的 sigma-delta回路，可以调整平均分频比值。与以上方法1)相关联的缺点是，PLL的有效基准频率现在减小了 R倍。这意味着 PLL的带宽减小了同样的倍数，这是不期望的。此外，PLL回路滤波器中的组件在物理上也 变得较大。与以上方法2)相关联的缺点是，输出频谱可以包含不可预知的频率处的激励。由 于PLL的瞬态倍频因子整体上根本不正确，因此可以引起这种激励；仅时间平均的倍频因 子是正确的。此外，这种PLL的复杂性相当高。US 2002/0027459 (Fallahi等人)公开了具有抖动最小化的分频/倍频。该文献 公开了将可用时钟相位的数目增加至M，然后每K/M周期将输出时钟相位偏移1。这可以通 过向PLL的输出添加复用器(MUX)来完成。US 6, 526, 374(Agere Systems Inc.)公开了一种采用相位选择反馈计数器的分 数 PLL。US 6，542，013 (Intel Corporation)公开了一种用于多相PLL系统的分数除数。 相移电路耦合至PLL，以根据被传递至反馈回路确定的相位序列来选择振荡器所产生的相 位信号中的一个。现有公开文献和说明书中任何背景技术的罗列和讨论不应视为文献和背景技术 是现有技术的一部分和公知常识的认可。
发明内容
根据本发明的第一方面，提供了一种被配置为接收多个振荡信号并产生输出信令 的分频器，所述分频器包括使能信令发生器，被配置为对多个振荡信号进行处理，并产生使能信令，该使能信令表示哪个振荡信号要用于导出输出信令。输出信号选择器，被配置为对振荡信号和使能信号中的一个或多个进行处理，使 得根据使能信令提供振荡信号作为分频器的输出信令。这样，在与现有技术进行比较时，可以以缩减/最小量的处理，从振动信号中产生 分频器的输出。这可以减小执行分频时的任何传播延迟，并且还可以减少或最小化输出信 令中的抖动。抖动是输出信号定时中不期望的变化。例如，输出信号的频谱中激励的存在 指示输出信号中的抖动。现有技术可以被视为在分频之前执行相位/振荡信号选择(例如，利用复用器执 行相位/振荡信号选择)，而本发明的实施例可以在相位/振荡信号选择之前执行分频。这 样，可以减少被传递至分频器的输出之前对原始振荡信号执行的处理，并从而还可以减小 传播延迟。这里描述的一个或多个实施例可以避免在分频之前执行相位/振荡信号选择的 复用器的需要。使能信令可以表示哪个振荡信号用于在给定时间导出输出信令。使能信令可以设 置在某一时间点，以便提供在关联的振荡信号中下一次出现的上升沿(或者波形的其他部 分)作为输出信令，以提供期望的倍频/分频。振荡信号可以是正弦信号、方波、和可以是具有要由分频器所转换的频率的任何 其他类型的信号。振荡信号可以是具有不同相位的电压控制振荡器的输出。这种电压控制 振荡器的示例是环形振荡器。一个或多个实施例可以被视为提供多个相位/振荡信号的同时/并行处理，以便 使得能够更快速设置/提供输出信令。用于导出输出信令的振荡信号可以包括上升沿，该上升沿是输出信令的上升沿。 使能信令可以被配置为，使得输出信号选择器在振荡信号的上升沿之前的时间点处将振荡 信号设置为输出信令。这样，通过提供振荡信号作为输出信令而引起的任何传播延迟可以 被减小和/和最小化，或者传播延迟可以被视为不重要。这是由于通过使能信令来预先设 置输出信号选择器，以在输出信号选择器接收到振荡信号的期望部分之前将适当振荡信号 传递至输出信令。设置使能信令的时间点可以在振荡信号的前一上升沿之后。该时间点可以在振荡 信号的前一下降沿之后。这样，使能信令可以使提供的输入振荡信号作为输入振荡信号为 零时刻处的输出信令，并从而不会改变输出信令的值，直到振荡信号的下个上升沿为止。使能信令发生器可以被配置为，在发生要提供作为输出信令的相应振荡输入信号 的一部分之前，但是在并不提供作为输出信令的振荡信号的前一部分之后，设置使能信令。 设置信号可以包括提供信号波形的上升沿和下降沿。要提供作为输出信令的相应振荡输入信号的一部分可以以振荡信号的上升沿开 始，并且可以以下降沿结束。要提供作为输出信令的相应振荡输入信号的一部分可以包括 非零脉冲。使能信令发生器可以包括计数器，被配置为对多个振荡信号中的一个或多个进 行处理，并且产生一个或多个计数器输出信号，所述一个或多个计数器输出信号表示多个 振荡信号中的一个或多个何时达到预定计数值。使能信令发生器还可以被配置为从一个或多个计数器输出信号中导出使能信令。在本发明的一些实施例中，可以提供对不同振荡信号进行计数的多个计数器，以 便提供使能信令。可以选择计数器的模数，以便提供期望的分频因子。计数器的模数可以根据以下 方程来选择M = LCM (K, n)/n ；其中，M可以是计数器的模数，(Κ/η)是非整数分频因子，LCM表示最小公倍数运
笪弁。计数器可以是可编程计数器。这样，计数器可以被重新编程为根据需要提供不同 分频/倍频因子。使能信令可以包括一个或多个计数器输出信号。即，对于一些分频因子，计数器输 出信号可以是所需的格式，以为输出信令选择器提供使能信令。是否将计数器输出信号视 为适合于作为使能信令的直接表示可以取决于所需的特定分频因子和/或提供给计数器 的振荡信号的数目。使能信令发生器还可以包括包括一个或多个延迟组件在内的组件的预对准模 块，该预对准模块被配置为根据一个或多个振荡信号对一个或多个计数器输出信号应用时 间延迟，以便产生使能信令。一个或多个延迟组件可以包括延迟触发器。可以提供计数器 输出信号中的一个作为触发器的D输入，并且可以提供振荡信号中的一个作为触发器的时 钟输入。组件的预对准模块可以在与振荡信号有关的预定/期望时刻设置使能信令，该振 荡信号与使能信令有关。可以在相应振荡信号为零的时刻设置使能信令。输出信号选择器可以包括一个或多个逻辑门，被配置为在设置与输入振荡信号 相关联的使能信令时，将输入振荡信号传递至输出信令。可以提供一种包括这里公开的任何分频器的锁相环。该锁相环可以包括被配置为 产生多个输入振荡信号的振荡器。可以提供一种包括这里公开的任何分频器或这里公开的任何锁相环的器件。可 以使用这里所公开的包含分频器的PLL的器件的一些典型示例是串行数据发射器和接收 器，例如，在有线通信(例如，USB、SATA, PCI-express)和无线通信(例如，WLAN/WiFi、蓝 牙、GPRS、UMTS、GSM、UltraffideBand)中使用的那些串行数据发射器和接收器。根据本发明的另一方面，提供了一种操作分频器的方法，包括接收多个振荡信号；对多个振荡信号进行处理，以产生使能信令，该使能信令表示哪个振荡信号要用 于导出输出信令；以及对振荡信号和使能信令中的一个或多个进行处理，使得根据使能信令提供振荡信 号作为分频器的输出信令。根据本发明的另一方面，提供了一种计算机程序，当在计算机上运行时，该计算机 程序引起计算机配置包括这里公开的电路和分频器的任何装置。计算机程序可以是软件实 现方式，并且计算机可被视为任何适当的硬件，作为非限制示例，包括数字信号处理器、微 控制器、以及只读存储器(ROM)、可擦可编程只读存储器(EPROM)或电可擦可编程只读存储器(EEPROM)中的实现方式。软件可以是汇编程序。计算机程序可以在诸如磁盘或存储设备之类的计算机可读介质上提供，或者可以 实现为瞬态信号。这样瞬态信号可以是网络下载的，包括互联网下载的。
参照附图，仅通过示例给出描述，在附图中图1示出了现有锁相环；图2示出了根据本发明实施例的分频器；图3示出了根据本发明另一实施例的分频器；图4示出了根据本发明又一实施例的分频器；以及图5示出了图4的分频器的操作的定时图。
具体实施例方式这里公开的一个或多个实施例可以提供用于应用非整数分频因子的分频器。分频 器可以对一个或多个振荡信号(例如，电压控制振荡器的相移输出信号)进行处理，以便产 生“使能信令”，该“使能信令”表示哪个振荡信号要用于导出输出信令。分频器可以包含诸 如逻辑门之类的输出信令选择器，该输出信令选择器可以使用使能信令来提供振荡信号中 的一个作为适当时间段内分频器的适当输出信令，以便获得期望的分频因子。例如，输出信 令选择器可以包括来自任何振荡信号的脉冲作为期望时刻的输出信令，以便实现期望的分 频因子。将认识到，本发明的实施例还可以使用小于1的分频因子来提供倍频。当与现有技术比较时，以这种方式提供分频器可以减少在提供振荡信号作为分频 器的输出的之前对该振荡信号进行的处理。例如，可以仅在分频器的输入与输出之间直接 提供相对简单的逻辑门，从而在与现有技术比较时，在产生输出信号时减小传播延迟。本发明的一个或多个实施例可以被视为，在相位/振荡信号选择之前执行分频处 理，这是与现有技术的不同之处。这样，延迟和/或抖动方面的任何缺点可以由本发明的一 些示例来解决。图2示出了根据本发明实施例的分频器200。在该示例中，分频器200接收两个振 荡信号202并产生输出信令204。振荡信号202是与诸如环形振荡器之类的电压控制振荡 器(VCO)所产生的不同的相位信号。然而，将认识到，振荡信号202不限于这些相位信号是 如何产生的。将振荡信号202提供给使能信令发生器组件206。使能信令发生器206可以对振 荡信号202进行处理，以便产生使能信令210。使能信令210表示根据需要应当提供哪个振 荡信号202作为任何时刻/时间段的输出信令204。将认识到，并在以下描述了为实现提供 期望分频因子的输出信令，在给定时间段内，没有振荡信号202可以连接至输出信令204。可以将使能信令210与原始振荡信号202 —起提供给输出信号选择器模块208。 如图2所见，将振荡信号202直接提供给输出信号选择器模块208，以及经由使能信令发生 器206间接提供给输出信号选择器模块208。输出信号选择器模块208被配置为根据需要 可操作地提供振荡信号202中的一个作为输出信令204。输出信令的这种提供可以被视为， 输出信号选择器模块208将振荡信号202中的一个提供到分频器200的输出端口 /连接上。
6
在该示例中，分频器200被配置为接收两个振荡信号202，两个振荡信号202彼此 相对相移了 180°。两个振荡信号202具有相同频率，这是由于它们由相同的电压控制振荡 器所产生。在这样的实施例中，可以实现1.5、2.5、3.5等非整数频分因子。这是由于来自 于振荡信号202之一的脉冲可以在第一振荡信号202具有上升沿的时间点或者在其他振荡 信号202具有上升沿的时间点，通过逻辑电路208耦合至输出信令204。本质上，振荡信号 202的许多上升沿的二倍可用于由两个振荡信号202引起的输出信令204。将认识到，被配置为接收三个振荡信号202的分频器200可以提供173，12/3，273， 22/3等非整数分频因子以及如果需要提供整数分频因子。这是由于可以针对来自三个输入 振荡信号202之一的输出信令来选择输出脉冲。在一些实施例中，使能信令发生器206可以被视为“分频器”组件，并且输出信号 选择器模块208可以被视为“相位/信号选择”组件。即，分频器206可在相位选择组件 208之前操作，从而减小产生输出信令204时的任何延迟，该延迟是由在输入信令与输出信 令之间的数据处理路径中直接提供“分频器”组件所引起的。这与现有技术不同，因为现有 技术是在分频之前进行相位选择。图3示出了根据本发明实施例的分频器300的另一实施例。 分频器300接收η个输入信号302，η个输入信号302可以被视为来自于电压控制 振荡器的等间隔“相位信号”或“振荡信号”。分频器300被配置为产生单个输出信号310。分频器300包括计数器304、预对准模块306以及门控逻辑电路308。门控逻辑电 路是“输出信号选择器”的示例，并且将认识到，其他已知的组件可以用于执行输出信号选 择器的功能。例如，“输出信号选择器”可以包括一个或多个复用器，和/或可以提供复用 器的实现方式的标准数字组件，例如与(AND)门、或(OR)门、与非门(NAND)以及或非(NOR) 门。将输入信号302之一(例如被识别为相位零303的相位信号)提供给计数器304。 计数器是具有在达到计数的预定值时可以被设置为高的m个可编程输出312的模数M计数 器。将计数器304的m个可编程输出312与η个输入信号302 —起提供给预对准模块306 作为输入。预对准模块306被配置为对计数器304的可编程输出312以及原始相位信号302 进行处理，以便产生m个使能信号314。预对准模块306可以用于使能信号314的相位对 准。在该示例中，计数器304和预对准模块306可以一同被视为图2所示的使能信令发生
ο以这种方式使用计数器304和预对准模块306可以使得能够处理多个输入信号 302，以便产生使能信令314，使能信令314表示如果需要应当将哪个原始输入信号302传递 至输出310，以及在何时传递。将认识到，在其他实施例中，可以提供多个输入信号302作为至计数器304的输 入。在这样的实施例中，预对准模块306可以不需要输入信号302。这是由于计数器304可 以对多个输入信号302执行所需的处理，以产生所需使能信令314，以便提供非整数分频因子。在其他实施例中，还可以提供多于一个的计数器，以便对不同输入信号302进行 计数。
提供预对准模块306所产生的使能信令314作为至门控逻辑电路308的输入。同 样提供原始输入相位信号302作为至门控逻辑电路308的输入。使能信令314被配置为， 针对就在输入信号302的上升沿之前的输入信号302中相应的一个而被设置为高，使得在 输入相位信号达到高时，立即将输入相位信号302传递至门控逻辑电路的输出310。将认识到，“就在...之前”可以在各个单个输入信号302的上升沿之间的任何时 刻，或者在一些实施例中，可以在该特定输入信号302的前一下降沿之后的任何时刻。“就 在...之前”可以表示仅将输入信号302的期望部分传递至输出310的任何时间段。在图3的架构中，可以容易地并有利地布置使能/逻辑信号314的定时，使得输出 信令310的沿的定时直接由输入信令302的沿来确定。由计数器304和/或预对准模块 306所引起的延迟和抖动不会影响输出信令310的定时，这是由于这些组件并不直接地在 输入302与分频器的输出310之间的数据处理路径上。如图3所见，计数器304和预对准 模块306所执行的处理可以被视为与输入302与输出310之间的直接数据路径并联。图3的结构可以产生Κ/η的分频，其中，K是根据需要选择的，η是可用输入相位的 数目。然后应当使计数器的模数M等于K和η的最小公倍数除以η :M = LCM (K，η)/η。参 照图4和5所示的特定示例更详细地描述该方程。图4示出了根据本发明实施例的分频器400的示例的进一步细节。图4的分频器 400类似于图3的分频器，并且已经为相应特征给出分频器400的类似附图标记。实现图4的分频器400来提供474(17/4)的非整数分频因子。即，输出信号410 应当为输入信令的每4. 25个脉冲提供单个输出脉冲。将设想到，每个输入信号具有相同频 率，并因此不管输入信号中的哪个受输出的控制。如上所述，为了使用方程僅=^110(，11)/11，分频应当表示为1(/11。因此，在该示例 中，η = 4以及K= 17。然后使用以上方程来计算Μ，并且在该示例中，M= 17，并且使用具 有模数17的计数器404。输出信令410应当在时刻4. 25、8. 5、12. 75处具有上升沿，并具有17个周期。由 于在整个单个输入周期期间期望输出事件均勻间隔，因此将预对准模块406放置在计数器 404与门控逻辑电路模块408之间，以便将一个或多个计数器输出事件/信号延迟周期的几 分之一。在该示例中，计数器404由单个时钟相位来驱动。由于由单个时钟相位来驱动的 计数器404不可以直接为下述门控逻辑电路408提供适合的‘使能’信令，因此需要预对准 模块406。可以控制整个系统的定时，使得预对准模块406的‘使能’输出在要传递至输出信 令410的相应输入相位信号402的上升沿之前始终是激活的。这样，可以使用输入相位信 号402来直接确定输出信令的沿的定时，并且由计数器和预对准模块所引起的延迟和抖动 可以不通过系统传播，或者在与现有技术相比时至少被减小。现在结合图5的定时图来描述图4的分频器400的操作。提供4个输入信号402a、402b、402C、402d作为至分频器400的输入振荡信号，并 在图4中将这些输入标记为“输入相位0”、“输入相位1”、“输入相位2”和“输入相位3”。如图5所见，将4个输入振荡信号彼此相对相等相移；即，每个输入振荡信号402 相对其原始信号相移了 90°。如上所述，将认识到，这样的实施例可以提供1.25、1. 5、 1. 75,2. 25,2. 5,2. 75等非整数分频因子，以及整数分频因子。
在该示例中，仅将具有零相位的输入振荡信号402a提供给计数器404。计数器404 具有4个可编程输出416a、416b、416c、416d。计数器404包括可编程输出选择逻辑模块，可 编程输出选择逻辑模块在计数为4时将第一计数器输出416a设置为高；在计数为8时将第 二计数器输出416b设置为高；在计数为12时将第三计数器输出416c设置为高；以及在计 数为16时将第四输出416设置为高。这些是整数值，这些整数值紧邻输出信令410中要求 上升沿的相应时刻(4.25、8.5、12.75、17)之前，而不等于这些相应时刻。在图5中示出了 计数器输出信号416a、416b、416c、416d。第一计数器输出信号416a用于在自计数器404开始计时的点起指示4. 25个周期 的时刻处产生分频器的输出脉冲。在该示例中，直接提供计数器的输出信令416a作为至门 控逻辑电路408的使能信令。更具体地，提供计数器输出信号416a作为至门控逻辑电路 408的与门418a的输入。此外，还提供第二数振荡信号402b作为至与门418a的输入。将认识到，第二输入振荡信号402b相对于第一振荡信号402a相移了 90°，并因此 在第一输入振荡信号402a的上升沿之后与0. 25X周期相对应的时间点处具有上升沿。以这种方式产生使能信号确保了在已经设置了使能信号416a之后，只要在第二 振荡信号402b上出现上升沿，与门418a的输出将为高。S卩，在用于作为输出脉冲提供的第 二输入振荡信号402b的上升沿之前的时刻，但是在第二输入振荡信号402b的前一下降沿 之后，将使能信号设置为高，以免过早提供输出脉冲。与门418a的输出是参考A 402a，并且同样在图5的定时图中示出。可以看出，与 门418a的输出A 420A对于单个脉冲在表示自第一输入振荡信号402a开始起4. 25个时间 段的时刻处为高。提供与门418a的输出A 420a作为至或门426的输入。或门426的输出是分频器 400的输出信令410。使用或门426使能与门418a的输出，以及要提供作为输出信令410 的其他与门418的输出信号(如下所述)。第二与门418b的操作与第一与门418a的操作非常类似。第二与门418b接收第 二计数器输出信号416a作为使能信号，并且将该使能信号与第三输入振荡信号402c —起 进行处理，以便在表示自第一振荡输入信号402a开始后8. 5个时间段的时刻处提供输出脉 冲 B 420b。提供第三与门420c，以便在自第一输入振荡信号402a开始起12. 75个周期的时刻 处产生输出脉冲。在该示例中，提供第三计数器输出信号416c作为至延迟触发器422a的 输入。至延迟触发器422a的时钟输入被配置为接收第三输入振荡信号402c。这样，在设置 第三计数器输出416c之后半个时间段处设置延迟触发器422a的输出。高效地，延迟触发 器422a在设置第三计数器输出416c之后提供1/2周期延时。延迟触发器422a的输出信 号424a是用于门控逻辑电路408中第三与门420c的使能信号。同样提供第四输入振荡信 号402d作为至与门420c的输入，以便在期望时刻产生输出脉冲C 420c。第四与门418d的操作与第三与门418c的操作类似，并且被配置为在表示自第一 振荡信号402a开始之后17个时间段的时刻处产生输出脉冲。在该示例中，使用延迟触发 器来产生使能信号424b，以便确保在接收到要提供作为输出410的第一振荡信号402a的脉 冲之前，将使能信号设置为高。优选地，这可以使用计数器的输出来直接使能与门418的。将认识到，计数器404的可编程输出，以及延迟触发器422和逻辑门418、426如何
9相连接可以以任何方式来配置，或者用可以执行相同功能的任何组件来代替，以便提供经 过了所需非整数分频因子的输出信令。在该实现中，假定计数器404的时钟到计数的延迟明显小于时钟周期的1/4 (同样 可以被视为90°相位)，使得可以实现期望的定时关系，该定时关系在与使能信令有关的 输入信令402的上升沿之前提供使能信令。当然，能够改变预对准模块的布局以适应不同 的计数器和预对准延迟。在图4和5所示的示例中，输出信令410不具有50%占空比，但是将由具有长度 为1/2时钟周期的脉冲构成。将认识到，门控逻辑电路408或输出信号选择器模块的任何 其他实施例可以包含被配置为根据需要调整输出信令410的占空比的组件。适合的组件的 示例可以包括延迟组件、定时器组件、触发器等。将认识到，尽管这里描述的本发明的实施例可以与其中输出脉冲序列具有精确上 升沿以及下降沿的电路有关，但是备选实现方式也是可能的，其中定时信息包含在输出信 令/脉冲序列的上升或下降沿中，或者可以与不同逻辑电路有关。将认识到，从输入相位信号的上升沿到输出信令的上升沿的延迟对于所有相位是 相同的，这是由于从所有输入相位信号到输出的直接逻辑路径可以是相同的。在一些示例中，可以使用具有可编程模数(M)并具有可编程输出(r、s、t和U)的 反馈计数器。在这样的示例中，任何分频比Κ/η可以通过以下操作来获得对于给定的相位 的数目η，简单改变计数器的模数以及以适当方式对输出进行重新编程。例如，对于图4所 示的4-相位系统，其他可能的分频比在以下表格中示出
所需的分频比模数M输出RStU17/41748121618/494禁用8禁用18/4 (备选)9林田 TTn /ig4禁用819/41914941820/45林田 ^JT/π禁用林田 χΓΓ/Τ]4与本发明的一个或多个实施例相关联的优点/特征可以包括·分频器可以提供非整数因子的直接分频。·分频器可以通过使计数器可重新配置而可以被重新配置。·分频器还可以通过设置小于1的分频因子来提供倍频。·分频器可以对所使用的计数器的延迟和抖动不敏感或较少敏感，并且因此可以 具有减小和/或最小的抖动量。·尽管分频器的结构要求存在输入频率下的多个相位，但这不应被视为如同作为 缺省经常出现在交织系统中多个相位的问题。·分频器可以使用在PLL中，获得具有提高性能的系统，以执行类似于现有技术中所建议的功能的任何功能。·分频器包括驱动计数器的η-相位输入，分频器的输出与输入相位相组合，以提 供任何因子Κ/η的直接分频。·分频器具有可配置的计数器，以允许分频比的运行中改变。·在分数N-PLL中使用分频器，以提供任何因子Κ/η的直接无激励倍频。· PLL仅与对一种类型的沿敏感的相位_频率检测器相组合。
权利要求
一种分频器(200；300；400)，被配置为接收多个振荡信号(202；302；402)，并产生输出信令(204；310；410)，所述分频器包括使能信令发生器(206)，被配置为对多个振荡信号(202；302；402)进行处理，并产生使能信令(210；314)，所述使能信令(210；314)表示哪个振荡信号(202；302；402)要用于导出输出信令(204；310；410)。输出信号选择器(208；308；408)，被配置为对振荡信号(202；302；402)和使能信号(210；314)中的一个或多个进行处理，使得根据使能信令(210；314)提供振荡信号(202；302；402)作为分频器的输出信令(204；310；410)。
2.根据权利要求1所述的分频器，其中，要用于导出输出信令(204;310；410)的振荡 信号(202 ；302 ；402)包括上升沿，所述上升沿是输出信令(204 ；310 ；410)中的上升沿，并 且使能信令被配置为使得输出信号选择器在振荡信号的(202 ；302 ；402)上升沿之前的时 间点处将振荡信号(202 ；302 ；402)设置为输出信令(204 ；310 ；410)。
3.根据权利要求2所述的分频器，其中，所述时间点是在振荡信号(202;302 ;402)的 前一上升沿之后。
4.根据权利要求2所述的分频器，其中，所述时间点是在振荡信号(202;302 ;402)的 前一下降沿之后。
5.根据前述权利要求中任一项所述的分频器，其中，使能信令发生器被配置为，在要提 供作为输出信令的相应振荡输入信号的一部分发生之前，设置使能信令。
6.根据前述权利要求中任一项所述的分频器，其中，使能信令发生器包括计数器 (304 ;404)，被配置为对多个振荡信号(302 ；402)中的一个或多个进行处理，并产生一个或 多个计数器输出信号(312 ；416)，所述一个或多个计数器输出信号(312 ；416)表示多个振 荡信号(302;402)中的一个或多个何时达到预定计数值；并且使能信令发生器还被配置 为，从一个或多个计数器输出信号(312 ；416)中导出使能信令(210 ；416)。
7.根据权利要求6所述的分频器，其中，使能信令(314)包括一个或多个计数器输出信 号(312 ；416)。
8.根据权利要求6或7所述的分频器，其中，计数器(303;404)是可编程计数器。
9.根据权利要求6至8中任一项所述的分频器，其中，使能信令发生器还包括包括一 个或多个延迟组件(422)的组件的预对准模块，所述预对准模块被配置为，根据一个或多 个振荡信号对一个或多个计数器输出信号应用时间延迟，以便产生使能信令。
10.根据前述权利要求中任一项所述的分频器，其中，输出信号选择器(208；308 ；408) 包括一个或多个逻辑门，所述逻辑门被配置为在设置与输入振荡信号(302 ；402)相关联 的使能信令时，将输入振荡信号(302 ；402)传递至输出信令。
11.一种包括前述权利要求中任一项所述的分频器的锁相环。
12.根据权利要求11所述的锁相环，其中，所述锁相环包括被配置为产生多个输入振 荡信号(302 ；402)的振荡器。
13.—种包括权利要求1至10中任一项所述的分频器或根据权利要求11或12所述的 锁相环的器件。
全文摘要
本发明提供了一种分频器(200；300；400)，被配置为接收多个振荡信号(202；302；402)，并产生输出信令(204；310；410)。分频器包括使能信令发生器(206)，被配置为对多个振荡信号(202；302；402)进行处理，并产生使能信令(210；314)，使能信令(210；314)表示哪个振荡信号(202；302；402)要用于导出输出信令(204；310；410)。分频器还包括输出信号选择器(208；308；408)，被配置为对振荡信号(202；302；402)和使能信号(210；314)中的一个或多个进行处理，使得根据使能信令(210；314)提供振荡信号(202；302；402)作为分频器的输出信令(204；310；410)。
文档编号H03K23/00GK101986566SQ20101023985
公开日2011年3月16日 申请日期2010年7月26日 优先权日2009年7月28日
发明者埃尔温·杨森, 赫里特威廉·登贝斯特, 阿诺·范德维尔 申请人:Nxp股份有限公司