专利名称：用于低功率环形振荡器的延迟电路的制作方法
技术领域：
本发明涉及一种用于低功率环形振荡器的延迟电路，更具体地，涉及一种用于改善延迟电路的工作频率而且同时使其电流消耗最小的技术。
背景技术：
近来，由于需要低成本和低功率无线电通信(wireless radio)，所以增加了对符合IEEE 802. 15. 4标准的Zigbee技术的使用。因此，在诸如智能电网系统、建筑控制、LED 照明领域等多个领域中，已开发了使用Zigbee的解决方案。此外，由于传输/接收距离等优势，使用868/915MHZ的Zigbee进行的无线电通信技术的开发已取得积极地进展。然而，在900MHz频带的情况下，与已知的2. 4GHz频带相比， 在放大器、混频器、振荡器等中使用的电感器的面积增大。因此，电感器几乎是芯片的尺寸， 使得Zigbee芯片的制造成本增加。因此，越来越需要一种不使用电感器的振荡器，来作为用于在900MHz频带的无线电的振荡器。作为振荡器的一个实例，近来已考虑使用环形振荡器。然而，与已知的LC振荡器相比，环形振荡器具有诸如相位噪声高、频率范围窄和电流消耗大的缺点。因此，需要一种能够克服这种环形振荡器的缺点的延迟电路。
发明内容
本发明的目的在于提供一种用于环形振荡器的延迟电路，该延迟电路包括N型检测器(detector)和P型检测器，以使延迟电路的电流消耗最小，并且通过控制控制电压来将延迟电路的工作频率控制在不同的范围内。根据本发明的示例性实施方式，提供了一种用于低功率环形振荡器的延迟电路， 包括接收第一差分输入信号Vinl+和Vinl-的一对N型晶体管；接收第二差分输入信号 Vin2+和Vin2-的一对P型晶体管；输出从该对N型晶体管和该对P型晶体管产生的差分输出信号Vout+和Vout-的差分输出端；向该对N型晶体管提供衬底(body)电压的N型检测器；以及向该对P型晶体管提供衬底电压的P型检测器。在这种情况下，该对N型晶体管可包括第一晶体管和第二晶体管，其中，第一晶体管的栅极G和第二晶体管的栅极G分别输入有第一差分输入信号的负输入信号Vinl-和正输入信号Vinl+，并且第一晶体管的源极S和第二晶体管的源极S与第二供电端Vss相连接。该对P型晶体管可包括第三晶体管和第四晶体管，其中，第三晶体管的栅极G和第四晶体管的栅极G分别输入有第二差分输入信号的负输入信号Vin2-和正输入信号Vin2+， 并且第三晶体管的源极S和第四晶体管的源极S与第一供电端Vdd相连接，第三晶体管的漏极D与第一晶体管的漏极D相连接，第四晶体管的漏极D与第二晶体管的漏极D相连接。差分输出端可包括输出差分输出信号的负输出信号Vout-的负输出端和输出差分输出信号的正输出信号Vout+的正输出端，其中，负输出端与第一晶体管的漏极D和第三晶体管的漏极D相连接，而正输出端与第二晶体管的漏极D和第四晶体管的漏极D相连接。同时，N型检测器可包括第五晶体管和第六晶体管，其中，第五晶体管的源极S与第一晶体管的衬底B和第二晶体管的衬底B相连接，第五晶体管的栅极G与第六晶体管的漏极D相连接，以及第五晶体管的漏极D与负输出端相连接；第六晶体管的源极S与第一晶体管的衬底以及第二晶体管的衬底B相连接，第六晶体管的栅极G与第五晶体管的漏极D 相连接，以及第六晶体管的漏极D与正输出端相连接。在这种情况下，第五晶体管和第六晶体管均可以是N型晶体管。P型检测器可包括第七晶体管和第八晶体管，其中，第七晶体管的源极S与第三晶体管的衬底B和第四晶体管的衬底B相连接，第七晶体管的栅极G与第八晶体管的漏极D 相连接，以及第七晶体管的漏极D与负输出端相连接；第八晶体管的源极S与第三晶体管的衬底B和第四晶体管的衬底B相连接，第八晶体管的栅极G与第七晶体管的漏极D相连接， 以及第八晶体管的漏极D与正输出端相连接。在这种情况下，第七晶体管和第八晶体管均可以是P型晶体管。同时，用于低功率环形振荡器的延迟电路可进一步包括控制延迟电路的延迟值的延迟控制器。在这种情况下，延迟控制器可包括第九晶体管、第十晶体管以及第十一晶体管，其中，第九晶体管的源极S与第十一晶体管的漏极D相连接，第九晶体管的栅极G与第十晶体管的漏极D相连接，以及第九晶体管的漏极D与第一晶体管的漏极D相连接；第十晶体管的源极S与第十一晶体管的漏极D相连接，第十晶体管的栅极G与第九晶体管的漏极D相连接，以及第十晶体管的漏极D与第二晶体管的漏极D相连接；以及第十一晶体管的源极连接至第二供电端Vss。在这种情况下，第九晶体管、第十晶体管以及第十一晶体管均可以是N型晶体管。延迟控制器可通过控制提供给第十一晶体管的栅极G的电压Vcont来控制延迟电路的延迟值。
图1是示出根据本发明实施方式的用于低功率环形振荡器的延迟电路100的电路图；图2是示出包括根据本发明实施方式的延迟电路100的低功率环形振荡器200的框图；图3是用于解释包括在根据本发明实施方式的延迟电路100中的N型检测器104 和P型检测器106的效果的曲线图；图4是示出低功率环形振荡器200的频率随着根据本发明实施方式的延迟电路 100的Vcont的变化而变化的曲线图5是示出相位噪声随着根据本发明实施方式的延迟电路100的频率偏移而变化的曲线图；图6是示出根据本发明实施方式的延迟电路100的电流消耗的曲线图。
具体实施例方式在下文中，将参考附图描述本发明的示例性实施方式。然而，这些示例性实施方式仅通过实例的方式进行了描述，但本发明并不局限于此。在描述本发明的过程中，如果与本发明有关的已知技术的详细描述会不可避免地使本发明的精神不清楚，则将省略其详细描述。此外，下面的术语是考虑到在本发明中的功能来进行定义的，并且可根据使用者和操作者的意图来以不同的方式进行解释。因此，其定义应当基于通篇说明书的内容来进行解释。因此，本发明的精神由权利要求来确定，而提供以下的示例性实施方式用以向本领域的技术人员有效地说明本发明的精神。图1是示出根据本发明实施方式的用于低功率环形振荡器的延迟电路100的电路图。如图所示，根据本发明实施方式的用于低功率环形振荡器的延迟电路100被配置为包括一对N型晶体管Ml和M2、一对P型晶体管M3和M4、差分输出端102、N型检测器104、 P型检测器106、以及延迟控制器108。该对N型晶体管Ml和M2是接收第一差分输入信号Vinl+和Vinl-的晶体管。第一差分输入信号Vinl+和Vinl-是从低功率环形振荡器的前一级中的延迟电路输出的差分输出信号。该对N型晶体管Ml和M2包括第一晶体管Ml和第二晶体管M2。第一晶体管Ml的栅极G和第二晶体管M2的栅极G分别施加有第一差分输入信号Vinl+和Vinl-的负输入信号Vinl-和正输入信号Vinl+，而第一晶体管Ml的源极S和第二晶体管M2的源极S与第二供电端Vss相连接。再者，该对P型晶体管M3和M4是接收第二差分输入信号Vin2+和Vin2_的晶体管。第二差分输入信号Vin2+和Vin2-是从在低功率环形振荡器的前一级之前的级(即， 定位在两级前)中的延迟电路输出的差分输出信号。将参考图2详细地描述第一差分输入信号Vinl+和Vinl-以及第二差分输入信号Vin2+和Vin2_。该对P型晶体管M3和M4包括第三晶体管M3和第四晶体管M4。第三晶体管M3的栅极G和第四晶体管M4的栅极G分别输入有第二差分输入信号的负输入信号Vin2-和正输入信号Vin2+，而第三晶体管M3的源极S和第四晶体管M4的源极S与第一供电端Vdd相连接。此外，第三晶体管M3的漏极D与第一晶体管Ml的漏极D相连接，第四晶体管的漏极 D与第二晶体管M2的漏极D相连接。再者，差分输出端102输出从该对N型晶体管Ml和M2以及该对P型晶体管M3和 M4产生的差分输出信号Vout+和Vout-。差分输出端102包括输出差分输出信号的负输出信号Vout-的负输出端和输出差分输出信号的正输出信号Vout+的正输出端，其中，负输出端与第一晶体管Ml的漏极D和第三晶体管M3的漏极D相连接，而正输出端与第二晶体管 M2的漏极D和第四晶体管M4的漏极D相连接。
N型检测器104是通过向该对N型晶体管Ml和M2提供衬底电压来减小该对N型晶体管Ml和M2的阈值电压的模块。N型检测器104被配置为包括第五晶体管M5和第六晶体管M6。第五晶体管M5和第六晶体管M6均是N型晶体管，其中，第五晶体管M5的源极S 与第一晶体管Ml的衬底B和第二晶体管M2的衬底B相连接，而其栅极G与第六晶体管M6 的漏极D相连接，漏极D与负输出端相连接。此外，第六晶体管M6的源极S与第一晶体管 Ml的衬底和第二晶体管M2的衬底B相连接，而其栅极G与第五晶体管M5的漏极D相连接， 漏极D与正输出端相连接。再者，P型检测器106是通过向该对P型晶体管M3和M4提供衬底电压来减小该对 P型晶体管M3和M4的阈值电压的模块。P型检测器106被配置为包括第七晶体管M7和第八晶体管M8。第七晶体管M7和第八晶体管M8均为P型晶体管，其中，第七晶体管M7的源极S与第三晶体管M3的衬底B和第四晶体管M4的衬底B相连接，而其栅极G与第八晶体管M8的漏极D相连接，漏极D与负输出端相连接。此外，第八晶体管M8的源极S与第三晶体管M3的衬底B和第四晶体管M4的衬底B相连接，而其栅极G与第七晶体管M7的漏极D 相连接，漏极D与正输出端相连接。最后，延迟控制器108是控制用于低功率环形振荡器的延迟电路100的延迟值的模块。如图所示，延迟控制器108包括第九晶体管M9、第十晶体管MlO以及第十一晶体管 Mil。第九晶体管M9、第十晶体管MlO以及第十一晶体管Mll均是N型晶体管。第九晶体管 M9的源极S与第十一晶体管Mll的漏极D相连接，而其栅极G连接至第十晶体管MlO的漏极D，漏极D与第一晶体管M 1的漏极D相连接。第十晶体管MlO的源极S与第十一晶体管 Ml 1的漏极D相连接，而其栅极G连接至第九晶体管M9的漏极D，其漏极D与第二晶体管M2 的漏极D相连接。此外，第十一晶体管Mll的源极与第二供电端Vss相连接。如上构成的延迟控制器108控制向第十一晶体管Ml 1的栅极G提供的电压Vcont， 从而控制延迟电路100的延迟值。图2是示出包括根据本发明实施方式的延迟电路100的低功率环形振荡器200的框图。根据本发明实施方式的低功率环形振荡器200被配置为具有其中多个图1中的延迟电路100串联连接的形式。每个延迟电路100接收第一差分输入信号Vinl+和Vinl-以及第二差分输入信号Vin2+和Vin2-并输出差分输出信号Vout+和Vout-。在这种情况下， 第一差分输入信号Vinl+和Vinl-是从前一级中的延迟电路输出的差分输出信号，而第二差分输入信号Vin2+和Vin2-是从前一级之前的级中的延迟电路输出的差分输出信号。当在对该对N型晶体管Ml和M2输入信号之前先将信号施加至设置在上述延迟电路100中的该对P型晶体管M3和M4时，该对P型晶体管M3和M4先于该对N型晶体管Ml和M2而被导通，从而能够改善低功率环形振荡器200的工作频率并减小相位噪声。接下来，将描述如上构成的延迟电路100以及包括该延迟电路的低功率环形振荡器200的运作。通常，为了使用于低功率环形振荡器的延迟电路100中的电流消耗最小，晶体管的切换操作应当被正常地执行，而且同时使延迟电路100中使用的晶体管的尺寸最小。所以，应当降低在延迟电路100中使用的每个晶体管的阈值电压。当对晶体管的源极S施加正向偏置电压时，阈值电压Vth变成
权利要求
1.一种用于低功率环形振荡器的延迟电路，包括一对N型晶体管，接收第一差分输入信号Vinl+和Vinl-；一对P型晶体管，接收第二差分输入信号Vin2+和Vin2-；差分输出端，输出从所述一对N型晶体管和所述一对P型晶体管产生的差分输出信号 Vout+ 禾口 Vout-；N型检测器，向所述一对N型晶体管提供衬底电压；以及P型检测器，向所述一对P型晶体管提供衬底电压。
2.根据权利要求1所述的用于低功率环形振荡器的延迟电路，其中，所述一对N型晶体管包括第一晶体管和第二晶体管，所述第一晶体管的栅极G和所述第二晶体管的栅极G分别输入有所述第一差分输入信号的负输入信号Vinl-和正输入信号Vinl+，并且所述第一晶体管的源极S和所述第二晶体管的源极S与第二供电端Vss相连接。
3.根据权利要求2所述的用于低功率环形振荡器的延迟电路，其中，所述一对P型晶体管包括第三晶体管和第四晶体管，所述第三晶体管的栅极G和所述第四晶体管的栅极G分别输入有所述第二差分输入信号的负输入信号Vin2-和正输入信号Vin2+，并且所述第三晶体管的源极S和所述第四晶体管的源极S与第一供电端Vdd相连接，所述第三晶体管的漏极D与所述第一晶体管的漏极 D相连接，所述第四晶体管的漏极D与所述第二晶体管的漏极D相连接。
4.根据权利要求3所述的用于低功率环形振荡器的延迟电路，其中，所述差分输出端包括输出所述差分输出信号的负输出信号Vout-的负输出端和输出所述差分输出信号的正输出信号Vout+的正输出端，所述负输出端与所述第一晶体管的漏极D和所述第三晶体管的漏极D相连接，以及所述正输出端与所述第二晶体管的漏极D和所述第四晶体管的漏极D相连接。
5.根据权利要求4所述的用于低功率环形振荡器的延迟电路，其中，所述N型检测器包括第五晶体管和第六晶体管，所述第五晶体管的源极S与所述第一晶体管的衬底B和所述第二晶体管的衬底B相连接，所述第五晶体管的栅极G与所述第六晶体管的漏极D相连接，以及所述第五晶体管的漏极D与所述负输出端相连接，所述第六晶体管的源极S与所述第一晶体管的衬底和所述第二晶体管的衬底B相连接，所述第六晶体管的栅极G与所述第五晶体管的漏极D相连接，以及所述第六晶体管的漏极D与所述正输出端相连接。
6.根据权利要求5所述的用于低功率环形振荡器的延迟电路，其中，所述第五晶体管和所述第六晶体管均是N型晶体管。
7.根据权利要求4所述的用于低功率环形振荡器的延迟电路，其中，所述P型检测器包括第七晶体管和第八晶体管，所述第七晶体管的源极S与所述第三晶体管的衬底B和所述第四晶体管的衬底B相连接，所述第七晶体管的栅极G与所述第八晶体管的漏极D相连接，以及所述第七晶体管的漏极D与所述负输出端相连接，所述第八晶体管的源极S与所述第三晶体管的衬底B和所述第四晶体管的衬底B相连接，所述第八晶体管的栅极G与所述第七晶体管的漏极D相连接，以及所述第八晶体管的漏极D与所述正输出端相连接。
8.根据权利要求7所述的用于低功率环形振荡器的延迟电路，其中，所述第七晶体管和所述第八晶体管均是P型晶体管。
9.根据权利要求4所述的用于低功率环形振荡器的延迟电路，进一步包括控制所述延迟电路的延迟值的延迟控制器。
10.根据权利要求9所述的用于低功率环形振荡器的延迟电路，其中，所述延迟控制器包括第九晶体管、第十晶体管以及第十一晶体管，所述第九晶体管的源极S与所述第十一晶体管的漏极D相连接，所述第九晶体管的栅极G与所述第十晶体管的漏极D相连接，以及所述第九晶体管的漏极D与所述第一晶体管的漏极D相连接，所述第十晶体管的源极S与所述第十一晶体管的漏极D相连接，所述第十晶体管的栅极G与所述第九晶体管的漏极D相连接，以及所述第十晶体管的漏极D与所述第二晶体管的漏极D相连接，以及所述第十一晶体管的源极连接至所述第二供电端Vss。
11.根据权利要求10所述的用于低功率环形振荡器的延迟电路，其中，所述第九晶体管、所述第十晶体管以及所述第十一晶体管均是N型晶体管。
12.根据权利要求10所述的用于低功率环形振荡器的延迟电路，其中，所述延迟控制器通过控制提供给所述第十一晶体管的栅极G的电压Vcont来控制所述延迟电路的所述延迟值。
全文摘要
本文公开的是一种用于低功率环形振荡器的延迟电路。该延迟电路包括接收第一差分输入信号Vin1+和Vin1-的一对N型晶体管；接收第二差分输入信号Vin2+和Vin2-的一对P型晶体管；输出从该对N型晶体管和该对P型晶体管产生的差分输出信号Vout+和Vout-的差分输出端；向该对N型晶体管提供衬底电压的N型检测器；以及向该对P型晶体管提供衬底电压的P型检测器。
文档编号H03K5/13GK102291105SQ20101051668
公开日2011年12月21日 申请日期2010年10月15日 优先权日2010年6月17日
发明者曹汉镇, 权容一, 林俊亨, 洪敬憙, 金明洙 申请人:三星电机株式会社