D类放大器系统中的用以减少噪声折叠的数字滤波的制作方法

专利名称：D类放大器系统中的用以减少噪声折叠的数字滤波的制作方法
技术领域：
本发明大体上涉及电子装置，且更具体地说，涉及以集成电路实施的音频放大系统。
背景技术：
便携式电子装置经广泛部署以提供各种能力，例如对视频、音乐、语音及其它多媒体的视听。为了听到这些能力的音频部分，使用音频放大器来驱动扬声器产生声音。此外， 音频源信号类型可具有不同质量及带宽。适应大量源信号类型可增加音频放大器设计的复杂性。在保持装置尺寸最小的同时具有以各种形式播放音频的能力的便携式装置的用户不断增加。为了最小化装置的尺寸，制造商通常将不断增加的功能性并入到专用集成电路(ASIC)而非离散组件中。为了放大音频信号以使得其可驱动外部扬声器，功率放大器必须能够增加所述源信号的功率。正如此项技术中已知，功率放大器将源信号转化为放大的电输出信号及热量。用于放大的电输出的能量与热量耗散的比率在此项技术中称为热效率。小型ASIC由于其小封装而不具有消散大量热量的能力。因此，需要在小封装中并入有高热效率设计且同时具有低成本及低复杂性的ASIC。一种此类放大器类别在此项技术中称为D类放大器。D类放大器优于其它类型的放大器配置的优点是众所周知的。由模拟装置(Analog Devices)出版的模拟对话(Analog Dialogue)第40卷第2期第1_7页中的埃里克·哥拉斯(Eric Gaalaas)的题目为“D类音频放大器什么、为什么及怎样(Class D Audio Amplifiers =What, Why，and How) ”的参考文献以引用的方式并入本文中。如所阐释，功率放大器系统需要适应各种带宽的源信号(通常为音频信号)，且以消除或减少来自不同来源的噪声的方式进行此适应。

发明内容
本发明提供一种改进的功率放大器系统。所述功率放大器系统包括可编程数字滤波器及功率放大器，其各自分别响应于多个频率响应设定及切换频率设定。由处理器装置自适应地选择每一频率响应设定及切换频率设定，以与传入音频信号的带宽相匹配。所述处理器装置识别传入音频信号的当前带宽，且基于所述当前带宽而自适应地选择切换速率设定及频率响应设定。选择所述频率响应设定以便针对对应带宽、取样率设定及切换频率设定而减少所述功率放大器中的噪声折叠。下文进一步详细地描述本发明的各种其它方面及实施例。发明内容既不希望也不应被解释为表示本发明的完全广度及范围，这些及额外方面将从具体实施方式
变得较显而易见，尤其是当结合附图一起考虑具体实施方式
时。


图1为根据优选实施例的完整系统放大器链的框图。图2展示以差分端电压配置实施的根据第一优选实施例的图1的放大器链的子区段。图3为图1及图2的可编程信号预调节器的说明性实施例。图4为经展示为具有外部双态触发开关的图2的环路滤波器的说明性实施例。图5展示呈单端电压配置的第二优选实施例。图6为图5所示的低通滤波器的实例实施例。图7为常规放大器链的未受调节的数字输入的频率响应Fsig的图形说明，其展示在对应切换频率Fc的整数倍处的噪声折叠。图8为根据优选实施例的经调节的数字滤波输入的频率响应Fsig的图形说明，其展示在Fc的整数倍处的噪声折叠的显著减少。图9为展示基于音频带宽、DSM取样率及HR滤波器响应的组合的切换频率Fc选择的表。图10为FIRl类型可编程数字滤波器的HR滤波器响应。图11为FIR2类型可编程数字滤波器的HR滤波器响应。图12为FIR3类型可编程数字滤波器的HR滤波器响应。图13为FIR4类型可编程数字滤波器的HR滤波器响应。为了促进理解，已在可能处使用相同的参考标号来指示各图所共有的相同元件， 不同之处只是在适当时可能添加后缀以区分这些元件。所述图式中的图像出于说明的目的而经简化，且未必按比例描绘。

本发明的示范性配置，且因此不应被认为限制可认同其它同样有效的配置的本发明的范围。相应地，已预期，一些配置的特征可有益地并入于其它配置中而不作进一步叙述。
具体实施例方式本文所描述的可编程信号预调节器(PSPC)可在需要使用功率放大器来驱动音频扬声器的各种便携式及非便携式电子装置中使用。待放大的源信号可为具有多个输入源及多个带宽及取样率的数字或模拟信号。所述可编程信号预调节器的优选实施例将与D类功率放大器一起使用。正如此项技术中已知，所述PSPC还可与其它功率放大器类别一起使用。术语“放大器链”及“放大器队列(amplifier lineup) ”可互换地使用，且指代从输入源到扬声器的所有组件。在整个放大器链中，放大器配置可为单端型的或使用差分信号。图1为根据所示本实施例的完整系统放大器链100的框图。系统放大器链100包括典型的上取样块104，其用以升高低速率数字输入103的取样率。较高速率的经上取样的输出被传递到内插滤波器108，其滤除数字域中的基带频谱复本。内插滤波器108连接到数字Δ- Σ调制器110，其产生对可编程信号预调节器(PSPC) 102的数字输入。功率放大器 120将来自PSPC 102的数字输入的经调节的模拟表示放大，以驱动例如扬声器等电阻性负载。对功率放大器120的输入还可为由模拟输入116表示的常规、未受调节的模拟信号。在所示的优选实施例中，功率放大器120为D类放大器。D类放大器通常为非线性的且以已知方式利用脉宽调制(PWM)。系统时钟106对整个系统放大器链100提供统一时
5序。时钟划分器122对来自系统时钟106的时钟信号进行划分，以向功率放大器120提供同步时序参考。信号预调节器块的现有技术实施方案为通常固定、不可编程的高阶模拟滤波设计，其经配置以消除高频率信号分量。因为进入功率放大器120的高频率信号分量可导致噪声折叠到音频信号上，从而导致失真，所以常规技术旨在通过包括额外的模拟滤波级而进一步减少折叠噪声。额外的级大大增加了设计的电路复杂性，增加了以ASIC实施的系统放大器链中的每单元的成本，且导致裸片面积损失及功率消耗增加。在优选实施例中，可编程信号预调节器102包括可编程数字滤波器112，其为有限脉冲响应(FIR)滤波器(如图示)，但也可由无限脉冲响应滤波器(IIR)或其等效物取代。在说明性实施例中，可编程数字滤波器112为可编程的，且经配置以产生表示HR 频率响应的数字值。所述数字值的HR频率响应可以可选择地变化，且由取决于源音频带宽、选定取样率及选定载波信号频率的一个或一个以上极点(pole)及零点(zero)来表征， 如下文将更详细地描述。可编程性可经由内部或外部系统控制器IM来实现。从可编程数字滤波器112输出的数字值馈入数/模转换器(DAC)114。DAC 114用以将所述数字值转换成模拟信号，此信号为进入PSPC 102的数字输入的经调节的模拟表示，其被一直传递到功率放大器120。FIR 112及DAC 114可实施为组合或两个独立的块。在另外的方面中，DAC 114可包括额外低通滤波器，以在数字输入的经调节的模拟表示馈入到功率放大器120之前减小其失真。在另一方面中，功率放大器120可以可选择地经编程以驱动模拟输入116，此可为当来自PSPC的输出因其它原因未被启用时的默认操作(主要输入)，如下文进一步描述。图2展示以差分端电压配置实施的根据第一优选实施例的图1的放大器链100的子区段。DAC 114转换来自可编程数字滤波器112的经滤波数字信号，且驱动差分信号Iin 及Iip进入开关206b及206c。也向功率放大器120的输入提供了开关206a及206d，以从大量备用模拟音频源选择输入信号。在实例实施例中，功率放大器块120为包括环路滤波器208的D类放大器。对环路滤波器208的输入为开关206a、206b、206c及反馈信号vfn 210 及 vfp 214。环路滤波器208的典型配置为用作控制环路来最小化放大器失真的积分器电路。 比较器212由环路滤波器208的输出νορ及von馈入。比较器212的差分模拟输出馈入控制逻辑218。控制逻辑218将比较器212的输出一直传递到开关220a、220b、220c及220d。 系统控制器1 产生控制逻辑信号控制217。控制逻辑218可在大量PMOS及NMOS集成电路中实现。反馈信号vfn 210及vfp 214连接到开关220a、220b、220c及220d的输出。在图2中所描绘的实例实施例中，比较器212通过将对212的信号输入与载波信号216的信号输入进行比较而实施PWM功能。比较器212的输出通常为可用与传统线性放大器相比来说的较大热效率放大的信号。功率放大器120的差分输出被并行路由通过与电容器226串联的电感器222及224， 以形成直接驱动扬声器228的典型低通滤波器。图3为图1及图2的可编程信号预调节器的说明性实施例。DSM 110的输出经馈入到可编程数字滤波器112中，所述可编程数字滤波器112根据系统控制器IM对数字输入进行滤波。数字滤波器112包括动态元件匹配(DEM) 301，且DEM 301的输出馈入一系列延迟线302a、302b、302c、—,302η中的第一者。DEM 301还馈入一系列DAC114子元件304a、 304b,304c,…、304η 中的第一者。数字滤波器112及DAC 114可互连成一个模块以简化集成电路设计。图3中的配置允许所述设计实施动态元件匹配(DEM) 301，从而最小化或消除线性失配及总谐波失真。可编程数字滤波器112中的延迟线的数目可为可变的。此外，互连个别延迟元件30 …302η的每样本位(bits-per-sample)的数目可为可变的。所述说明性实施例针对数/模转换器子元件30 …30 使用每样本18位的结构。所属领域的技术人员将认识到互连之间可存在可变数目的位的分辨率。图4为经展示为具有外部双态触发开关的图2的环路滤波器的说明性实施例。环路滤波器208包括经配置为反相放大器的运算放大器(opamp)412。opamp 412的输出直接连接到比较器212。opamp 412的负输入同时连接到开关206b的输出、开关206a的输出、电阻器402的输出及电容器414的一端。电容器414的另一端连接到opamp 414的正输出。 电阻器402的输入为反馈信号vfp。电阻器404的输入为备用模拟输入ain。电阻器404 的输出馈入开关206a。开关206b的输入为PSPC 102的经调节输出lin。opamp412的正输入同时连接到开关206c、开关206d的输出、电阻器408的输出及电容器410的一端。电容器410的另一端连接到opamp 412的负输出。对开关206c的输入为PSPC 102的输出lip。开关206d由电阻器406馈入。电阻器406为备用模拟未受调节的输入信号aip。环路滤波器208经配置以实施闭合环路控制系统。图4中的环路滤波器208的实例实施例为积分器滤波器。通常，环路滤波器208可通过比例、微分或积分器控制功能的任何组合来实施。图5展示呈单端电压配置的第二优选实施例。PSPC 502包括可编程数字滤波器 504,DAC 506及低通滤波器508。在优选实施例中，数字滤波器504及DAC 506以与可编程数字滤波器112及DAC 114相同的方式进行操作及互连。低通滤波器508接收DAC 506的差分模拟输出、及lip。低通滤波器508的输出馈入开关509b及509c。将低通滤波器508 添加到此单端实施例以提供信号缓冲且限制在假如DAC 506的输出直接连接到开关509b 及509c的情况下可能在单端配置中引起的失真。功率放大器520包括环路滤波器510、比较器512、控制逻辑518及开关519。在本实施例中，环路滤波器510以与环路滤波器208相同的方式进行操作及互连， 且比较器512以与比较器212相同的方式进行操作及互连。载波信号216及逻辑控制217 与在图2的差分输出实施例中一样进行操作及互连。控制逻辑块518由比较器518的输出馈入。控制逻辑518的输出为根据系统控制器IM从比较器到开关519a及519b的通过信号(pass through signal)。开关519a及519b的输出连接在一起且馈入电感器522。电感器522的输出连接到电容器5M及电容器526，所述电容器5M及电容器5 形成典型低通滤波器，其驱动扬声器528。图6为图5所示的低通滤波器的实例实施例。用进入PSPC 102的数字输入的经调节模拟表示Iin及Iip馈入低通滤波器508。低通滤波器508的输出连接到功率放大器 520的输入。反馈电阻器602及反馈电容器604并联连接到运算放大器606的正输出及负输入。电容器608及电阻器610并联连接在运算放大器606的正输入与负输出之间。
1993 年 12 月《IEEE 固态电路杂志(IEEE Journal Of Solid State Circuits))) 第观卷第12期第12M-1233页的大卫·Κ·苏(David K. SU)的题目为“具有电流模式半数字重构滤波器的CMOS过取样D/A转换器(A CMOS Oversampling D/A Converter with a Current-Mode Semidigital Reconstruction Filter) ”的参考文献(以引用的方式并入本文中)描绘了使用具有DAC及低通滤波器的HR数字滤波器以增加取样率并对经数字编码的音频信号的量化噪声进行整形。与此项技术中已知的其它放大器类别相比，D类功率放大器受益于较高热效率。D 类放大器的实现此热效率的主要组件为经配置以实施脉宽调制(PWM)功能的比较器212及比较器512。此项技术中已知的PWM功能为固有非线性的，且产生与比较器的切换频率相关的互调失真信号分量。比较器212的实例实施例输出可表达为y(t)=Msin(QMt)+X^X^^B(i,l)cos(W(i,l)t+i^)，等式⑴
i=i ιπ ι=— 22其中ω (i，l) = icoc+lcoM，等式 O)
00= Z、(堝)1 1-2p ( ΡΜ)，等式⑶
P=-OO且《。为比较器212的切换频率(以弧度计)，ωΜ为输入源频率(以弧度计)，且 Jn(X)为具有阶数η及自变量X的第一类贝塞耳函数。等式(1)、(2)及(3)大体上描述了当输入源频率比比较器212或比较器512的切换频率小许多倍时比较器212及比较器512的非线性行为。当输入源频率含量在频率上较接近或甚至大于所述比较器的切换频率时，非线性及噪声也存在。具体地说，如果在比较器 212或比较器512的切换频率的整数倍处存在频谱含量，则非线性在数字域中变得折叠到输入源频率含量表示中，且导致放大器120的主要输出信号失真。图7为常规放大器链的未受调节的数字输入的频率响应Fsig的图形说明，其展示在对应切换频率Fc的整数倍处的噪声折叠。数字滤波器112或504可设计成在对应于比较器212的切换频率的整数倍的频率响应中具有零点，以最小化非线性及噪声的折叠。图8为根据优选实施例的经调节的数字滤波输入的频率响应Fsig的图形说明，其展示在Fc的整数倍处噪声折叠的显著减少。可编程数字滤波器112(或可编程数字滤波器 504)的设计接着可以可选择性地改变，且由数字DSM 110取样率、输入源信号频率带宽及切换频率来表征。由于可编程数字滤波器的可编程性在此项技术中很容易完成，所以完整的可编程信号预调节器102(或50 的实施方案可在使裸片尺寸及热量耗散最小化的同时在ASIC上实现。图9为展示基于音频带宽、DSM取样率及FIR滤波器响应的组合的切换频率F。选择的表。在优选实施例中，存在对应于常用于现今便携式电子装置中的音频信号的不同的潜在音频带宽的DSM取样率的9种组合。图9为音频带宽、数字Δ Σ调制(DSM)取样率、切换频率及可编程数字滤波器频率响应的优选组合的表。所述可编程数字滤波器112或504 用分别标为HR1、FIR2、FIR3, FIR4的4种类型的频率响应来实施。接着，基于音频带宽、 DSM取样率及HR滤波器响应的组合来选择切换频率F。。
正如此项技术中已知，可设计适当的可编程数字滤波器112或504系数的其它组合。因为实施所述可编程数字滤波器的系数可存储于内部或外部，所以可用系统控制器124 在内部或外部实施对操作模式(如图9所描绘，模式=1、2、3、…、8、9)的可编程控制。图10为FIRl类型可编程数字滤波器的HR滤波器响应。图11为FIR2类型可编程数字滤波器的HR滤波器响应。图12为FIR3类型可编程数字滤波器的HR滤波器响应。图13为FIR4类型可编程数字滤波器的HR滤波器响应。所属领域的技术人员将理解，可使用多种不同技术中的任一者来表示信号。举例来说，可在以上描述全文中参考的数据、指令、信号可由电压、电流、电磁波、磁场或磁性粒子或其任何组合表示。技术人员将进一步了解，结合本文的揭示内容所描述的各种说明性射频或模拟电路块在执行本发明所描述的相同功能时可独立于逻辑电路及系统或与逻辑电路及系统组合地以多种不同电路拓扑在一个或一个以上集成电路上实施。技术人员将进一步了解，结合本文的揭示内容所描述的各种说明性逻辑块、模块、 电路及算法步骤可实施为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件与软件的此可互换性，上文已大体上在其功能性方面描述了各种说明性组件、块、模块、电路及步骤。将所述功能性实施为硬件还是软件取决于特定应用及强加于整个系统的设计限制。 熟练的技术人员可针对每一特定应用以不同方式实施所描述的功能性，但这些实施方案决策不应解释为会导致偏离本发明的范围。结合本文的揭示内容所描述的各种说明性逻辑块、模块及电路可用通用处理器、 数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或经设计以执行本文所描述的功能的其任何组合来实施或执行。通用处理器可为微处理器，但在替代方案中，处理器可为任何常规处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合，例如，DSP与微处理器的组合、多个微处理器、结合DSP核心的一个或一个以上微处理器或任何其它此类配置。结合本文的揭示内容所描述的方法或算法的步骤可直接以硬件、以由处理器执行的软件模块或以所述两者的组合来体现。软件模块可驻存于RAM存储器、快闪存储器、ROM 存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可装卸式磁盘、CD-ROM或此项技术中已知的任何其它形式的存储媒体中。示范性存储媒体耦合到处理器，使得处理器可从存储媒体读取信息及将信息写入到存储媒体。在替代方案中，存储媒体可与处理器成一体式。处理器及存储媒体可驻存于ASIC中。ASIC可驻存于用户终端中。在替代方案中，处理器及存储媒体可作为离散组件而驻存于用户终端中。提供对本发明的先前描述以使所属领域的任何技术人员能够制作或使用本发明。 所属领域的技术人员将容易明白对本发明的各种修改，且本文所定义的一般原理可在不脱离本发明的范围的情况下应用于其它变型。因此，本发明不希望限于本文所描述的实例及设计，而是应被赋予与本文所揭示的原理及新颖特征一致的最广范围。
权利要求
1.一种操作可在选定切换速率设定下操作的功率放大器及可在选定频率响应设定下操作的可编程数字滤波器的方法，其包含识别传入音频信号的当前带宽；及基于所述当前带宽而自适应地选择切换速率设定及频率响应设定。
2.根据权利要求1所述的方法，其中选择所述频率响应设定以便针对对应带宽、取样率设定及切换频率设定而减少所述功率放大器中的噪声折叠。
3.根据权利要求1所述的方法，其中所述功率放大器为D类放大器。
4.根据权利要求1所述的方法，其中所述可编程数字滤波器为可配置FIR滤波器。
5.根据权利要求1所述的方法，其中所述可编程数字滤波器及所述功率放大器位于单一集成电路IC中。
6.根据权利要求1所述的方法，其中所述自适应地选择进一步包括选择取样率设定。
7.根据权利要求1所述的方法，其中所述自适应地选择进一步包括针对单端或差分系统信号进行配置。
8.一种用于操作可在选定切换速率设定下操作的功率放大器及可在选定频率响应设定下操作的可编程数字滤波器的处理器装置，其包含用于识别传入音频信号的选定带宽的装置；及用于基于所述带宽而自适应地选择切换速率设定及频率响应设定的装置。
9.根据权利要求1所述的处理器装置，其中所述频率响应设定经选择以便针对对应带宽、取样率设定及切换频率设定而减少所述功率放大器中的噪声折叠。
10.根据权利要求7所述的处理器装置，其中所述功率放大器为D类放大器。
11.根据权利要求7所述的处理器装置，其中所述可编程数字滤波器为可配置HR滤波
12.根据权利要求7所述的处理器装置，其中所述处理器装置为IC。
13.根据权利要求7所述的处理器装置，其中所述功率放大器及所述可编程数字滤波器位于单一 IC中。
14.根据权利要求7所述的处理器装置，其中所述处理器装置针对单端或差分系统信号而进行配置。
15.一种可编程放大器系统，其具有分别响应于多个频率响应设定及切换频率设定的可编程数字滤波器及功率放大器，每一频率响应设定及切换频率设定由处理器装置自适应地选择以与传入音频信号的带宽相匹配。
16.根据权利要求13所述的可编程放大器系统，其中所述频率响应设定经选择以便针对对应带宽、取样率设定及切换频率设定而减少所述功率放大器中的噪声折叠。
17.根据权利要求13所述的可编程放大器系统，其中所述功率放大器为D类放大器。
18.根据权利要求13所述的可编程放大器系统，其中所述可编程数字滤波器为可配置 HR滤波器。
19.根据权利要求13所述的可编程放大器系统，其中所述可编程放大器系统为IC。
20.根据权利要求13所述的可编程放大器系统，其进一步包含用于对进入所述功率放大器的高频率噪声分量进行滤波的低通滤波器。
21.根据权利要求13所述的可编程放大器系统，其中所述可编程放大器系统进一步包括针对单端或差分系统信号而进行配置。
22.一种用于存储指令的计算机程序产品，所述指令供在经配置以操作可在选定切换速率设定下操作的功率放大器及可在选定频率响应设定下操作的可编程数字滤波器的处理器装置中使用，以致使所述处理器装置识别传入音频信号的选定带宽；且基于所述带宽而自适应地选择切换速率设定及频率响应设定。
23.根据权利要求19所述的计算机程序产品，其中所述频率响应设定经选择以便针对对应带宽、取样率设定及切换频率设定而减少所述功率放大器中的噪声折叠。
全文摘要
本发明提供一种改进的功率放大器系统。所述功率放大器系统包括可编程数字滤波器及功率放大器，其各自分别响应于多个频率响应设定及切换频率设定。由处理器装置自适应地选择每一频率响应设定及切换频率设定，以与传入音频信号的带宽相匹配。所述处理器装置识别传入音频信号的当前带宽，且基于所述当前带宽而自适应地选择切换速率设定及频率响应设定。选择所述频率响应设定以便针对对应带宽、取样率设定及切换频率设定而减少所述功率放大器中的噪声折叠。
文档编号H03F3/217GK102356544SQ201080012765
公开日2012年2月15日 申请日期2010年3月18日 优先权日2009年3月19日
发明者苗国庆, 赛福拉·巴扎亚尼, 马特·司恩科 申请人:高通股份有限公司