本公开涉及cmos级联放大器，并且具体地涉及用于调整在cmos级联放大器中的静态电流的架构和方法。
背景技术：
级联放大器是由跨导放大器组成的两级放大器，跨导放大器后面有电流缓冲器，所述两级放大器具有高输入输出隔离、高输入阻抗、高输出阻抗、高增益等。cmos级联放大器通常被用作rf前端装置的一部分，例如cmosrf低噪声放大器（lna）。
附图说明
将在下面仅作为示例描述电路、设备和/或方法的一些示例。在该上下文中，将对附图进行参照。
图1示出根据本公开的一个实施例的cmos级联放大器100的简化方框图。
图2示出根据本公开的一个实施例的cmos级联放大器200的示例性实现方式。
图3示出根据本公开的一个实施例的包括第一晶体管322和第二可切换晶体管320的cmos级联放大器300的示例性实现方式。
图4示出根据本公开的一个实施例的晶体管开关400的示例性实现方式。
图5示出根据本公开的一个实施例的包括多个级联对的cmos级联放大器500的示例性实现方式。
图6示出根据本公开的一个实施例的针对多个频带优化的cmos级联放大器600的示例性实现方式。
图7示出根据本公开的另一实施例的针对多个频带优化的cmos级联放大器700的示例性实现方式。
图8示出根据本公开的另一实施例的针对多个频带优化的cmos级联放大器800的示例性实现方式。
图9示出根据本公开的一个实施例的用于实现cmos级联放大器中的最佳静态电流控制的方法900的流程图。
具体实施方式
级联放大器具有与其关联的静态电流，所述静态电流是当没有输入信号被施加于级联放大器的输入端子时的级联放大器中的驻流。静态电流对级联放大器的输出功率、增益、最佳输出阻抗匹配等具有直接影响。在一些实例中，级联放大器的静态电流被调整以便调整增益、功率耗散等。例如通过使用电流镜偏置电路，能够按照参考电流调整静态电流。电流镜偏置电路允许基于可调整参考电流调整静态电流。然而，静态电流直接与晶体管的尺寸相关，并且对于给定晶体管尺寸，静态电流具有最佳范围。在静态电流的最佳范围之外操作级联放大器能够导致不合期望的输出。例如，对于给定晶体管尺寸的太低的静态电流能够引起强非线性、噪声增加和高温度相关性。因此，通常仅在针对给定晶体管尺寸的最佳范围内调整静态电流，这大大限制了调整静态电流以便调整级联放大器中的增益、功率耗散等的可能性。
在本公开的一个实施例中，一种cmos级联放大器包括级联电路，所述级联电路包括多个并联支路，每个支路包括形成级联对的串联连接的第一可切换晶体管和第二晶体管，其中所述级联电路被配置为放大输入信号。级联放大器还包括：偏置电路，被配置为通过将偏置电压提供给级联电路中的多个支路中的每个支路中的第二晶体管来偏置级联电路。另外，级联放大器包括：开关控制电路，被配置为基于通过提供接通一个或多个激活的支路中的第一可切换晶体管的开关控制信号来选择性地激活多个支路而控制级联电路中的静态电流。
在本公开的一个实施例中，一种级联装置包括：级联电路，包括串联连接的第一可切换电路和第二电路，所述级联电路被配置为放大输入信号。所述级联装置还包括：偏置电路，被配置为将偏置电压提供给级联装置；和开关控制电路，被配置为提供选择性地激活级联电路的开关控制信号。
在本公开的另一实施例中，一种用于cmos级联放大器中的电流控制的方法包括：提供级联电路，所述级联电路包括多个并联支路，每个支路包括形成级联对的串联连接的第一晶体管和第二晶体管。该方法还包括：通过使用偏置电路将偏置电压提供给级联电路中的多个支路中的每个支路中的第二晶体管来偏置级联电路；以及基于通过使用开关控制电路接通一个或多个激活的支路中的第一晶体管来选择性地激活多个支路而控制级联电路中的静态电流。
现在将参照附图各图描述本公开，其中相同的标号始终被用于指代相同的元件，并且其中图示的结构和装置未必按照比例绘制。如本文中所用的，术语“电路”、“部件”、“系统”、“单元”、“元件”等旨在指代计算机相关的实体、硬件、软件（例如，在执行中）和/或固件。例如，电路或类似术语能够是处理器、在处理器上运行的进程、控制器、对象、可执行程序、存储装置和/或具有处理装置的计算机。本文中能够描述一组元件或一组其它单元，其中术语“组”能够被解释为“一个或多个”。
作为另一示例，电路或类似术语能够是具有通过由电路或电子电路操作的机械部分提供的特定功能的设备，其中所述电路或电子电路能够由一个或多个处理器所执行的软件应用或固件应用操作。一个或多个处理器能够位于所述设备的内部或外部，并且能够执行软件或固件应用的至少一部分。作为又一示例，单元能够是在没有机械部分的情况下通过电子部件提供特定功能的设备；电子部件能够在其中包括一个或多个处理器以执行至少部分地提供所述电子部件的功能的软件和/或固件。
将理解的是，当元件被称为“连接”或“耦合”到另一元件时，它可直接连接或耦合到所述另一元件，或者可存在中间元件。相比之下，当元件被称为“直接连接”或“直接耦合”到另一元件时，不存在中间元件。用于描述元件之间的关系的其它词语应该被以相同的方式解释（例如，“位于…之间”与“直接位于…之间”、“相邻”与“直接相邻”等）。
示例性词语的使用旨在以具体方式提供概念。本文中使用的术语仅用于描述特定示例的目的，并且不旨在限制示例。如本文中所使用，单数形式“一”、“一个”和“该”也旨在包括复数形式，除非上下文清楚地另外指示。还将理解的是，术语“包含”、“包含着”、“包括”和/或“包括着”当在本文中使用时指定存在所陈述的特征、整数、步骤、操作、元件和/或部件，但不排除存在或添加一个或多个其它特征、整数、步骤、操作、元件、部件和/或其组合。
在下面的描述中，阐述多个细节以提供对本公开的实施例的更彻底解释。然而，对于本领域技术人员而言将清楚的是，可在没有这些特定细节的情况下实践本公开的实施例。在其它实例中，以方框图形式而非详细地示出公知结构和装置，以便避免使本公开的实施例模糊。另外，以下描述的不同实施例的特征可彼此组合，除非另外具体地指出。
如以上所指示，静态电流对级联放大器的输出功率、增益、最佳输出阻抗匹配等有影响。静态电流能够被调整以便调整级联放大器中的增益、功耗等。例如，在无线通信装置中，当移动蜂窝电话不断地移动并且改变其与基站的距离时，用于保持与基站的通信的功率可能需要随着基站和蜂窝电话之间的距离增加而增加。另一方面，当蜂窝电话靠近基站时，对于短程通信，输出功率可减小。通常通过使用具有可调整参考电流的电流镜偏置电路来调整级联放大器中的静态电流。由于级联放大器中的晶体管被设计用于特定宽长比（w/l）尺寸，所以静态电流可被调整为对于该特定w/l尺寸而言并非最佳的值，从而可能引起强非线性、噪声增加、高温度相关性以及甚至对晶体管的损害。在本公开中，提出一种用于cmos级联放大器中的静态电流的最佳控制的架构。特别地，通过在级联放大器中集成开关功能，而非通过调整电流镜偏置电路中的参考电流，实现静态电流控制。
在下面的描述中，将关于cmos级联放大器中的静态电流控制更详细地描述和解释示例。特别地，在一个实施例中，描述一种包括可切换晶体管的级联放大器。
图1描绘根据本公开的一个实施例的cmos级联放大器100的简化方框图。在一些实施例中，cmos级联放大器100（例如，cmosrf低噪声放大器（lna））能够是无线通信装置的rf前端的一部分。在一些实施例中，cmos级联放大器100被配置为在cmos级联放大器100的输入端口113接收输入信号112并且在cmos级联放大器100的输出端口117提供输出信号118，输出信号118通常是输入信号112的放大版本。在一个实施例中，cmos级联放大器100包括输入匹配电路102、级联电路104和输出电路106。另外，cmos级联放大器100包括耦合到级联电路104的偏置电路108、开关控制电路110和电感器（未示出）。输入匹配电路102被配置为接收输入信号112并且生成匹配输入信号114。在一些实施例中，输入匹配电路102被配置为提供输入阻抗匹配。
级联电路104被配置为接收匹配输入信号114并且生成放大输入信号116。在一些实施例中，级联电路104包括级联放大器，所述级联放大器是包括跨导放大器的两级电路，所述跨导放大器后面有缓冲放大器，从而形成级联对。在一些实现方式中，级联电路104的输入级是fet共源放大器，并且输入电压（例如，匹配输入信号114）被施加于级联电路104的栅极。输出级是由输入级驱动的fet共栅放大器。在一些实施例中，级联电路104的输入级和输出级各自包括彼此串联连接的单个晶体管，从而形成级联对。在一些实施例中，开关功能被合并在级联电路104的输出级内，也就是说，能够在fet共栅放大器内实现开关功能，从而使得可基于控制信号对该放大器执行切换。另外，在一些实施例中，包括fet共源放大器和fet共栅放大器的级联对的总晶体管尺寸被分成多个部分，由此形成具有较小晶体管宽度的多个级联对。在一些实施例中，级联对内的每个晶体管包括单个晶体管；然而，在其它实施例中，级联对内的每个晶体管能够包括堆叠晶体管，所述堆叠晶体管包括多个串联连接的晶体管。级联电路104具有与其关联的最佳静态电流，所述最佳静态电流基于级联电路的总晶体管尺寸来确定。
输出电路106被配置为从级联电路104接收放大输入信号116，并且生成输出信号118，输出信号118通常是放大输入信号116的处理版本。在一些实施例中，输出电路106耦合到输出级（即，级联电路106的fet共栅放大器）的漏极端子。在一些实施例中，输出电路106被配置为提供输出阻抗匹配。偏置电路108被配置为向级联电路104提供偏置信号120以便将级联电路104偏置到最佳操作点，例如针对给定晶体管尺寸的静态电流的最佳或预定值。在一些实施例中，偏置电路108包括电流镜电路，所述电流镜电路包括耦合到级联电路104的输入级的电流镜晶体管。在一些实施例中，电流镜晶体管具有与它关联的可调整参考电流，所述可调整参考电流能够被调整以调整/设置静态电流。在一些实施例中，电流镜晶体管能够包括堆叠晶体管，所述堆叠晶体管包括多个串联连接的晶体管。
开关控制电路110被配置为提供开关控制信号122以选择性地接通和断开级联电路104中的可切换fet共栅放大器。在一些实施例中，开关控制电路110被配置为将开关控制信号122提供给可切换fet共栅放大器的栅极端子。在一些实施例中，开关控制电路110还被配置为提供开关控制信号122以调整由输入匹配电路102提供的输入阻抗。在一些实施例中，开关控制电路110包括电平转换器电路，所述电平转换器电路被配置为将逻辑信号转换成正电压或负电压。
图2描绘根据本公开的一个实施例的cmos级联放大器200的示例性实现方式。cmos级联放大器200包括输入匹配电路202、级联电路204和输出电路206。另外，cmos级联放大器200包括耦合到级联电路204的偏置电路208和开关控制电路210。输入匹配电路202被配置为接收输入信号212并且生成匹配输入信号218。在一个实施例中，输入匹配电路202包括与电容器cdcblock216串联的电感器lmatch214，然而，输入匹配电路202的其它实现方式也有可能。在一些实施例中，输入匹配电路202被配置为提供输入阻抗匹配。
级联电路204被配置为接收匹配输入信号218并且生成放大输入信号219。级联电路204包括：第一电路222，被配置为在第一电路222的输入接收匹配输入信号218；和第二可切换电路220，被配置为基于匹配输入信号218在第二可切换电路220的输出提供放大输入信号219。在一些实现方式中，级联电路204的第一电路222包括第一晶体管，并且级联电路204的第二可切换电路220包括第二可切换晶体管，从而形成级联对。在一些实现方式中，第一晶体管包括以共源极（cs）配置的晶体管，并且第二可切换晶体管包括以共栅极（cg）配置的晶体管。在一些实施例中，包括第一晶体管和第二可切换晶体管的级联对的总晶体管尺寸被分成多个部分，由此在并联支路中形成多个级联对，每个支路包括级联对，所述级联对包括具有较小晶体管宽度的第一晶体管和第二可切换晶体管。在一些实施例中，每个支路中的包括第一晶体管和第二可切换晶体管的级联对具有相等的w/l尺寸。在其它实施例中，每个支路中的包括第一晶体管和第二可切换晶体管的级联对具有加权w/l尺寸。cmos级联放大器200还包括耦合到级联电路204的电感器ldeg236，电感器ldeg236被配置为提高cmos级联放大器200的增益和噪声性能。在一些实施例中，电感器ldeg236耦合到级联电路204的第一电路222。
输出电路206被配置为从级联电路204接收放大输入信号219，并且生成输出信号228，输出信号228通常是放大输入信号219的处理版本。在一些实施例中，输出电路206耦合到第二可切换电路220的输出端子，例如级联电路206的第二可切换晶体管的漏极端子。在一个实施例中，输出电路206包括彼此耦合的电感器ltank224和电容器ctank226。然而，在其它实施例中，输出电路206能够被以不同方式实现。在一些实施例中，输出电路206被配置为提供输出阻抗匹配。
偏置电路208被配置为向级联电路204提供偏置信号217以便将级联电路204偏置到最佳操作点，例如针对给定晶体管尺寸的静态电流的最佳值。偏置电路208包括电流镜电路，所述电流镜电路包括耦合到级联电路204的第一电路222的电流镜晶体管209。另外，偏置电路208包括耦合到偏置信号217的信号路径的第一电阻器r1234和第二电阻器r2232。电流镜晶体管209具有与它关联的可调整参考电流230，所述可调整参考电流230能够被调整以将静态电流设置为最佳值。在一些实施例中，电流镜晶体管209包括单个晶体管，然而，在其它实施例中，电流镜晶体管209能够包括堆叠晶体管，所述堆叠晶体管包括多个串联连接的晶体管。替代地，在其它实施例中，偏置电路208能够被以不同方式实现。
开关控制电路210被配置为提供开关控制信号211以选择性地接通和断开级联电路204中的第二可切换电路220，由此激活和停用级联电路204。开关控制电路210被配置为在两种模式（也就是说，接通模式和断开模式）下操作cmos级联放大器200。在接通模式下，第二可切换电路220接通，由此激活级联电路204。在断开模式下，第二可切换电路220断开，由此停用级联电路204。
图3示出根据本公开的一个实施例的包括第一晶体管322和第二可切换晶体管320的cmos级联放大器300的示例性实现方式。图3中的cmos级联放大器300类似于图2中的cmos级联放大器200，其中级联电路204由级联电路304替换，级联电路304包括第一晶体管322和第二可切换晶体管322。cmos级联放大器300包括输入匹配电路302、级联电路304和输出电路306。另外，cmos级联放大器300包括耦合到级联电路304的偏置电路308和开关控制电路310。输入匹配电路302被配置为接收输入信号312，并且生成匹配输入信号318。在一个实施例中，输入匹配电路302包括与电容器cdcblock316串联的电感器lmatch314，然而，输入匹配电路302的其它实现方式也有可能。
级联电路304被配置为接收匹配输入信号318并且生成放大输入信号319。级联电路304包括以共源极（cs）配置的第一晶体管322，第一晶体管322被配置为在第一晶体管322的栅极端子321接收匹配输入信号318。另外，级联电路304包括以共栅极配置的第二可切换晶体管320，第二可切换晶体管320与第一晶体管322串联，从而形成级联对，并且第二可切换晶体管320被配置为基于匹配输入信号318在第二可切换晶体管320的漏极端子323提供放大输入信号319。cmos级联放大器300还包括耦合到级联电路304的第一晶体管322的源极端子325的电感器ldeg336，电感器ldeg336被配置为提高cmos级联放大器300的增益和噪声性能。
输出电路306被配置为从级联电路304接收放大输入信号319，并且生成输出信号328，输出信号328通常是放大输入信号319的处理版本。输出电路306耦合到级联电路306的第二可切换晶体管320的漏极端子323。在一个实施例中，输出电路306包括彼此耦合的电感器ltank324和电容器ctank326。然而，在其它实施例中，输出电路306能够被以不同方式实现。在一些实施例中，输出电路306被配置为提供输出阻抗匹配。偏置电路308被配置为向级联电路304提供偏置信号317以便将级联电路304偏置到最佳操作点，例如静态电流的最佳值。偏置电路308包括电流镜电路，所述电流镜电路包括耦合到级联电路304的第一晶体管322的栅极端子321的电流镜晶体管309。另外，偏置电路308包括耦合到偏置信号317的信号路径的第一电阻器r1334和第二电阻器r2332。电流镜晶体管309具有与它关联的可调整参考电流330，所述可调整参考电流330能够被调整以将静态电流设置为最佳值。在一些实施例中，电流镜晶体管309包括单个晶体管，然而，在其它实施例中，电流镜晶体管309能够包括多个堆叠电流镜晶体管。替代地，在其它实施例中，偏置电路308能够被以不同方式实现，诸如堆叠电流镜或威尔逊电流镜实现。
开关控制电路310被配置为提供开关控制信号311以选择性地接通和断开级联电路304中的第二可切换晶体管320，由此激活和停用级联电路304。开关控制电路310被配置为在两种模式（也就是说，接通模式和断开模式）下操作cmos级联放大器300。在接通模式下，第二可切换晶体管320接通，由此激活级联电路304。在断开模式下，第二可切换晶体管320断开，由此停用级联电路304。在一些实施例中，开关控制电路310包括电平转换器电路，所述电平转换器电路被配置为将逻辑信号转换成正电压或负电压。
图4示出根据本公开的一个实施例的晶体管开关400的示例性实现方式。在一些实施例中，类似于图4中的晶体管开关400，能够实现图3中的第二可切换晶体管320。晶体管开关400包括晶体管，例如nmos晶体管，所述nmos晶体管包括栅极端子402、源极端子404、漏极端子406和体端子408。为了能够实现晶体管开关400的开关功能，通过将负电压提供给体端子408来禁用基底体二极管ddb410和dsb412。禁用基底体二极管ddb410和dsb412减少晶体管开关400的寄生电容，并且也允许使用堆叠射频（rf）晶体管。在一些实施例中，晶体管开关400包括堆叠晶体管，所述堆叠晶体管包括多个串联连接的晶体管。另外，通过提供例如负电压给栅极端子402来断开晶体管开关400，并且通过提供正电压给栅极端子402来接通晶体管开关400。在一些实施例中，能够通过绝缘体上硅（soi）过程实现晶体管开关400，其中晶体管开关400的主体而不是整体（bulk）被偏置。
图5示出根据本公开的一个实施例的包括多个级联对的cmos级联放大器500的示例性实现方式。图5中的cmos级联放大器500类似于图3中的cmos级联放大器300，其中包括第一晶体管322和第二可切换晶体管320的级联对的总晶体管尺寸被分成多个部分，由此形成多个级联对，每个级联对包括具有较小晶体管宽度的第一晶体管和第二可切换晶体管。在图5的实施例中，级联电路504包括3个级联对，即c1、c2和c3，然而，在其它实施例中，级联电路504能够包括任何数量的级联对。cmos级联放大器500包括输入匹配电路502、级联电路504和输出电路506。另外，cmos级联放大器500包括耦合到级联电路504的偏置电路508和开关控制电路510。输入匹配电路502被配置为接收输入信号512并且生成匹配输入信号518。在一个实现方式中，输入匹配电路502包括与电容器cdcblock516串联的电感器lmatch514，然而，输入匹配电路502的其它实现方式也有可能。
级联电路504被配置为接收匹配输入信号518，并且生成放大输入信号519，放大输入信号519是匹配输入信号518的放大版本。级联电路504包括第一级联对c1，第一级联对c1包括：以共源极（cs）配置的第一晶体管522a，被配置为在第一晶体管522a的栅极端子接收匹配输入信号518；和以共栅极（cg）配置的第二可切换晶体管520a，与第一晶体管522a串联。级联电路504还包括第二级联对c2，第二级联对c2包括：以cs配置的第一晶体管522b，被配置为在第一晶体管522b的栅极端子接收匹配输入信号518；和以cg配置的第二可切换晶体管520b，与第一晶体管522b串联。另外，级联电路504包括第三级联对c3，第三级联对c3包括：以cs配置的第一晶体管522c，被配置为在第一晶体管522c的栅极端子接收匹配输入信号518；和以cg配置的第二可切换晶体管520c，与第一晶体管522c串联。在一些实施例中，级联对c1、c2和c3被布置在并联支路中。在一些实施例中，级联对c1、c2和c3具有相等的w/l尺寸。在其它实施例中，级联对c1、c2和c3具有加权w/l尺寸。cmos级联放大器500还包括电感器ldeg536，电感器ldeg536分别耦合到级联电路504的第一晶体管522a、522b和522c中的每个第一晶体管的源极端子325。在一些实施例中，电感器ldeg536被配置为提高cmos级联放大器500的增益和噪声性能。
输出电路506被配置为从级联电路504接收放大输入信号519，并且生成输出信号528，输出信号528通常是放大输入信号519的处理版本。输出电路506分别耦合到级联电路506的第二可切换晶体管520a、520b和520c中的每个第二可切换晶体管的漏极端子。在一个实施例中，输出电路506包括彼此耦合的电感器ltank524和电容器ctank526。然而，在其它实施例中，输出电路506能够被以不同方式实现。在一些实施例中，输出电路506被配置为提供输出阻抗匹配。
偏置电路508被配置为分别向级联电路504的第一晶体管522a、522b和522c中的每个第一晶体管的栅极端子提供偏置信号517以便将级联电路504偏置到预定（例如，最佳）操作点，例如静态电流的最佳值。在一些实施例中，偏置电路508包括电流镜电路，所述电流镜电路包括分别耦合到级联电路504的第一晶体管522a、522b和522c中的每个第一晶体管的栅极端子的电流镜晶体管509。另外，偏置电路508包括耦合到偏置信号517的信号路径的第一电阻器r1534和第二电阻器r2532。在一个实施例中，电流镜晶体管509具有与它关联的可调整参考电流iref530。在一些实施例中，可调整参考电流530被调整以便针对所有级联对的完整晶体管宽度设置最佳/预定静态电流。根据各级联对的晶体管宽度，级联电路504中的每个级联对具有与它关联的最佳静态电流。由于级联对c1、c2和c2中的每个级联对中的第一晶体管522a、522b和522c分别接收相同的偏置信号517，所以每个级联对的静态电流与它的个体宽度成比例。在这种实施例中，通过选择性地停用级联对c1、c2和c3来调整cmos级联放大器500的静态电流，因为断开一个或多个级联对仍然使剩余级联对处于相同的操作模式。因此，在这种实施例中，通过分别选择性地断开级联对c1、c2和c3中的每个级联对中的第二可切换晶体管520a、520b和520c，而非通过如传统方案中进行的那样调整参考电流iref530，能够调整静态电流。在一些实施例中，电流镜晶体管509包括单个晶体管，然而，在其它实施例中，电流镜晶体管509能够包括堆叠晶体管，所述堆叠晶体管包括多个串联连接的晶体管。替代地，在其它实施例中，偏置电路508能够被以不同方式实现。
开关控制电路510被配置为提供开关控制信号511a、511b和511c以分别选择性地接通和断开级联电路504中的第二可切换晶体管520a、520b和520c，由此个别地激活和停用级联电路504的各级联对c1、c2和c3。选择性地接通第二可切换晶体管520a、520b和520c包括分别个别地接通级联对c1、c2和c3中的第二可切换晶体管520a、520b和520c中的一个或多个第二可切换晶体管。开关控制电路510被配置为在两种模式（也就是说，接通模式和断开模式）下个别地操作cmos级联放大器500的级联对c1、c2和c3中的每个级联对。在接通模式下，各级联对的第二可切换晶体管接通，由此激活各级联对。在断开模式下，各级联对的第二可切换晶体管断开，由此停用各级联对。
图6示出根据本公开的一个实施例的针对多个频带优化的cmos级联放大器600的示例性实现方式。图6中的cmos级联放大器600类似于图5中的cmos级联放大器500，包括输入匹配电路602、级联电路604和输出电路606。另外，cmos级联放大器600包括耦合到级联电路604的偏置电路608、开关控制电路610和电感器ldeg636。cmos级联放大器600允许关于操作频率的晶体管尺寸的自适应调整。例如，较低频带为了最佳操作而需要较大晶体管宽度，并且较高频带为了最佳操作而需要较小晶体管宽度。因此，如参照图5所解释基于开关控制信号611a、611b和611c选择性地断开一个或多个级联对能够实现cmos级联放大器600在各种频带中的操作。另外，在一些实施例中，cmos级联放大器600的输入阻抗能够被调整以便匹配不同频带。在一些实施例中，通过使用可调谐输入匹配电路（例如，在并联支路中包括可选择电容器616a和616b的图6的输入匹配电路602）来实现调谐输入阻抗。在一些实施例中，通过基于来自开关控制电路610的开关控制信号（例如，611b和611c）分别选择性地接通开关617a和617b来选择性地激活电容器616a和616b。在一些实施例中，输入匹配电路602还包括附加的电容器619a和619b，附加的电容器619a和619b被配置为分别向开关617a和617b提供无dc漏极/源极电压。仅当在输入信号612中存在dc成分时，需要附加的电容器619a和619b。另外，为了针对各种频带优化cmos级联放大器600的操作，在一些实施例中，电感器ldeg636被提供有多个抽头t1、t2、t3等，其中每个抽头对应于多个级联对中的各级联对的源极端子。
图7示出根据本公开的另一实施例的针对多个频带优化的cmos级联放大器700的示例性实现方式。图7中的cmos级联放大器700类似于图6中的cmos级联放大器600，具有针对输入匹配电路602的替代实现方式。图7中的输入匹配电路702包括多个串联连接的可选择电容器（例如，716a和716），通过基于来自开关控制电路710的开关控制信号（例如，711c和711b）分别选择性地断开开关717a和717b来选择性地激活所述多个串联连接的可选择电容器。在一些实施例中，输入匹配电路702还包括附加的电容器716c，附加的电容器716c被配置为向开关717a和717b提供无dc漏极/源极电压。仅当在输入信号712中存在dc成分时，需要附加的电容器716c。在其它实施例中，输入匹配电路702的替代实现方式也有可能。
图8示出根据本公开的另一实施例的针对多个频带优化的cmos级联放大器800的示例性实现方式。图8中的cmos级联放大器800类似于图7中的cmos级联放大器700，具有针对输入匹配电路702的替代实现方式。图8中的输入匹配电路802包括可调谐电感器lmatch814，所述可调谐电感器lmatch814被配置为基于分接电感器814提供可变电感。另外，输入匹配电路802包括串联的多个可选择电容器（例如，816a、816b和816c），通过基于来自开关控制电路810的开关控制信号（例如，811c、811b和811a）分别选择性地断开开关817a、817b和817c来选择性地激活所述多个可选择电容器。在一些实施例中，可调谐电感器lmatch814的电感器抽头t对应于串联的多个可选择电容器的输入端子819。在一些实施例中，输入匹配电路802还包括附加的电容器816，附加的电容器816被配置为向开关817a、817b和817c提供无dc漏极/源极电压。仅当在输入信号812中存在dc成分时，需要附加的电容器816。输入匹配电路802描绘可调谐电感器814的一个非限制性实现方式，然而，在其它实施例中，可调谐电感器814的替代实现方式也有可能。
图9示出根据本公开的一个实施例的用于实现cmos级联放大器中的最佳静态电流控制的方法900的流程图。本文中关于图5的cmos级联放大器500描述方法900。在902处，提供级联电路504，级联电路504包括多个并联支路，每个支路包括级联对，所述级联对包括彼此串联连接的第一晶体管（例如，522a、522b和522c）和第二可切换晶体管（例如，520a、520b和520）。在904处，通过使用偏置电路508将偏置信号517提供给级联电路504中的多个支路中的每个支路中的级联对的第一晶体管（例如，522a、522b和522c），级联电路504被偏置到例如最佳操作点以便获得预定静态电流。在一些实施例中，基于所有级联对c1、c2和c3的晶体管的总晶体管尺寸确定预定静态电流。在906处，基于通过使用开关控制电路510接通一个或多个激活的支路中的第二可切换晶体管（例如，520a、520和520c）来选择性地激活包括级联对的多个支路，控制级联电路504中的静态电流。
尽管所述方法在以下被图示和描述为一系列动作或事件，但将领会的是，不应该以限制性意义解释这种动作或事件的图示的排序。例如，一些动作可按照不同次序发生，和/或与除了本文中图示和/或描述的动作或事件之外的其它动作或事件同时发生。另外，本文中可能并不需要所有图示的动作来实现本公开的一个或多个方面或实施例。而且，可在一个或多个分开的动作和/或阶段中执行本文中描绘的一个或多个动作。
尽管已关于一个或多个实现方式图示和描述了本发明，但可在不脱离所附权利要求的精神和范围的情况下对图示的示例做出改变和/或修改。特别地，关于由上述部件或结构（组件、装置、电路、系统等）执行的各种功能，用于描述这种部件的术语（包括对“设备”的提及）旨在对应于（除非另外指示）执行描述的部件的指定功能的任何部件或结构（即，其在功能上等同），即使不在结构上等同于执行在本发明的本文中图示的示例性实现方式中的功能的所公开的结构。
能够利用以下各项实现或执行结合本文中公开的方面描述的各种说明性逻辑、逻辑块、模块和电路：通用处理器、数字信号处理器（dsp）、专用集成电路（asic）、现场可编程门阵列（fpga）或其它可编程逻辑器件、分立门或晶体管逻辑、分立硬件部件或被设计为执行本文中描述的功能的其任何组合。通用处理器能够是微处理器，但在替代方案中，处理器能够是任何常规处理器、控制器、微控制器或状态机。
主题公开的图示的实施例的以上描述（包括在摘要中描述的内容）并不意图是穷尽的，或将公开的实施例限制于公开的精确形式。尽管本文中为了说明性目的而描述了特定实施例和示例，但视为落在这种实施例和示例的范围内的各种修改是有可能的，如相关领域技术人员能够意识到的那样。