专利名称：具有可变匹配电路以改进线性度的放大器的制作方法
技术领域：
本发明大体上涉及电子设备，且更特定来说涉及放大器。
背景技术：
放大器通常用于各种电子装置中以提供信号放大。有不同类型的放大器可用于不同用途。举例来说，例如蜂窝式电话的无线通信装置可包括用于双向通信的发射器和接收器。发射器可包括驱动器放大器(DA)和功率放大器(PA)，接收器可包括低噪声放大器 (LNA)，且发射器与接收器可包括可变增益放大器(VGA)。功率放大器可用于放大输入射频(RF)信号且提供适于发射的输出RF信号。功率放大器可被设计成具有大晶体管以提供高输出功率。大晶体管通常具有大的非线性输入电容，此可导致功率放大器产生失真。失真可使功率放大器的性能降级。具有较少失真的功率放大器可为十分合乎需要的。
发明内容
图1展示无线通信装置的方框图。图2展示示范性功率放大器(PA)模块。图3展示具有对PA输入电容的补偿的示范性PA模块。图4展示两个不同晶体管的输入电容对栅极电压。图5和6展示具有可变输入阻抗匹配以补偿PA输入电容的两个示范性PA模块。图7展示对于不同偏置电压的输入电容对栅极电压。图8展示图6中的PA模块的非线性性能。图9展示用于执行信号放大的过程。
具体实施例方式下文阐述的详细描述意欲作为本发明的示范性设计的描述，且无意表示可实践本发明的仅有设计。术语“示范性”在本文中用于指“充当实例、例子或说明”。本文中描述为 “示范性”的任何设计不一定被解释为比其它设计优选或有利。所述详细描述包括用于提供对本发明的示范性设计的彻底理解的目的的特定细节。所属领域的技术人员将明白，可在
4无这些特定细节的情形下实践本文所述的示范性设计。在一些情况下，以方框图形式来展示众所周知的结构和装置以便避免使本文所呈现的示范性设计的新颖性模糊不清。本文描述用于减少放大器的失真且改进放大器的线性度的技术。所述技术可用于各种类型的放大器，例如功率放大器、驱动器放大器、LNA、VGA等。所述技术还可用于各种电子装置中的放大器，所述电子装置例如为无线通信装置、蜂窝式电话、个人数字助理(PDA)、 手持式装置、无线调制解调器、膝上型计算机、无绳电话、蓝牙装置、消费型电子装置等。为了清楚起见，下文描述将所述技术用于无线通信装置中的放大器。图1展示无线通信装置100的示范性设计的方框图。在此示范性设计中，无线装置100包括数据处理器110和收发器120。收发器120包括支持双向无线通信的发射器130 和接收器150。一般来说，无线装置100可包括用于任何数目个通信系统和任何数目个频带的任何数目个发射器和任何数目个接收器。在发射路径中，数据处理器110处理待发射的数据且将模拟输出信号提供到发射器130。在发射器130内，模拟输出信号由放大器(Amp) 132放大，由低通滤波器134滤波以移除由数/模转换造成的图像，由VGA 136放大，且由混频器138从基带上变频到RF。经上变频的信号由滤波器140滤波以移除由上变频造成的图像，进一步由驱动器放大器142和功率放大器144放大，经由开关/双工器146路由，且经由天线148发射。在接收路径中，天线148接收来自基站和/或其它发射器站的信号，且提供接收的信号，所述信号经由开关/双工器146被路由且提供到接收器150。在接收器150内，所接收的信号由LNA 152放大，由带通滤波器巧4滤波，且由混频器156从RF下变频到基带。经下变频的信号由VGA 158放大，由低通滤波器160滤波，且由放大器162放大以获得模拟输入信号，所述信号被提供到数据处理器110。图1展示实施直接转换架构的发射器130和接收器150，其在一个级中在RF与基带之间对信号进行频率转换。发射器130和/或接收器150还可实施超外差式架构，所述架构在多个级中在RF与基带之间对信号进行频率转换。本机振荡器(LO)产生器170产生发射和接收LO信号且分别将其提供到混频器138和156。锁相环路(PLL) 172接收来自数据处理器110的控制信息，且将控制信号提供到LO产生器170以产生适当频率下的发射和接收LO信号。图1展示示范性收发器设计。一般来说，发射器130和接收器150中的信号的调节可由放大器、滤波器、混频器等的一个或一个以上级执行。这些电路块可与图1中所展示的配置不同地布置。此外，图1中未展示的其它电路块还可用于发射器和接收器中。举例来说，匹配电路可用于匹配图1中的各种有效电路。还可省略图1中的一些电路块。收发器120的全部或一部分可在模拟集成电路(IC)、RF IC(RFIC)、混合信号IC等上实施。举例来说，发射器130中的放大器132到功率放大器144可在RFIC上实施。驱动器放大器142 和功率放大器144还可在RFIC外部的另一 IC上实施。数据处理器110可执行无线装置100的各种功能，例如处理所发射和所接收的数据。存储器112可存储用于数据处理器110的程序代码和数据。数据处理器110可在一个或一个以上专用集成电路(ASIC)和/或其它IC上实施。本文针对减少放大器的失真和改进放大器的线性度所描述的技术可用于各种类型的放大器，例如图1所展示的放大器。为了清楚起见，下文描述的大部分涵盖功率放大器，例如图1中的功率放大器144。图2展示PA模块200的示范性设计的示意图，其可用于图1中的驱动器放大器 142和功率放大器144。PA模块200包括驱动器放大器210、匹配电路220和功率放大器 230。驱动器放大器210接收和放大传入的RF信号(Din)且提供经放大的RF信号。匹配电路220接收经放大的RF信号且将输入RF信号(RFin)提供到功率放大器230。匹配电路 220在驱动器放大器210的输出处的第一阻抗与功率放大器230的输入处的第二阻抗之间执行阻抗匹配。功率放大器230接收和放大RFin信号且提供输出RF信号(RFout)。在图2所展示的示范性设计中，功率放大器230包括N沟道金属氧化物半导体 (NMOS)晶体管232和输出电路234。NMOS晶体管232的源极耦合到电路接地，其栅极用作功率放大器230的输入，且其漏极提供RFout信号。输出电路234的一端耦合到上部电源 (Vdd)且另一端耦合到NMOS晶体管232的漏极。输出电路234可包括包含一个或一个以上电感器、电容器、MOS晶体管等的负载。输出电路234还可包括以堆叠方式与NMOS晶体管 232耦合的一个或一个以上NMOS晶体管。在此情况中，RFout信号可由堆叠中的最上NMOS 晶体管提供。经堆叠的NMOS晶体管可用于分裂RFout信号的大电压摆动，使得每一 NMOS 晶体管仅观测到电压摆动的一部分。此尤其在NMOS晶体管是以深亚微米IC工艺制造且具有低击穿电压的情况下可改进可靠性。NMOS晶体管232可为大晶体管以便提供RFout信号的高输出功率。举例来说，可能需要NMOS晶体管232以提供用于全球移动通信系统(GSM)的+33daii输出功率或用于码分多址(CDMA)的+27daii输出功率。大NMOS晶体管可具有大输入电容。图4展示图2中的NMOS晶体管232的输入/栅极电容对栅极电压的示范性曲线 412。在图4中，水平轴表示NMOS晶体管232的栅极电压，且垂直轴表示NMOS晶体管232 的输入电容。如图4所展示，NMOS晶体管232的输入电容在低栅极电压处较低，在接近阈值电压(Vt)处突然增加，且在大于阈值电压的高栅极电压处较高。阈值电压为晶体管开始接通时的电压。功率放大器230可能在阈值电压附近被偏置以便获得高效率。然而，如图4所展示，NMOS晶体管232的输入电容可能在阈值电压附近为最具非线性的。NMOS晶体管232的非线性输入电容可导致失真，此可不利地影响功率放大器230的线性度。图3展示具有对PA输入电容的补偿的PA模块202的示范性设计的示意图。PA模块202包括图2中的PA模块200中的驱动器放大器210、匹配电路220和功率放大器230。 PA模块202进一步包括P沟道金属氧化物半导体(PM0Q晶体管222，所述晶体管用于补偿功率放大器230中的NMOS晶体管232的非线性输入电容。PMOS晶体管222的栅极耦合到 NMOS晶体管232的栅极，且其源极与漏极耦合在一起且接收偏置电压(Vbias)。图4展示图4中的PMOS晶体管222的输入/栅极电容对栅极电压的示范性曲线 414。如图4所展示，PMOS晶体管222的输入电容在低栅极电压处较高，在接近阈值电压处迅速降低，且在大于阈值电压的高栅极电压处较低。PMOS晶体管222具有与NMOS晶体管 232的电容-电压(CV)曲线大致反转的CV曲线。图4还展示功率放大器230的总输入/栅极电容的示范性曲线416，所述总输入/ 栅极电容为NMOS晶体管232的输入电容与PMOS晶体管222的输入电容的总和。如图4所展示，与NMOS晶体管232的输入电容相比，总输入电容在栅极电压上的变化小得多。使用PMOS晶体管222因此可使得功率放大器230产生较少失真。然而，PMOS晶体管222可使功率放大器230的总输入电容增加2倍。功率放大器230的较高总输入电容可增加匹配电路 220的质量因子⑴)，可能需要更多来自驱动器放大器210的功率，且可能增加电路面积。图5展示具有可变输入阻抗匹配以补偿PA输入电容的PA模块500的示范性设计的示意图。PA模块500包括驱动器放大器510、可变匹配电路520和功率放大器530。驱动器放大器510接收和放大传入的RF(Din)信号且提供经放大的RF信号。匹配电路520接收经放大的RF信号且将RFin信号提供到功率放大器530。匹配电路520在驱动器放大器 510的输出处的第一阻抗(Zl)与功率放大器530的输入处的第二阻抗(Z2)之间执行阻抗匹配。功率放大器530接收和放大来自匹配电路520的RFin信号且提供RFout信号。在图5中所展示的示范性设计中，功率放大器530包括NMOS晶体管532和输出电路534，其以与图2中的匪OS晶体管232和输出电路234类似的方式耦合。在其它示范性设计中，功率放大器530可包括PMOS晶体管或某其它类型的晶体管(而非NMOS晶体管 532)以用于输入晶体管。在图5中所展示的示范性设计中，匹配电路520包括电感器5M和可变电容器 526。电感器524的一端耦合到匹配电路520的输入且另一端耦合到匹配电路520的输出。 电容器526的一端耦合到匹配电路520的输入且另一端耦合到电路/AC接地。图5展示匹配电路520的示范性拓扑，其包括串联电感器和分路输入电容器。匹配电路520还可以其它拓扑来实施。驱动器放大器510的输出处的Zl阻抗可具有固定目标值，其可为约25欧姆(Ω) 或某其它值。功率放大器530的输入处的Z2阻抗可在NMOS晶体管532的栅极具有标称偏置电压时具有低标称值(例如4欧姆或更低)。由于NMOS晶体管532的非线性输入电容， 因此Z2阻抗可具有可变值。匹配电路520可尝试使固定Zl阻抗与可变Z2阻抗匹配，以便改进驱动器放大器510和功率放大器530的线性度。图6展示具有可变输入阻抗匹配的PA模块502的示范性设计的示意图。PA模块 502包括驱动器放大器510、可变匹配电路522和功率放大器530。匹配电路522为图5中的匹配电路520的示范性设计，且包括串联电感器5 和分路可变电容器526。电感器524 的一端耦合到匹配电路522的输入(其为节点A)且另一端耦合到匹配电路522的输出。可变电容器5 用与PMOS晶体管542并联耦合的固定电容器540来实施。电容器MO的一端耦合到节点A且另一端耦合到电路/AC接地。PMOS晶体管542的栅极耦合到节点A且其源极和漏极耦合在一起并接收Vbias2电压。AC耦合电容器M4的一端耦合到驱动器放大器510的输出且另一端耦合到匹配电路522的输入。电阻器M6的一端耦合到NMOS晶体管532的栅极且另一端接收Vbiasl 电压。电容器544为AC耦合/DC阻挡电容器，其隔离节点A处的DC电压和驱动器放大器 510的输出处的DC电压。电阻器M6向NMOS晶体管532的栅极且还经由电感器524向节点A提供偏置电压Vbiasl。电感器5M和电容器5 提供驱动器放大器510的输出处的固定Zl阻抗与功率放大器530的输入处的可变Z2阻抗之间的阻抗匹配。对于图6中所展示的示范性设计，可变电容器526的总电容(Ctotal)可表示为Ctotal — CFIXED+CVAR，等式⑴其中Cfixed为固定电容器MO的电容，且
Cvae为PMOS晶体管542的电容。可变电容器5 可经设计以具有可补偿NMOS晶体管532的非线性输入电容的合适电容值范围。可通过选择电容器540的合适Cfixed值和PMOS晶体管542的合适Cvak值范围而获得此电容值范围。可通过(i)设计具有合适大小的PMOS晶体管542及(ii)相对于 NMOS晶体管532的Vbiasl电压选择PMOS晶体管542的合适Vbias2电压而获得所要的Cvak 值范围。图7展示针对不同Vbias2电压的图6中的PMOS晶体管542的输入/栅极电容对栅极电压的示范性曲线。在图7中，水平轴表示NMOS晶体管532的栅极电压。垂直轴表示 PMOS晶体管M2的输入/栅极电容。PMOS晶体管M2的栅极电压被设定为Vbiasl电压。 PMOS晶体管542的源极电压被设定为Vbias2电压。可通过相对于Vbiasl电压改变Vbias2 电压而改变PMOS晶体管M2的栅极-源极电压(Vgs)。图7展示Vgs电压分别为0. 85伏(V)、0. 95伏和1. 05伏的情况下PMOS晶体管 542的栅极电容的曲线712、714和716。如图7中所展示，曲线712、714和716具有类似形状且基本上为彼此的经移位版本。具体来说，Vgs电压为0. 85伏的曲线712可向右移位 (i) 0. 1伏以获得Vgs电压为0. 95伏的曲线714，或向右移位(ii) 0. 2伏以获得Vgs电压为 1.05伏时的曲线716。可利用两个自由度以获得对NMOS晶体管532的非线性输入电容的所要补偿。对于第一自由度，可选择Cfixed与标称Cvak的合适比率。举例来说，电容器540可经设计以具有约20微微法拉(pF)的Cfixed值，且PMOS晶体管542可经设计以具有约SpF的标称Cvak 值。还可选择电容器540和PMOS晶体管542的其它值。可用施加于PMOS晶体管542的栅极处的标称Vbiasl电压和施加于PMOS晶体管542的源极处的0伏来界定标称Cvak值。可用PMOS晶体管M2的适当大小来获得标称Cvak值。对于第二自由度，可相对于NMOS晶体管532的Vbiasl电压改变PMOS晶体管M2的Vbias2电压。此接着可改变触发补偿时所处的输出功率电平。Vbias2电压可被设定为合适值，所述值可通过在制造期间执行的校准和/或在正常操作期间进行的测量来确定。在一示范性设计中，图6中的可变匹配电路522可自动补偿功率放大器530中的
NMOS晶体管532的非线性输入电容。NMOS晶体管532的输入电容可相对于RFin信号的功
率电平变化，例如可在较高功率电平处增加并在较低功率电平处降低。PMOS晶体管542的
栅极可观测到提供到NMOS晶体管532的RFin信号。PMOS晶体管542的输入电容接着可相
对于RFin信号的功率电平变化，例如可在较高功率电平处降低和在较低功率电平处增加。
匹配电路522进行的阻抗匹配因此可随功率电平自动变化以补偿NMOS晶体管532的输入
电容随功率电平的改变。匹配电路522可以无需任何额外控制的开放式环路方式执行补 偿。在另一示范性设计中，可控制可变匹配电路522以补偿NMOS晶体管532的非线性输入电容。可产生指示NMOS晶体管532的输入电容中的改变的控制信号。举例来说，可测量(例如用功率检测器)或可计算(例如数字地)RFin或RFout信号的功率电平。所测量的功率电平可用于产生控制信号，例如使用查找表或某其它功能。接着可基于控制信号控制匹配电路522。举例来说，控制信号可用作PMOS晶体管532的Vbias2电压或可以其它方式施加。
图6展示可变匹配电路522的示范性设计，其可使固定Zl阻抗与归因于非线性PA 输入电容的可变Z2阻抗匹配。可补偿非线性PA输入电容的可变匹配电路还可以其它方式实施。在另一示范性设计中，可变电容器5 可用串联(而非如图6所展示的并联)耦合的固定电容器540和PMOS晶体管542来实施。在此示范性设计中，电容器540可具有耦合到节点A的一个输入和耦合到PMOS晶体管542的栅极的另一输入。PMOS晶体管M2的源极和漏极可耦合到电路/AC接地，且Vbias2电压可施加到PMOS晶体管542的栅极。在另一示范性设计中，可变电容器5 可仅用PMOS晶体管542来实施，且可省略固定电容器M0。 还可以其它方式实施可变匹配电路。可变匹配电路可用可变电容器实施，所述可变电容器具有可能与功率放大器的输入电容的CV曲线大致反转的CV曲线。可变匹配电路522可减少驱动器放大器510和功率放大器530的失真并改进驱动器放大器510和功率放大器530的线性度。线性度可由例如通常用于CDMA中的邻近信道泄漏比(ACLR)等各种度量定量。匹配电路522可经设计和操作以尽可能地改进放大器的线性度。图8展示具有可变匹配电路522的功率放大器530的ACLR对输出功率(Pout)的示范性曲线。执行计算机仿真，且针对施加到匹配电路522中的PMOS晶体管M2的不同 Vbias2电压来测量来自功率放大器530的RFout信号的ACLR。在图8中，水平轴表示功率放大器530的输出功率，且以相对于毫瓦(milliWatt)的分贝(dBm)为单位给出。垂直轴表示ACLR，且以低于载波的分贝(dBc)为单位给出。曲线810展示在匹配电路522中仅有固定电容器540且无PMOS晶体管M2的情况下的ACLR对输出功率。曲线812、814和816展示在匹配电路522中具有固定电容器MO 与PMOS晶体管542两者的情况下在PMOS晶体管542的Vgs电压为0. 85伏、0. 95伏和1. 05 伏时的ACLR对输出功率。如图8中所展示，在PMOS晶体管M2的Vgs电压为1. 05伏的情况下在+29dBm输出功率处可获得ACLR的约1. 5dB的改进。在PMOS晶体管M2的Vgs电压为0. 85伏的情况下在小于+23dBm输出功率处也可获得ACLR的改进。 在一示范性设计中，可针对不同输出功率电平范围向PMOS晶体管542施加不同 Vbias2电压。对于图8中所展示的实例，一个Vbias2电压可用于+23dBm或+23dBm以下的输出功率，且另一 Vbias2电压可用于+23dBm或+23dBm以上的输出功率。一般来说，任何数目个Vbias2电压可用于任何数目个输出功率电平范围。特定Vbias2电压可用于每一输出功率电平范围，且可经选择以实现最低可能的ACLR和/或基于其它准则加以选择。在另一示范性设计中，单个Vbias2电压可用于所有输出功率电平。在一示范性设计中，设备(例如无线装置、集成电路等)可包含可变匹配电路和功率放大器(例如图5中的可变匹配电路520和功率放大器530)。功率放大器可接收和放大输入RF信号，且提供输出RF信号。可变匹配电路可耦合到功率放大器且可使可变匹配电路的输入处的固定阻抗与功率放大器的输入处的可变阻抗匹配，以便改进功率放大器的线性度。功率放大器的输入处的可变阻抗可归因于相对于输入RF信号的功率电平的功率放大器的可变输入电容。设备可进一步包含耦合到可变匹配电路的驱动器放大器。驱动器放大器可接收和放大第一 RF信号，且将第二 RF信号提供到可变匹配电路。可变匹配电路的输入处的固定阻抗可等于驱动器放大器的目标输出阻抗。
在一示范性设计中，功率放大器可包含第一类型的第一晶体管(例如NMOS晶体管)。可变匹配电路可包含不同于第一类型的第二类型的第二晶体管(例如PMOS晶体管)。 第一晶体管和第二晶体管可各具有随输入RF信号的功率电平变化的输入电容。第一晶体管可具有第一 CV曲线，且第二晶体管可具有与第一 CV曲线反转的第二 CV曲线。此可允许可变匹配电路补偿第一晶体管的可变输入电容。在一示范性设计中，例如如图6中所展示，可变匹配电路可包含电感器和可变电容器。电感器可耦合于可变匹配电路的输入与输出之间。可变电容器可耦合于可变匹配电路的输入与电路/AC接地之间。可变电容器可包含第二类型的第二晶体管。可变电容器可进一步包含与第二晶体管并联耦合(例如，如图6中所展示)或与第二晶体管串联耦合的固定电容器。第二晶体管可具有(i)栅极，其接收施加到第一晶体管的栅极的第一偏置电压和 (ii)漏极和源极，其接收第二偏置电压。第二偏置电压可为(i)经选择以获得功率放大器的良好线性度的固定电压或(ii)可基于输入RF信号的功率电平而设定的可变电压。在一示范性设计中，集成电路可包含驱动器放大器、可变匹配电路和功率放大器 (例如，如图5和图6中所展示)。驱动器放大器可接收和放大第一 RF信号，且提供第二 RF 信号。可变匹配电路可耦合于驱动器放大器与功率放大器之间，且可接收第二 RF信号并提供第三RF信号。功率放大器可接收和放大第三RF信号，且提供第四RF信号。可变匹配电路可使驱动器放大器的输出处的固定阻抗与功率放大器的输入处的可变阻抗匹配，以便改进驱动器放大器和功率放大器的线性度。在一示范性设计中，功率放大器可包含第一类型的第一晶体管(例如NMOS晶体管)，且可变匹配电路可包含不同于第一类型的第二类型的第二晶体管(例如PMOS晶体管)。在一示范性设计中，可变匹配电路可包含电感器和可变电容器。电感器可耦合于可变匹配电路的输入与输出之间。可变电容器可耦合于可变匹配电路的输入与电路/AC接地之间。可变电容器可包含并联耦合的固定电容器和第二晶体管。第二晶体管可提供相对于第三RF信号的功率电平的可变电容。图9展示用于执行信号放大的过程900的示范性设计。可用驱动器放大器来放大第一 RF信号以获得用于耦合到驱动器放大器的可变匹配电路的第二 RF信号(方框912)。 可用功率放大器来放大来自可变匹配电路的输入RF信号以获得输出RF信号(方框914)。 可在可变匹配电路的输入(或驱动器放大器的输出)处的固定阻抗与功率放大器的输入处的可变阻抗之间执行阻抗匹配(方框916)。可用功率放大器中的第一晶体管放大输入RF信号。可通过改变可变匹配电路中的第二晶体管的电容以补偿第一晶体管的电容相对于输入RF信号的功率电平的改变来执行阻抗匹配。可基于输入RF信号的功率电平调整第二晶体管的偏置电压，以改进放大器的线性度。本文中所述的放大器和可变匹配电路可在IC、模拟IC、RFIC、混合信号IC、ASIC、 印刷电路板(PCB)、电子装置等上实施。还可用例如互补金属氧化物半导体(CM0S)、NM0S、 PM0S、双极结晶体管(BJT)、双极CMOS (BiCMOS)、硅锗(SiGe)、砷化镓(GaAs)等的各种IC工艺技术制造放大器和可变匹配电路。实施本文中所述的放大器和可变匹配电路的设备可为独立装置或可为较大装置
10的部分。装置可为(i)独立IC、(ii)可包括用于存储数据和/或指令的存储器IC的一个或一个以上IC的集合、(iii)RFIC，例如RF接收器(RFR)或RF发射器/接收器(RTR)、(iν) ASIC，例如移动台调制解调器(MSM)、(ν)可嵌入其它装置内的模块、(vi)接收器、蜂窝式电话、无线装置、手持机或移动单元、(vii)等。在一个或一个以上示范性设计中，所描述的功能可以硬件、软件、固件或其任何组合来实施。如果以软件实施，则可将所述功能作为一个或一个以上指令或代码而存储于计算机可读媒体上或经由计算机可读媒体进行传输。计算机可读媒体包括计算机存储媒体与通信媒体两者，通信媒体包括促进将计算机程序从一处传送到另一处的任何媒体。存储媒体可为可由计算机存取的任何可用媒体。举例来说且并非限制，所述计算机可读媒体可包含RAM、ROM、EEPROM、CD-ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或可用以载运或存储呈指令或数据结构形式的所要程序代码并可由计算机存取的任何其它媒体。而且，恰当地将任何连接称为计算机可读媒体。举例来说，如果使用同轴电缆、光纤缆线、双绞线、数字订户线(DSL)或无线技术(例如红外线、无线电和微波)而从网站、服务器或其它远程源传输软件，则同轴电缆、光纤缆线、双绞线、DSL或无线技术(例如红外线、 无线电和微波)包括于媒体的定义中。如本文中所使用，磁盘和光盘包括压缩光盘(CD)、激光光盘、光盘、数字多功能光盘(DVD)、软盘和蓝光光盘，其中磁盘通常以磁性的方式再现数据，而光盘用激光以光学方式再现数据。以上各者的组合也应包括在计算机可读媒体的范围内。提供本发明的先前描述以使所属领域的任何技术人员能够制作或使用本发明。所属领域的技术人员将容易明白对本发明的各种修改，且在不脱离本发明的范围的情况下， 本文中所定义的一般原理可适用于其它变化形式。因此，本发明无意限于本文所描述的实例和设计，而是将赋予其与本文所揭示的原理和新颖特征一致的最广范围。
权利要求
1.一种设备，其包含功率放大器，其用以接收和放大输入射频RF信号且提供输出RF信号；以及可变匹配电路，其耦合到所述功率放大器，且用以使所述可变匹配电路的输入处的固定阻抗与所述功率放大器的输入处的可变阻抗匹配。
2.根据权利要求1所述的设备，所述功率放大器的所述输入处的所述可变阻抗是归因于相对于所述输入RF信号的功率电平的所述功率放大器的可变输入电容。
3.根据权利要求1所述的设备，其进一步包含驱动器放大器，其耦合到所述可变匹配电路，且用以接收和放大第一 RF信号且将第二 RF信号提供到所述可变匹配电路。
4.根据权利要求3所述的设备，所述可变匹配电路的所述输入处的所述固定阻抗等于所述驱动器放大器的目标输出阻抗。
5.根据权利要求1所述的设备，所述功率放大器包含第一类型的第一晶体管，且所述可变匹配电路包含不同于所述第一类型的第二类型的第二晶体管。
6.根据权利要求5所述的设备，所述第一和第二晶体管中的每一者具有随所述输入RF 信号的功率电平变化的输入电容。
7.根据权利要求5所述的设备，所述第一晶体管具有第一电容-电压CV曲线，且所述第二晶体管具有作为所述第一 CV曲线反转的第二 CV曲线。
8.根据权利要求5所述的设备，所述第一晶体管包含N沟道金属氧化物半导体NMOS晶体管，且所述第二晶体管包含P沟道金属氧化物半导体PMOS晶体管。
9.根据权利要求1所述的设备，所述可变匹配电路包含电感器，其耦合于所述可变匹配电路的所述输入与所述可变匹配电路的输出之间，和可变电容器，其耦合于所述可变匹配电路的所述输入与电路接地之间。
10.根据权利要求9所述的设备，所述功率放大器包含第一类型的第一晶体管，且所述可变匹配电路中的所述可变电容器包含不同于所述第一类型的第二类型的第二晶体管。
11.根据权利要求10所述的设备，所述可变电容器进一步包含与所述第二晶体管并联耦合的固定电容器。
12.根据权利要求10所述的设备，所述可变电容器进一步包含与所述第二晶体管串联耦合的固定电容器。
13.根据权利要求10所述的设备，所述第一晶体管包含N沟道金属氧化物半导体NMOS 晶体管，且所述第二晶体管包含P沟道金属氧化物半导体PMOS晶体管。
14.根据权利要求10所述的设备，所述第二晶体管具有接收施加到所述第一晶体管的栅极的第一偏置电压的栅极，且进一步具有接收第二偏置电压的漏极和源极。
15.根据权利要求14所述的设备，所述第二偏置电压是可变的且是基于所述输入RF信号的功率电平而设定。
16.一种集成电路，其包含驱动器放大器，其用以接收和放大第一射频RF信号且提供第二 RF信号；功率放大器，其用以接收和放大第三RF信号且提供第四RF信号；以及可变匹配电路，其耦合于所述驱动器放大器与所述功率放大器之间，且用以接收所述第二 RF信号且提供所述第三RF信号，所述可变匹配电路使所述驱动器放大器的输出处的固定阻抗与所述功率放大器的输入处的可变阻抗匹配。
17.根据权利要求16所述的集成电路，所述功率放大器包含N沟道金属氧化物半导体 NMOS晶体管，且所述可变匹配电路包含P沟道金属氧化物半导体PMOS晶体管。
18.根据权利要求16所述的集成电路，所述可变匹配电路包含电感器，其耦合于所述可变匹配电路的输入与所述可变匹配电路的输出之间，和可变电容器，其耦合于所述可变匹配电路的所述输入与电路接地之间。
19.根据权利要求18所述的集成电路，所述可变匹配电路中的所述可变电容器包含并联耦合的固定电容器和晶体管，所述晶体管提供相对于所述第三RF信号的功率电平的可变电容。
20.一种信号放大方法，其包含用功率放大器放大输入射频RF信号以获得输出RF信号；以及在可变匹配电路的输入处的固定阻抗与所述功率放大器的输入处的可变阻抗之间执行阻抗匹配。
21.根据权利要求20所述的方法，其进一步包含用驱动器放大器放大第一 RF信号且将第二 RF信号提供到所述可变匹配电路。
22.根据权利要求20所述的方法，所述放大所述输入RF信号包含用所述功率放大器中的第一晶体管放大所述输入RF信号，且所述执行阻抗匹配包含改变所述可变匹配电路中的第二晶体管的电容以补偿相对于所述输入RF信号的功率电平的所述第一晶体管的电容的变化。
23.根据权利要求22所述的方法，其进一步包含基于所述输入RF信号的功率电平调整所述第二晶体管的偏置电压。
24.一种设备，其包含用于功率放大输入射频RF信号以获得输出RF信号的装置；以及用于在所述用于执行阻抗匹配的装置的输入处的固定阻抗与所述用于功率放大的装置的输入处的可变阻抗之间执行阻抗匹配的装置。
全文摘要
本发明描述用于减少失真并改进放大器的线性度的技术。在一示范性设计中，设备包括驱动器放大器、可变匹配电路和功率放大器。所述驱动器放大器放大第一RF信号且提供第二RF信号。所述可变匹配电路接收所述第二RF信号且提供第三RF信号。所述功率放大器放大所述第三RF信号且提供第四RF信号。所述可变匹配电路使所述驱动器放大器的输出处的固定阻抗与所述功率放大器的输入处的可变阻抗匹配，以便改进所述放大器的所述线性度。在一示范性设计中，所述功率放大器包括第一类型的第一晶体管(例如，NMOS晶体管)，且所述可变匹配电路包括不同于所述第一类型的第二类型的第二晶体管(例如，PMOS晶体管)。
文档编号H03F3/193GK102474227SQ201080035981
公开日2012年5月23日 申请日期2010年8月16日 优先权日2009年8月14日
发明者内森·M·普莱彻, 赵瑜 申请人:高通股份有限公司