谐振器、δσ调制器及无线通信装置的制作方法

文档序号:7520703阅读:283来源:国知局
专利名称:谐振器、δσ调制器及无线通信装置的制作方法
技术领域
本发明涉及一种谐振器,尤其涉及适用于A E调制器的谐振器。
背景技术
通常,用于模数转换器(Analog-to-DigitalConverter ADC)的 A E 调制器作为一种能够利用噪声整形技术和过采样技术实现与奈奎斯特模数转换器相比高精度且低功耗的方法已广为人知。在△ E调制器中,作为适用于高速、宽带的△ E调制器的 技术,连续时间型A E调制器已广为人知。在一般的连续时间型A E调制器中,输入信号在通过级联的n个模拟积分器之后被量化器量化,量化器的输出由n个数模转换器(Digital-to-Analog Converter DAC)进行反馈(例如参照非专利文献1、2)。通常,为了使△ E调制器的转换精度提高,需要提高环路滤波器的阶数以除去量化噪声。为了提高环路滤波器的阶数,只要将数量与阶数相对应的积分器级联即可,但是会需要很多运算放大器,导致功耗和芯片面积增大。因此,优选在^ E调制器中使用由一个运算放大器实现多阶传递函数的谐振器。作为这种谐振器,将CR串联电路连接在运算放大器的反相输入端,并将双T型陷波滤波器和另外的CR串联电路插入负反馈部分而构成的谐振器已广为人知(例如参照专利文献I)。专利文献I :日本公开特许公报特开昭62-183209号公报非专利文献I :Steven R. Norsworthy, Richard Schereier 和 Gabor C. Temes,“Delta-Sigma Data Converters Theory, Design and Simulation,,,IEEE press 1997非专利文献2 :H. Inose, Y. Yasuda, “A unity bit Coding Method by NegativeFeedback,,,Proceedings of the IEEE, Nov. 196
发明内容
-发明所要解决的技术问题-在现有技术的谐振器中,CR串联电路插入运算放大器的负反馈部分,该CR串联电路中的电容元件连接在运算放大器的输出端。因此,该电容元件成为输出负载而使运算放大器的功耗增大。而且,为了将谐振器用于△ E调制器中,需要对构成谐振器的电容元件的电荷进行放电的结构。鉴于上述问题,本发明的目的在于能够对由一个运算放大器呈现出二阶传输特性的谐振器实现低功耗化,并易于改变传输特性。-用以解决技术问题的技术方案-为了解决上述问题解,本发明采用了以下装置。首先,本发明的一个方面所涉及的谐振器包括运算放大器、连接在第一节点与运算放大器的反相输入端之间的第一电阻元件、连接在第一节点与运算放大器的非反相输出端之间的第二电阻元件、连接在第二节点与运算放大器的反相输入端之间的第一电容元件、连接在第二节点与运算放大器的非反相输出端之间的第二电容元件、连接在第一节点与第三节点之间的第三电容元件、连接在第二节点与第三节点之间的第三电阻元件、连接在第一节点与信号输入端之间的第四电阻元件、以及连接在信号输入端与运算放大器的反相输入端之间的第五电容元件。其中,使连接在第一节点上的元件并联时的总导纳(total admittance)与使连接在第二节点上的元件并联时的总导纳相等。上述谐振器还可包括连接在信号输入端与运算放大器的反相输入端之间的第五电阻元件和连接在第二节点与信号输入端之间的第四电容元件中的至少一元件。本发明的另一方面所涉及的谐振器包括运算放大器、连接在第一节点与运算放大器的反相输入端之间的第一电阻元件、连接在第一节点与运算放大器的非反相输出端之间的第二电阻元件、连接在第二节点与运算放大器的反相输入端之间的第一电容元件、连接在第二节点与运算放大器的非反相输出端之间的第二电容元件、连接在第一节点与第三节点之间的第三电容元件、连接在第二节点与第三节点之间的第三电阻元件、连接在第二节点与信号输入端之间的第四电容元件、以及连接在信号输入端与运算放大器的反相输入端之间的第五电阻元件。其中,使连接在第一节点上的元件并联时的总导纳与使连接在第 二节点上的元件并联时的总导纳相等。上述谐振器还包括连接在信号输入端与运算放大器的反相输入端之间的第五电容元件和连接在第一节点与信号输入端之间的第四电阻元件中的至少一元件。由于在上述谐振器的运算放大器的负反馈部分没有成为输出负载的CR串联电路,因此与现有技术相比能够减少功耗。而且,由于能够独立地改变传递函数的各项系数,因此能够易于设定并改变谐振器的传输特性。上述各谐振器可进一步包括能够使运算放大器的反相输入端、运算放大器的非反相输出端和第三节点短路的开关电路。这样一来,由于能够通过使该开关电路闭合而对构成谐振器的电容元件的充电电荷进行放电,因此适用于A E调制器等。-发明的效果-根据本发明,能够降低由一个运算放大器呈现出二阶传输特性的谐振器的功耗。而且,由于能够易于改变谐振器的传输特性,因此能够校正制造偏差、提高成品率并降低成本。


图I是本发明的一实施方式所涉及的谐振器的结构图。图2是差动结构的谐振器的结构图。图3是一变形例所涉及的谐振器的结构图。图4是其它变形例所涉及的谐振器的结构图。图5是本发明的一实施方式所涉及的A E调制器的结构图。图6是本发明的一实施方式所涉及的无线通信装置的结构图。
具体实施例方式(谐振器的实施方式)图I表示本发明的一实施方式所涉及的谐振器的结构。在本实施方式所涉及的谐振器中,运算放大器10的非反相输入端接地,在输出端与反相输入端之间插入双T型陷波滤波器。运算放大器10的输出为谐振器的输出信号Vout。第一 T型滤波器由电阻元件11、12和电容元件23构成,第二 T型滤波器由电容元件21、22和电阻元件13构成。电阻元件13的一端和电容元件23的一端连接在共用节点103上。而且,信号Vin经由电阻元件14输入第一 T型滤波器的中间节点101,信号Vin经由电容元件24输入第二 T型滤波器的中间节点102。并且,信号Vin经由并联的电阻元件15和电容元件25输入运算放大器10的非反相输入端。此处,电阻元件11 15的电阻值分别为R1、R2、R3、R4和R5,电容元件21 25的电容值分别为Cl、C2、C3、C44和C5,则共振条件为I/R3 = l/Ri+l/^+l/^ 且 C3 = C^CJC4g卩,共振条件为使连接在中间节点101上的元件并联时的总导纳与使连接在中间节点102上的元件并联时的总导纳相等。而且,传递函数由下式表示。应予说明,s为拉普拉斯算子。[式I]
权利要求
1.一种谐振器,其特征在于 该谐振器包括 运算放大器、 连接在第一节点与所述运算放大器的反相输入端之间的第一电阻元件、 连接在所述第一节点与所述运算放大器的非反相输出端之间的第二电阻元件、 连接在第二节点与所述运算放大器的反相输入端之间的第一电容元件、 连接在所述第二节点与所述运算放大器的非反相输出端之间的第二电容元件、 连接在所述第一节点与第三节点之间的第三电容元件、 连接在所述第二节点与所述第三节点之间的第三电阻元件、 连接在所述第一节点与信号输入端之间的第四电阻元件、以及 连接在所述信号输入端与所述运算放大器的反相输入端之间的第五电容元件; 使连接在所述第一节点上的元件并联时的总导纳与使连接在所述第二节点上的元件并联时的总导纳相等。
2.根据权利要求I所述的谐振器,其特征在于 所述谐振器包括连接在所述信号输入端与所述运算放大器的反相输入端之间的第五电阻元件和连接在所述第二节点与所述信号输入端之间的第四电容元件中的至少一元件。
3.一种谐振器,其特征在于 该谐振器包括 运算放大器、 连接在第一节点与所述运算放大器的反相输入端之间的第一电阻元件、 连接在所述第一节点与所述运算放大器的非反相输出端之间的第二电阻元件、 连接在第二节点与所述运算放大器的反相输入端之间的第一电容元件、 连接在所述第二节点与所述运算放大器的非反相输出端之间的第二电容元件、 连接在所述第一节点与第三节点之间的第三电容元件、 连接在所述第二节点与所述第三节点之间的第三电阻元件、 连接在所述第二节点与信号输入端之间的第四电容元件、以及 连接在所述信号输入端与所述运算放大器的反相输入端之间的第五电阻元件; 使连接在所述第一节点上的元件并联时的总导纳与使连接在所述第二节点上的元件并联时的总导纳相等。
4.根据权利要求3所述的谐振器,其特征在于 所述谐振器包括连接在所述信号输入端与所述运算放大器的反相输入端之间的第五电容元件和连接在所述第一节点与所述信号输入端之间的第四电阻元件中的至少一元件。
5.根据权利要求I至3中任一项所述的谐振器,其特征在于 所述谐振器包括能够使所述运算放大器的反相输入端、所述运算放大器的非反相输出端和所述第三节点短路的开关电路。
6.一种A E调制器,其特征在于 该A E调制器包括 权利要求5所述的谐振器、以及 对所述谐振器的输出进行量化的量化器。
7.一种无线通信装置,其特征在于该无线通信装置包括权利要求6所述的A E调制器、以及对所述△ E调制器的输出进行处理的数字基带处理部。
全文摘要
本发明公开了一种谐振器、Δ∑调制器及无线通信装置。该谐振器能够易于实现由一个运算放大器构成的二阶谐振器的功耗降低和传输特性设定。在运算放大器(10)的负反馈部分插入有由两个电阻元件(11、12)和一个电容元件(23)构成的T型滤波器、以及由两个电容元件(21、22)和一个电阻元件(13)构成的T型滤波器,并且在各中间节点(101、102)与信号输入端之间连接有电阻元件(14)和电容元件(24)。而且,在信号输入端和运算放大器的反相输入端之间连接有并联连接的电阻元件(15)和电容元件(25)。在该结构中,使连接在各中间节点(101、102)上的元件并联时的总导纳相等。
文档编号H03M3/02GK102687397SQ201080056539
公开日2012年9月19日 申请日期2010年7月9日 优先权日2010年1月20日
发明者三谷阳介, 小畑幸嗣, 松川和生, 道正志郎, 高山雅夫 申请人:松下电器产业株式会社
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1