专利名称：可配置片上有源rc滤波装置的制作方法
技术领域：
本发明属于电子滤波器技术领域，特别涉及一种可配置片上有源RC滤波装置。
背景技术：
电子滤波器是用于调整信号频谱的模拟电路系统，通过在不同频率区间对信号分别进行放大或衰减，从而实现选取一致输入信号中特定频率成分的目的。大部分电子设备中都要用到电子滤波器，例如现代通信系统中就包含有多个电子滤波器，它们分别用于实现滤除噪声、抑制干扰信号以及选取有用信道的功能。电子滤波器根据所用元件不同，可分为无源滤波器和有源滤波器。无源滤波器由无源元件，即电阻、电容、电感构成。有源滤波器使用有源电路替代无源滤波器中的电感。由于在集成电路中高电感量和高品质因子的片上电感难以实现，所以通常采用有源滤波器实现滤波功能。片上有源滤波器通常采用级联结构和蛙跳结构。级联结构有源滤波器中，每一级实现滤波器传递函数中的一次多项式或二次多项式，将每级级联来实现整体滤波器传递函数。蛙跳结构采用状态变量法，将无源滤波器的状态方程用电阻、电容和运算放大器构成的积分器实现。蛙跳结构相比之下具有较低的寄生敏感度和较大的动态范围。片上有源滤波器中的有源积分器实现方法包括有源RC积分器，MOSFET-C积分器，Gm-C积分器等，其中有源RC积分器可实现较大的动态范围。现代通信系统模拟基带I、Q两通道对滤波器低通和复带通两种不同形式的需求以及对滤波器阶数可配置的需求在不断增大，本发明针对上述问题提出了一种低通、复带通可配置，同时三阶、五阶可配置的蛙跳结构有源RC滤波器，并采用了新型运算放大器结构，以提高滤波器带宽。
发明内容
本发明的目的在于提出一种可配置片上有源RC滤波装置，可配置片上有源RC滤波装置，其特征在于该装置由同相通道滤波器I和正交通道滤波器Q构成，并且配置为低通滤波器和复带通滤波器两种模式，所述低通滤波器和复带通滤波器两种模式的切换电路结构如下I、Q两通道具有两个相同结构的滤波器原型；其中，I通道的第i运算放大器IJFiG 取1- 的电容I-Cli两端分别接第一差分输入端I_0PIN i和第一差分输出端IJFw i，电容1_ C2,两端分别接第二差分输入端Ι_0ΡΙΡ」和第二差分输出端I_0Pw」；Q通道的第i运算放大器QJPi的电容Qjni两端分别接第三差分输入端Q_0PIN」和第三差分输出端Q_0Pqp 电容 Q_C2,分别接第四差分输入端Q_0PIP」和第四差分输出端QJffrau ；所述两种模式的切换电路结构为在I通道的第i运算放大器IJffi第一差分输入端I_0PIN—i与Q通道的第i运算放大器QJPi的第三差分输出端QJPtff i之间连接着串联的开关SWli与电阻RCli ；在I通道的第i运算放大器IJffi第二差分输入端Ι_0ΡΙΡ」与Q通道的第i运算放大器QJPi的第四差分输出端Q_0Pw」之间连接着串联的开关SWl与电阻 RC2,；在Q通道的第i运算放大器QJffi第三差分输入端Q_0PIN」与I通道的第i运算放大器IJPi的第二差分输出端I_0PQN」之间连接着串联的开关SWl与电阻RCl ；在Q通道的第i运算放大器QJPi的第四差分输入端Q_0PIP」与I通道的第i运算放大器IJffi的第一差分输出端I_0PQP」之间连接着串联的开关SWIBi与电阻ROi ；当串联在RCli-RCl电阻上的开关SWli-SWl开关全部断开时，配置的滤波器为低通滤波器；当上述开关全部闭合时，配置的滤波器为复带通滤波器，复带通滤波器中频为 ^MHz、双边带宽为20MHz。所述滤波器采用蛙跳有源RC滤波器结构，包括五个运算放大器0P1-0P5 ；可配置为三阶滤波器和五阶滤波器；其滤波器原型结构如下第一电阻Rl的一端接滤波器负输入电压Vin，另一端接第一运算放大器OPl负输入电压；第二电阻R2的一端接滤波器负输入电压Vip，另一端接第一运算放大器OPl正输入电压；第三电阻R3与第一电容Cl并联，并联电路的一端接第一运算放大器OPl负输入电压，另一端接第一运算放大器OPl正输出电压；第四电阻R4与第二电容C2并联，并联电路的一端接第一运算放大器OPl正输入电压，另一端接第一运算放大器OPl负输出电压；第五电阻R5的一端接第一运算放大器OPl负输入电压，另一端接第二运算放大器 0P2负输出电压；第六电阻R6的一端接第一运算放大器OPl正输入电压，另一端接第二运算放大器 0P2正输出电压；第七电阻R7的一端接第一运算放大器OPl正输出电压，另一端接第二运算放大器 0P2负输入电压；第八电阻R8的一端接第一运算放大器OPl负输出电压，另一端接第二运算放大器 0P2正输入电压；第三电容C3的一端接第二运算放大器0P2负输入电压，另一端接第二运算放大器 0P2正输出电压； 第四电容C4的一端接第二运算放大器0P2正输入电压，另一端接第二运算放大器 0P2负输出电压；第一开关SWl与第九电阻R9串联，开关端接第二运算放大器0P2负输入电压，电阻端接第三运算放大器0P3负输出电压；第二开关SW2与第十电阻RlO串联，开关端接第二运算放大器0P2正输入电压，电阻端接第三运算放大器0P3正输出电压；第四开关SW4与第十一电阻Rll串联，开关端接第二运算放大器0P2正输出电压， 电阻端接第三运算放大器0P3负输入电压；第五开关SW5与第十二电阻R12串联，开关端接第二运算放大器0P2负输出电压， 电阻端接第三运算放大器0P3正输入电压；第三开关SW3的一端接第二运算放大器0P2正输出电压，另一端接第十九电阻R19左端；第六开关SW6的一端接第二运算放大器0P2负输出电压，另一端接第二十电阻R20
左端；第五电容C5的一端接第三运算放大器0P3负输入电压，另一端接第三运算放大器 0P3正输出电压；第六电容C6的一端接第三运算放大器0P3正输入电压，另一端接第三运算放大器 0P3负输出电压；第十三电阻R13的一端接第三运算放大器0P3负输入电压，另一端接第四运算放大器0P4负输出电压；第十四电阻R14的一端接第三运算放大器0P3正输入电压，另一端接第四运算放大器0P4正输出电压；第十五电阻R15的一端接第三运算放大器0P3正输出电压，另一端接第四运算放大器0P4负输入电压；第十六电阻R16的一端接第三运算放大器0P3负输出电压，另一端接第四运算放大器0P4正输入电压；第七电容C7的一端接第四运算放大器0P4负输入电压，另一端接第四运算放大器 0P4正输出电压；第八电容C8的一端接第四运算放大器0P4正输入电压，另一端接第四运算放大器 0P4负输出电压；第七开关SW7的一端接第二运算放大器0P2负输入电压，另一端接第十七电阻R17
左端；第八开关SW8的一端接第四运算放大器0P4负输入电压，另一端接第十七电阻R17
左端；第十七电阻R17的左端接第七开关SW7、第八开关SW8，右端接第五运算放大器0P5 正输出电压；第十开关SWlO的一端接第二运算放大器0P2正输入电压，另一端接第十八电阻 R18左端；第九开关SW9的一端接第四运算放大器0P4正输入电压，另一端接第十八电阻R18
左端；第十八电阻R18的左端接第九开关SW9、第十开关SW10，右端接第五运算放大器 0P5负输出电压；第十一开关SWll的一端接第四运算放大器0P4正输出电压，另一端接第十九电阻 R19左端；第十九电阻R19的左端接第十一开关SWll和第三开关SW3的节点，右端接第五运算放大器0P5负输入电压；第十二开关SW12的一端接第四运算放大器0P4负输出电压，另一端接第二十电阻 R20左端；第二十电阻R20左端接第十二开关SW12和第六开关SW6的节点，右端接第五运算放大器0P5正输入电压；
第二十一电阻R21与第九电容C9并联，并联电路的一端接第五运算放大器0P5负输入电压，另一端接第五运算放大器0P5正输出电压；第二十二电阻R22与第十电容ClO并联，并联电路的一端接第五运算放大器0P5 正输入电压，另一端接第五运算放大器0P5负输出电压；第五运算放大器0P5正输出电压为滤波器正输出电压VQP，负输出电压为滤波器正输出电压VQN。当第一开关SW1、第二开关SW2、第四开关SW4、第五开关SW5、第八开关SW8、第九开关SW9、第十一开关SW11、第十二开关SW12闭合，第三开关SW3、第六开关SW6、第七开关 SW7、第十开关SWlO断开时，滤波器构成五阶蛙跳结构有源RC滤波器；当第一开关SW1、第二开关SW2、第四开关SW4、第五开关SW5、第八开关SW8、第九开关SW9、第十一开关SW11、第十二开关SW12断开，第三开关SW3、第六开关SW6、第七开关SW7、第十开关SWlO闭合，同时将第三运算放大器0P3、第四运算放大器0P4中的偏置电流源均置为零时，则滤波器拓扑结构变为三阶蛙跳有源RC滤波器结构，调整电阻或者电容值，使得滤波特性满足要求，此时滤波装置变为三阶滤波器，由于第三运算放大器0P3与第四运算放大器0P4偏置电流源均为零，不再消耗功耗，则三阶滤波器整体功耗下降为五阶滤波器的3/5。所述运算放大器结构如下NMOS晶体管Ml的栅极接运算放大器负输入电压Vin，源极接NMOS晶体管M14漏极，漏极接PMOS晶体管M3漏极；NMOS晶体管M2的栅极接运算放大器正输入电压VIP，源极接NMOS晶体管M14漏极，漏极接PMOS晶体管M4漏极；PMOS晶体管M3的栅极接运算放大器负输入电压Vin，源极接第一偏置电流源II， 漏极接NMOS晶体管Ml漏极；PMOS晶体管M4的栅极接运算放大器正输入电压Vip，源极接第一偏置电流源II， 漏极接NMOS晶体管M2漏极；PMOS晶体管M5的栅极接NMOS晶体管Ml漏极，源极接第二偏置电流源12，漏极接运算放大器负输出电压Vqn;PMOS晶体管M6的栅极接NMOS晶体管M2漏极，源极第二接偏置电流源12，漏极接运算放大器正输入电压Vtff;NMOS晶体管M7的栅极接运算放大器正输入电压VIP，源极接NMOS晶体管M20漏极，漏极接运算放大器负输出电压Vm ；NMOS晶体管M8的栅极接运算放大器负输入电压Vin，源极接NMOS晶体管M20漏极，漏极接运算放大器正输出电压Vtff ；第二十三电阻R23与第十一电容Cll串联，电阻端接运算放大器负输出电压V0N， 电容端接NMOS晶体管Ml漏极；第二十四电阻R24与第十二电容C12串联，电阻端接运算放大器正输出电压VQP， 电容端接NMOS晶体管M2漏极；第十三电容C13的一端接运算放大器负输出电压Vw，另一端接NMOS晶体管M2漏极；第十四电容C14的一端接运算放大器正输出电压VQP，另一端接NMOS晶体管Ml漏极；PMOS晶体管M9的栅极接输入共模电压Vqi，源极接第三偏置电流源13，漏极接 NMOS晶体管M13栅极和漏极；PMOS晶体管MlO的栅极接NMOS晶体管Ml漏极，源极接第三偏置电流源13，漏极接NMOS晶体管M12栅极和漏极；PMOS晶体管Mll的栅极接NMOS晶体管M2漏极，源极接第三偏置电流源13，漏极接NMOS晶体管M12栅极和漏极；NMOS晶体管M12的栅极与漏极接PMOS晶体管M10、Mll漏极，源极接电源电压 VDD ；NMOS晶体管M13的栅极与漏极接PMOS晶体管M9漏极和NMOS晶体管M14栅极，源极接电源电压VDD;NMOS晶体管M14的栅极接NMOS晶体管M13栅极和漏极，源极接电源电压VDD，漏极接NMOS晶体管Ml、M2源极；PMOS晶体管M17的栅极接输入共模电压Vcm，源极接第四偏置电流源14，漏极接 NMOS晶体管M19栅极和漏极；PMOS晶体管M15的栅极接运算放大器正输出电压VQP，源极接第四偏置电流源14， 漏极接NMOS晶体管M18栅极和漏极；PMOS晶体管M16的栅极接运算放大器负输出电压Vm，源极接第四偏置电流源14， 漏极接NMOS晶体管M18栅极和漏极；NMOS晶体管M18的栅极与漏极接PMOS晶体管M15、M16漏极，源极接电源电压 VDD ；NMOS晶体管M19的栅极与漏极接PMOS晶体管M17漏极和NMOS晶体管M20栅极， 源极接电源电压VDD ；NMOS晶体管M20的栅极接NMOS晶体管M19栅极和漏极，源极接电源电压VDD，漏极接NMOS晶体管M7、M8源极。本发明的有益效果主要是指所述可配置片上有源RC滤波装置由宽带运算放大器、电阻、电容、开关组成。配置为三阶滤波器时功耗降低为五阶滤波器功耗的3/5。该装置同时采用了新型宽带运算放大器提高带宽，宽带运算放大器采用了有源前馈、电流复用、反极点分离等技术，运算放大器GBW可达IGHz以上，复带通滤波器以蛙跳结构有源RC滤波器为基础，中频为^MHz、双边带宽为20MHz。
图1，可配置片上有源RC低通滤波装置原型电路图。图2，可配置片上有源RC滤波装置复带通低通切换电路图。图3，可配置片上有源RC滤波装置运算放大器电路图。
具体实施例方式如图1所示，可配置片上有源RC滤波装置原型由运算放大器、电容、电阻和开关组成。其中，第一电阻R1、第二电阻R2连接滤波器输入电压和第一运算放大器OPl输入电压；第三电阻R3、第四电阻R4分别于第一电容Cl、第十二电容C12并联，跨接第一运算放大器 OPl输入电压和输出电压；第五电阻R5、第六电阻R6跨接第二运算放大器0P2输出电压和第一运算放大器OPl输入电压；第七电阻R7、第八电阻R8连接第一运算放大器OPl输出电压和第二运算放大器0P2输入电压；第三电容C3、第四电容C4跨接第二运算放大器0P2输入电压和输出电压；第一开关SW1、第二开关SW2分别与第九电阻R9、第十电阻RlO串联，跨接第三运算放大器0P3输出电压和第二运算放大器0P2输入电压；第四开关SW4、第五开关 SW5分别与第十一电阻R11、第十二电阻R12串联，连接第二运算放大器0P2输出电压和第三运算放大器0P3输入电压；第三开关SW3、第六开关SW6连接第二运算放大器0P2输出电压和第十九电阻R19、第二十电阻R20左端；第五电容C5、第六电容C6跨接第三运算放大器 0P3输入电压和输出电压；第十三电阻R13、第十四电阻R14跨接第四运算放大器0P4输出电压和第三运算放大器0P3输入电压；第十五电阻R15、第十六电阻R16连接第三运算放大器0P3输出电压和第四运算放大器0P4输入电压；第七电容C7、第八电容C8跨接第四运算放大器0P4输入电压和输出电压；第七开关SW7、第十开关SWlO连接第二运算放大器0P2输入电压和第十七电阻R17、第十八电阻R18左端；第八开关SW8、第九开关SW9连接第四运算放大器0P4输入电压和第十七电阻R17、第十八电阻R18左端；第十七电阻R17、第十八电阻 R18左端连接开关，右端连接第五运算放大器0P5输出电压；第十一开关SWl 1、第十二开关 SW12连接第四运算放大器0P4输出电压和第十九电阻R19、第二十电阻R20左端；第十九电阻R19、第二十电阻R20左端连接开关，右端连接第五运算放大器0P5输入电压；第二十一电阻R21、第二十二电阻R22分别于第九电容C9、第十电容ClO并联，跨接第五运算放大器 0P5输入电压和输出电压。当第一开关SW1、第二开关SW2、第四开关SW4、第五开关SW5、第八开关SW8、第九开关SW9、第十一开关SW11、第十二开关SW12闭合，第三开关SW3、第六开关SW6、第七开关 SW7、第十开关SWlO断开时，滤波器构成五阶蛙跳结构有源RC滤波器；当第一开关SW1、第二开关SW2、第四开关SW4、第五开关SW5、第八开关SW8、第九开关SW9、第十一开关SW11、第十二开关SW12断开，第三开关SW3、第六开关SW6、第七开关SW7、第十开关SWlO闭合，同时将第三运算放大器0P3、第四运算放大器0P4中的偏置电流源均置为零时，则滤波器拓扑结构变为三阶蛙跳有源RC滤波器结构，调整电阻或者电容值，使得滤波特性满足要求，此时滤波装置变为三阶滤波器，由于第三运算放大器0P3与第四运算放大器0P4偏置电流源均为零，不再消耗功耗，则三阶滤波器整体功耗下降为五阶滤波器的3/5。如图2所示，所述可配置片上有源RC滤波装置复带通低通切换电路由运算放大器、电阻、电容和开关组成。I、Q两通道具有两个相同结构的滤波器原型；其中，I通道的第 i运算放大器IJPi (i取1- 的电容LCli两端分别接第一差分输入端Ι_0ΡΙΝ」和第一差分输出端IJPtff」，电容I_C2i两端分别接第二差分输入端I_0PIP i和第二差分输出端I_0Pw
i ;Q通道的第i运算放大器QJPi的电容Qjni两端分别接第三差分输入端Q_0PIN」和第三差分输出端QJPtff」，电容QJ^i分别接第四差分输入端Q_0PIP」和第四差分输出端Q_0Pw i >所述两种模式的切换电路结构为在I通道的第i运算放大器IJffi第一差分输入端I_0PIN—i与Q通道的第i运算放大器QJPi的第三差分输出端QJPtff i之间连接着串联的开关SWli与电阻RCli ；在I通道的第i运算放大器IJffi第二差分输入端Ι_0ΡΙΡ」与Q通道的第i运算放大器QJPi的第四差分输出端Q_0Pw」之间连接着串联的开关SWl与电阻 RC2,；在Q通道的第i运算放大器QJffi第三差分输入端Q_0PIN」与I通道的第i运算放大器IJPi的第二差分输出端I_0PQN」之间连接着串联的开关SWl与电阻RCl ；在Q通道的第i运算放大器QJPi的第四差分输入端Q_0PIP」与I通道的第i运算放大器IJffi的第一差分输出端I_0PQP」之间连接着串联的开关SWIBi与电阻ROi ；低通滤波器和复带通滤波器的切换通过I、Q两通道之间交叉电阻的开关来配置。 当串联在交叉电阻上的开关SWli-SW4i (其中i = 1-5)全部断开时，滤波器为低通滤波器； 当上述开关全部闭合时，滤波器为复带通滤波器。如图3所示，可配置片上有源RC滤波装置中运算放大器由MOS晶体管、偏置电流源、电阻和电容组成。其中，放大器第一级由NMOS晶体管Ml、M2、M14、PMOS晶体管M3、M4 及第一偏置电流源Il组成，正输入电压Vip连接NMOS晶体管M2和PMOS晶体管M4的栅极， 负输入电压Vin连接NMOS晶体管Ml和PMOS晶体管M3的栅极，NMOS晶体管Ml、M2源极接匪OS晶体管M14漏极，NMOS晶体管Ml与PMOS晶体管M3相连作为第一级第一输出01P，匪OS 晶体管M2与PMOS晶体管M4漏极相接作为第一级第二输出01N，PMOS晶体管M3、M4源极接第一偏置电流源Il ；放大器第二级由PMOS晶体管M5、M6、NMOS晶体管M7、M8、M20及第二偏置电流源12组成，正输入电压Vip、负输入电压Vin分别连接NMOS晶体管M7、M8栅极，放大器第一级第一输出电压Oip接PMOS晶体管M5栅极，第一级第二输出电压Oin接PMOS晶体管M6栅极，NMOS晶体管M7、M8源极接NMOS晶体管M20漏极，NMOS晶体管M7漏极与PMOS 晶体管M5漏极相接作为第二级负输出电压V.NM0S晶体管M8与PMOS晶体管M6漏极相接作为第二级正输出电压VQP，PMOS晶体管M5、M6源极接第二偏置电流源12 ；第二十三电阻 R23与第十一电容Cll串联，连接放大器第一级第一输出电压Oip和第二级负输出电压Vm ； 第二十四电阻R24与第十二电容C12串联，连接放大器第一级第二输出电压Oin和第二级正输出电压Vw ；第十三电容C13连接放大器第一级第二输出电压Oin和第二级负输出电压 Vw、第十四电容C14分别连接放大器第一级第一输出电压Oip和第二级正输出电压Vw ；第一级放大器共模反馈由PMOS晶体管M9-M11、NMOS晶体管M12-M14和第三偏置电流源13组成，PMOS晶体管M9栅极接共模输入电压V。M，PMOS晶体管MlO栅极接放大器第一级第一输出电压01P，PMOS晶体管Mll栅极接放大器第一级第二输出电压01N，PMOS晶体管M9-M11源极接第三偏置电流源13，PMOS晶体管M10、M11漏极相连，接NMOS晶体管M12栅极和漏极， NMOS晶体管M12栅极与漏极连接，源极接电源电压VDD，PMOS晶体管M9漏极接NMOS晶体管M13栅极和漏极，NMOS晶体管M13栅极与漏极连接，接NMOS晶体管M14栅极，NMOS晶体管M13、M14源极接电源电压VDD ；第二级放大器共模反馈由PMOS晶体管M15-M17、NMOS晶体管M18-M20和第四偏置电流源14组成，PMOS晶体管M17栅极接共模输入电压V。M，PMOS 晶体管M15栅极接放大器第二级正输出电压Vtff, PMOS晶体管M16栅极接放大器第二级负输出电压VQN，PMOS晶体管M15-M17源极接第四偏置电流源14，PMOS晶体管M15、M16漏极相连，接NMOS晶体管M18栅极和漏极，NMOS晶体管M18栅极与漏极连接，源极接电源电压 VDD, PMOS晶体管M17漏极接NMOS晶体管M19栅极和漏极，NMOS晶体管M19栅极与漏极连接，接NMOS晶体管M20栅极，NMOS晶体管M19、M20源极接电源电压VDD。可配置片上有源RC滤波装置中的运算放大器中采用了有源前馈、电流复用、反极点分离等技术。有源前馈技术本运算放大器可以看做两个运算放大器的并联，其中第一级放大器与将PMOS晶体管M5、M6作为放大管，NMOS晶体管M7、M8作为负载的放大器构成基本放大器，此通路可以提供高低频增益，但是带宽会受到限制；第一级放大器与将NMOS晶体管M7、M8作为放大管、PMOS晶体管M5、M6作为负载的放大器构成前馈放大器，其带宽高， 但由于只有一级放大，增益较低；将两个放大器并联可在低频增益仍较高的情况下，提高运算放大器带宽。电流复用技术放大器第一级，NMOS晶体管Ml、M2构成PMOS差分放大对管，PMOS晶体管M3、M4构成匪OS差分放大对管，其中MOS晶体管M1、M3和MOS晶体管M2、 M4分别复用电流，可以提高一定偏置电流下的跨导效率，同样放大器第二级中前馈放大器输入对管NMOS晶体管M7、M8与主放大器第二级放大差分对管电流复用，同样提高偏置电流利用率。反极点分离技术主放大器去掉第十三电容C13、第十四电容C14为密勒补偿放大器，放大器的带宽和相位裕度受限于主极点和非主极点，主极点产生于放大器第一级输出端，非主极点产生于放大器第二级输出端密勒效应使得极点分离，主极点频率降低，非主极点频率升高，从而使得相位裕度满足要求；本放大器加入第十三电容C13、第十四电容C14 使得由密勒效应分离的极点向聚合的方向移动，这时主极点频率升高，放大器带宽增大，同时由电路内部产生的零点可以使得相位裕度仍能满足要求。
权利要求
1.可配置片上有源RC滤波装置，其特征在于，该装置由同相通道滤波器(I)和正交通道滤波器(Q)构成，并且配置为低通滤波器和复带通滤波器两种模式，所述低通滤波器和复带通滤波器两种模式的切换电路结构如下1、Q两通道具有两个相同结构的滤波器原型；其中，I通道的第i运算放大器(IJ)Pi)(i 取1- 的电容(i_cg两端分别接第一差分输入端(I_0PIN i)和第一差分输出端(IJ)Ptff i), 电容(I_C2i)两端分别接第二差分输入端(I_0PIP i)和第二差分输出端(I_0PW i) ；Q通道的第i运算放大器(QJ)Pi)的电容(LCli)两端分别接第三差分输入端(Q_0PIN i)和第三差分输出端(QJ)Ptff」)，电容(Q_C2》分别接第四差分输入端(Q_0PIP」)和第四差分输出端(Q_ op〇N」)；所述两种模式的切换电路结构为在I通道的第i运算放大器(IJ)Pi)第一差分输入端 (I_0PIN i)与Q通道的第i运算放大器(QJ)Pi)的第三差分输出端(Q_0Pqp i)之间连接着串联的开关(SWli)与电阻(RCli)；在I通道的第i运算放大器(IJ)Pi)第二差分输入端(1_ OPip i)与Q通道的第i运算放大器(QJ)Pi)的第四差分输出端(Q_0PW i)之间连接着串联的开关(SW2D与电阻(RC2D ；在Q通道的第i运算放大器(QJ)Pi)第三差分输入端(Q_0PIN i)与I通道的第i运算放大器(IJ)Pi)的第二差分输出端(IJ)Prau)之间连接着串联的开关(SW4i与电阻(RC4i)；在Q通道的第i运算放大器(QJ)Pi)的第四差分输入端(Q_0PIP」) 与I通道的第i运算放大器(IJ)Pi)的第一差分输出端(IJ)Ptff」)之间连接着串联的开关 (SffSi)与电阻(IOi)；当串联在(RCli-RCl)电阻上的开关(SWli-SWl)开关全部断开时，配置的滤波器为低通滤波器；当上述开关全部闭合时，配置的滤波器为复带通滤波器，复带通滤波器中频为 ^MHz、双边带宽为20MHz。
2.根据权利要求1所述的可配置片上有源RC滤波装置，其特征在于所述滤波器采用蛙跳有源RC滤波器结构，包括五个运算放大器0P1-0P5 ；可配置为三阶滤波器和五阶滤波器；其滤波器原型结构如下第一电阻(Rl)的一端接滤波器负输入电压(Vin)，另一端接第一运算放大器(OPl)负输入电压；第二电阻(似)的一端接滤波器负输入电压(Vip)，另一端接第一运算放大器(OPl)正输入电压；第三电阻(R3)与第一电容(Cl)并联，并联电路的一端接第一运算放大器(OPl)负输入电压，另一端接第一运算放大器(OPl)正输出电压；第四电阻(R4)与第二电容(C2)并联，并联电路的一端接第一运算放大器(OPl)正输入电压，另一端接第一运算放大器(OPl)负输出电压；第五电阻(肪)的一端接第一运算放大器(OPl)负输入电压，另一端接第二运算放大器 (0P2)负输出电压；第六电阻(R6)的一端接第一运算放大器(OPl)正输入电压，另一端接第二运算放大器 (0P2)正输出电压；第七电阻(R7)的一端接第一运算放大器(OPl)正输出电压，另一端接第二运算放大器 (0P2)负输入电压；第八电阻(R8)的一端接第一运算放大器(OPl)负输出电压，另一端接第二运算放大器(0P2)正输入电压；第三电容(O)的一端接第二运算放大器(OP》负输入电压，另一端接第二运算放大器 (0P2)正输出电压；第四电容(C4)的一端接第二运算放大器(OP》正输入电压，另一端接第二运算放大器 (0P2)负输出电压；第一开关(SWl)与第九电阻(R9)串联，开关端接第二运算放大器(0P2)负输入电压， 电阻端接第三运算放大器(OP； )负输出电压；第二开关(SW2)与第十电阻(RlO)串联，开关端接第二运算放大器(0P2)正输入电压， 电阻端接第三运算放大器(0P3)正输出电压；第四开关(SW4)与第十一电阻(Rll)串联，开关端接第二运算放大器(0P2)正输出电压，电阻端接第三运算放大器(OP； )负输入电压；第五开关(SW5)与第十二电阻(R12)串联，开关端接第二运算放大器(0P2)负输出电压，电阻端接第三运算放大器(0P3)正输入电压；第三开关(SW3)的一端接第二运算放大器(0P2)正输出电压，另一端接第十九电阻 (R19)左端；第六开关(SW6)的一端接第二运算放大器(OP》负输出电压，另一端接第二十电阻 (R20)左端；第五电容(( )的一端接第三运算放大器(OP； )负输入电压，另一端接第三运算放大器 (0P3)正输出电压；第六电容(C6)的一端接第三运算放大器(OP； )正输入电压，另一端接第三运算放大器 (0P3)负输出电压；第十三电阻(R13)的一端接第三运算放大器(OP； )负输入电压，另一端接第四运算放大器(0P4)负输出电压；第十四电阻(R14)的一端接第三运算放大器(OP； )正输入电压，另一端接第四运算放大器(0P4)正输出电压；第十五电阻(R15)的一端接第三运算放大器(OP； )正输出电压，另一端接第四运算放大器(0P4)负输入电压；第十六电阻(R16)的一端接第三运算放大器(OP； )负输出电压，另一端接第四运算放大器(0P4)正输入电压；第七电容(C7)的一端接第四运算放大器(0P4)负输入电压，另一端接第四运算放大器 (0P4)正输出电压；第八电容(C8)的一端接第四运算放大器(0P4)正输入电压，另一端接第四运算放大器 (0P4)负输出电压；第七开关(SW7)的一端接第二运算放大器(OP》负输入电压，另一端接第十七电阻 (Rl7)左端；第八开关(SW8)的一端接第四运算放大器(0P4)负输入电压，另一端接第十七电阻 (Rl7)左端；第十七电阻(R17)的左端接第七开关(SW7)、第八开关(SW8)，右端接第五运算放大器 (0P5)正输出电压；第十开关(SWlO)的一端接第二运算放大器(OP》正输入电压，另一端接第十八电阻 (R18)左端；第九开关(SW9)的一端接第四运算放大器(0P4)正输入电压，另一端接第十八电阻 (R18)左端；第十八电阻(R18)的左端接第九开关(SW9)、第十开关(SWlO)，右端接第五运算放大器 (0P5)负输出电压；第十一开关(SWll)的一端接第四运算放大器(0P4)正输出电压，另一端接第十九电阻 (R19)左端；第十九电阻(R19)的左端接第十一开关(SWll)和第三开关(SW3)的节点，右端接第五运算放大器(OK)负输入电压；第十二开关(SWU)的一端接第四运算放大器(0P4)负输出电压，另一端接第二十电阻 (R20)左端；第二十电阻(R20)左端接第十二开关(SW12)和第六开关(SW6)的节点，右端接第五运算放大器(0P5)正输入电压；第二十一电阻(R21)与第九电容(C9)并联，并联电路的一端接第五运算放大器(0P5) 负输入电压，另一端接第五运算放大器(0PO正输出电压；第二十二电阻(R22)与第十电容(ClO)并联，并联电路的一端接第五运算放大器(0Ρ5) 正输入电压，另一端接第五运算放大器(0ΡΟ负输出电压；第五运算放大器(0Ρ5)正输出电压为滤波器正输出电压(Vtff),负输出电压为滤波器正输出电压(VJ。
3.根据权利要求1所述的可配置片上有源RC滤波装置，其特征在于所述运算放大器结构如下NMOS晶体管(Ml)的栅极接运算放大器负输入电压(Vin)，源极接NMOS晶体管(M14)漏极，漏极接PMOS晶体管(ΙΟ)漏极；NMOS晶体管(M2)的栅极接运算放大器正输入电压(Vip)，源极接NMOS晶体管(M14)漏极，漏极接PMOS晶体管(M4)漏极；PMOS晶体管(ΙΟ)的栅极接运算放大器负输入电压(Vin)，源极接第一偏置电流源(II)， 漏极接NMOS晶体管(Ml)漏极；PMOS晶体管(M4)的栅极接运算放大器正输入电压(Vip)，源极接第一偏置电流源(II)， 漏极接NMOS晶体管(IC)漏极；PMOS晶体管(IK)的栅极接NMOS晶体管(Ml)漏极，源极接第二偏置电流源(12)，漏极接运算放大器负输出电压(Vqn)；PMOS晶体管(M6)的栅极接NMOS晶体管(M2)漏极，源极第二接偏置电流源(12)，漏极接运算放大器正输入电压(Vtff)；NMOS晶体管(M7)的栅极接运算放大器正输入电压(Vip)，源极接NMOS晶体管(M20)漏极，漏极接运算放大器负输出电压(VJ ；NMOS晶体管(M8)的栅极接运算放大器负输入电压(Vin)，源极接NMOS晶体管(M20)漏极，漏极接运算放大器正输出电压(Vtff)；第二十三电阻(R23)与第十一电容(Cll)串联，电阻端接运算放大器负输出电压(Vqn)，电容端接NMOS晶体管(Ml)漏极；第二十四电阻(R24)与第十二电容(C12)串联，电阻端接运算放大器正输出电压(Vtff)， 电容端接NMOS晶体管(M2)漏极；第十三电容(C13)的一端接运算放大器负输出电压(VJ，另一端接NMOS晶体管(M2) 漏极；第十四电容(C14)的一端接运算放大器正输出电压(Vtff),另一端接NMOS晶体管(Ml) 漏极；PMOS晶体管(M9)的栅极接输入共模电压(Vqi)，源极接第三偏置电流源(13)，漏极接 NMOS晶体管(MU)栅极和漏极；PMOS晶体管(MlO)的栅极接NMOS晶体管(Ml)漏极，源极接第三偏置电流源(13)，漏极接NMOS晶体管(MU)栅极和漏极；PMOS晶体管(Mil)的栅极接NMOS晶体管(M2)漏极，源极接第三偏置电流源(13)，漏极接匪OS晶体管(M12)栅极和漏极；NMOS晶体管(M12)的栅极与漏极接PMOS晶体管(MlO)、(Mil)漏极，源极接电源电压 (VDD)；NMOS晶体管(M13)的栅极与漏极接PMOS晶体管(M9)漏极和NMOS晶体管(M14)栅极， 源极接电源电压(VDD)；NMOS晶体管(M14)的栅极接NMOS晶体管(M13)栅极和漏极，源极接电源电压(VDD)， 漏极接NMOS晶体管(Ml)、(M2)源极；PMOS晶体管(M17)的栅极接输入共模电压(V。M)，源极接第四偏置电流源(14)，漏极接 NMOS晶体管(M19)栅极和漏极；PMOS晶体管(M15)的栅极接运算放大器正输出电压(Vtff),源极接第四偏置电流源 (14)，漏极接NMOS晶体管(M18)栅极和漏极；PMOS晶体管(M16)的栅极接运算放大器负输出电压(VJ，源极接第四偏置电流源 (14)，漏极接NMOS晶体管(M18)栅极和漏极；NMOS晶体管(M18)的栅极与漏极接PMOS晶体管(M15)、(M16)漏极，源极接电源电压 (VDD)；NMOS晶体管(M19)的栅极与漏极接PMOS晶体管(M17)漏极和NMOS晶体管(M20)栅极，源极接电源电压(VDD)；NMOS晶体管(M20)的栅极接NMOS晶体管(M19)栅极和漏极，源极接电源电压(VDD)， 漏极接NMOS晶体管(M7)、(M8)源极。
4.根据权利要求2所述的可配置片上有源RC滤波装置，其特征在于所述滤波器原型中，当第一开关(SWl)、第二开关(SW2)、第四开关(SW4)、第五开关(SW5)、第八开关(SW8)、 第九开关(SW9)、第十一开关(SWll)、第十二开关(SW12)闭合，第三开关(SW3)、第六开关 (SW6)、第七开关(SW7)、第十开关(SWlO)断开时，滤波器构成五阶蛙跳结构有源RC滤波器；当第一开关(SWl)、第二开关(SW2)、第四开关(SW4)、第五开关(SW5)、第八开关(SW8)、 第九开关(SW9)、第十一开关(SWll)、第十二开关(SW12)断开，第三开关(SW3)、第六开关 (SW6)、第七开关(SW7)、第十开关(SWlO)闭合，同时将第三运算放大器(0P3)、第四运算放大器(0P4)中的偏置电流源均置为零时，则滤波器拓扑结构变为三阶蛙跳有源RC滤波器结构，调整电阻或者电容值，使得滤波特性满足要求，此时滤波装置变为三阶滤波器；三阶滤波器功耗为五阶滤波器的3/5。
5.根据权利要求1或3所述的可配置片上有源RC滤波装置，其特征在于所述运算放大器中采用了有源前馈技术，运算放大器可以看做两个运算放大器的并联，若将PMOS晶体管(M5)、(M6)作为放大管，NMOS晶体管(M7)、(M8)作为负载的放大器则构成基本放大器， 此通路可以提供高低频增益，但是带宽会受到限制；若将NMOS晶体管(M7)、(M8)作为放大管、PMOS晶体管(M5)、(M6)作为负载的放大器则构成前馈放大器，其带宽高，但由于只有一级放大，增益较低；若将两个放大器并联，则在低频增益仍较高的情况下，提高运算放大器带宽。
6.根据权利要求1或3所述的可配置片上有源RC滤波装置，其特征在于所述运算放大器中采用了电流复用技术，运算放大器第一级，NMOS晶体管(Ml)、(iC)构成PMOS差分放大对管，PMOS晶体管(M3)、(M4)构成NMOS差分放大对管，其中MOS晶体管(Ml)、(M3)和 MOS晶体管(M2)、(M4)分别复用电流，可以提高一定偏置电流下的跨导效率，同样放大器第二级中前馈放大器输入对管NMOS晶体管(M7)、(M8)与运算放大器第二级放大差分对管 PMOS晶体管(M5)、(M6)电流复用，同样提高偏置电流利用率。
7.根据权利要求1或3所述的可配置片上有源RC滤波装置，其特征在于所述运算放大器中采用了反极点分离技术，运算放大器去掉第十三电容(C13)和第十四电容(C14)后成为密勒补偿放大器，放大器的带宽和相位裕度受限于主极点和非主极点，主极点产生于放大器第一级输出端，非主极点产生于放大器第二级输出端，密勒效应使得极点分离，主极点频率降低，非主极点频率升高，从而使得相位裕度满足要求；密勒补偿放大器加入第十三电容(CU)和第十四电容(C14)使得由密勒效应分离的极点向聚合的方向移动，这时主极点频率升高，放大器带宽增大，同时由电路内部产生的零点可以使得相位裕度仍能满足要求，运算放大器GBW大于IGHz。
全文摘要
本发明公开了属于电子滤波器技术领域的一种可配置片上有源RC滤波装置，该装置由同相通道滤波器(I)和正交通道滤波器(Q)构成，并且配置为低通滤波器和复带通滤波器两种模式，实现了片上蛙跳式结构有源RC滤波器的低通、复带通可配置，低通滤波器和复带通滤波器均可配置为三阶滤波器和五阶滤波器，并且三阶滤波器功耗为五阶滤波器的3/5。该装置采用了新型宽带运算放大器，并且采用了有源前馈、电流复用、反极点分离等技术提高运放带宽，从而提高滤波器的性能。
文档编号H03H1/02GK102307039SQ20111010115
公开日2012年1月4日 申请日期2011年4月21日 优先权日2011年4月21日
发明者俞小宝, 徐阳, 池保勇, 王志华, 祁楠 申请人:清华大学