专利名称：具有可变电阻电路的半导体集成电路的制作方法
技术领域：
本发明涉及具有可变电阻电路的半导体集成电路。
背景技术：
图3示出了现有的具有可变电阻电路的半导体集成电路。如图3所示，微调电路 351 具有=PMOS 晶体管 310、311、312 ；NPN 晶体管 313、314、315 ；恒流源 316、317、318 ；控制信号输入用焊盘321、322、323 ；以及配线D、E、F。PMOS晶体管310、311、312的源极均与VDD 端子连接，栅极均与控制端子VG连接。NPN晶体管313的基极与恒流源316及控制信号输入用焊盘321连接，发射极与VSS端子连接，集电极与配线D及PMOS晶体管310的漏极连接。NPN晶体管314的基极与恒流源317及控制信号输入用焊盘322连接，发射极与VSS端子连接，集电极与配线E及PMOS晶体管311的漏极连接。NPN晶体管315的基极与恒流源 318及控制信号输入用焊盘323连接，发射极与VSS端子连接，集电极与配线F及PMOS晶体管312的漏极连接。恒压电路341具有放大器301、构成输出分压电路的电阻302 306、源极和漏极分别与电阻303 305并联连接的NMOS晶体管307、308、309。NMOS晶体管307的源极和漏极与电阻303的两端连接，栅极与配线D连接。NMOS晶体管308的源极和漏极与电阻304 的两端连接，栅极与配线E连接。NMOS晶体管309的源极和漏极与电阻305的两端连接，栅极与配线F连接。放大器301的同相输入端子与Vref端子连接。电阻302的一端与放大器301的输出及VR端子连接，另一端与放大器301的反相输入端子及电阻303连接。电阻 302 306串联连接。现有的具有可变电阻电路的半导体集成电路是能够通过对所具有的可变电阻电路的电阻值进行微调来对从输出端子VR输出的输出电压进行微调的电路。电阻303 305 是微调的对象。在控制信号输入用焊盘321、322、323断开时，NPN晶体管313、314、315的集电极电压为低电平，NMOS晶体管307、308、309为截止状态。在该状态下，电阻303 305不被短接而是与前后的其他元件连接。在向控制信号输入用焊盘321、322、323施加OV时，NPN 晶体管313、314、315成为截止状态，因此集电极电压为高电平，NMOS晶体管307、308、309成为导通状态。在该状态下，电阻303 305被短接。能够以这样的方式进行微调。(例如， 参照专利文献1)专利文献1日本特开平10-335593号公报(图1)在上述结构的现有的具有可变电阻电路的半导体集成电路中，由于作为开关元件的NMOS晶体管的导通电阻的作用，使得微调量存在误差，因此，很难高精度地对电阻进行微调。此外，即使考虑了导通电阻而进行微调，仍存在如下问题，即由于导通电阻所具有的电源电压依赖性和温度依赖性，导致电阻值产生误差。并且，当为了降低导通电阻的影响而减小导通电阻时，需要增大NMOS晶体管的尺寸，存在布局面积变大的问题
发明内容
本发明是鉴于上述课题而完成的，其目的在于提供一种具有可变电阻电路的半导体集成电路，其能够高精度地对电阻进行微调，且不存在电源电压依赖性和温度依赖性，能够减小布局面积。本发明为了解决上述课题而提供一种具有可变电阻电路的半导体集成电路，其特征在于，具有电阻电路，其串联连接有多个电阻；选择电路，其具有选择多个电阻的串联连接数量的多个开关元件；以及控制电路，其控制开关元件的导通电阻值，控制电路控制为，使得开关元件的导通电阻值与电阻电路的电阻的电阻值成为预定比例。由此，在本发明的具有可变电阻电路的半导体集成电路中，能够控制电阻值可变的开关元件的导通电阻，因此能够消除因开关元件的导通电阻造成的微调量误差。此外，还具有能够消除电源电压依赖性和温度依赖性、减小布局面积的效果。
图1是示出第1实施方式的可变电阻电路的电路图。图2是示出第2实施方式的可变电阻电路的电路图。图3是示出现有的具有可变电阻电路的半导体集成电路的电路图。图4是示出具有第1实施方式的可变电阻电路的半导体集成电路的电路图。图5是示出具有第2实施方式的可变电阻电路的半导体集成电路的电路图。符号说明110,301 放大器；115 寄存器电路；116 120 切换电路；111、112、316、317、 318 恒流电路；180、280 可变电阻电路；341 恒压电路；351 微调电路。
具体实施例方式下面参照附图来说明本发明的实施方式。图1是示出第1实施方式的可变电阻电路的电路图。可变电阻电路180是与现有例的电阻303 305及微调电路351相当的电路。第1实施方式的可变电阻电路180具有 构成电阻电路的电阻101 101η、作为基准电阻的电阻113、反相器103 103n+l、NM0S晶体管102 10&1+1和114、切换开关116 120、放大器110、恒流电路111、112以及寄存器电路115。放大器110的同相输入端子与恒流电路111及NMOS晶体管114的漏极连接，反相输入端子与恒流电路112及电阻113的一个端子连接，输出端与NMOS晶体管114的栅极连接。电阻113的另一个端子与VSS端子153连接。NMOS晶体管114的源极与VSS端子153 连接。电阻101 IOln这η个电阻串联连接，其一端与输出端子151连接，另一端与NMOS 晶体管102η+1的漏极连接。NMOS晶体管102η+1的栅极与反相器103η+1的输出端连接，源极与输出端子1 连接。NMOS晶体管102η的栅极与反相器103η的输出端连接，漏极与电阻IOln和电阻IOln-I之间的连接点连接，源极与输出端子巧4连接。NMOS晶体管102η_1 的栅极与反相器103η-1的输出端连接，漏极与电阻IOln-I的另一端连接，源极与输出端子巧4连接。NMOS晶体管10 的栅极与反相器103a的输出端连接，漏极与电阻101和电阻 IOla之间的连接点连接，源极与输出端子IM连接。NMOS晶体管102的栅极与反相器103 的输出端连接，漏极与输出端子151连接，源极与输出端子IM连接。寄存器电路115被输入切换开关116 120的输出信号，输出端子130与反相器103的输入端子连接，输出端子 130a与反相器103a的输入端子连接，输出端子130n_l与反相器103n_l的输入端子连接， 输出端子130η与反相器103η的输入端子连接，输出端子130η+1与反相器103η+1的输入端子连接。反相器103 103η+1的电源端子与放大器110的输出端连接。输出端子154 与VSS端子153连接。接着，对如上构成的第1实施方式的可变电阻电路180的动作进行说明。切换开关116 120根据与期望电阻值对应的外部信号进行切换，将该信号输出到寄存器电路115。寄存器电路115根据所输入的信号确定输出端子130 130η+1的信号。当从寄存器电路115的输出端子130输出Hi (高电平)时，反相器103的输出为 Lo (低电平)，NMOS晶体管102截止。当从寄存器电路115的输出端子130输出Lo时，反相器103的输出为Hi，NMOS晶体管102导通。其他输出端子与NMOS晶体管之间的关系也是如此。例如，当从输出端子130输出Lo、且从其他所有输出端子输出Hi时，仅NMOS晶体管102导通，因此输出端子151与IM之间的电阻为NMOS晶体管102的导通电阻。此外，例如当从输出端子130a输出Lo、且从其他所有输出端子输出Hi时，仅NMOS 晶体管10 导通，因此输出端子151与巧4之间的电阻为电阻101与NMOS晶体管10 的导通电阻的串联。此外，例如当从输出端子130η输出Lo、且从其他所有输出端子输出Hi时，仅NMOS 晶体管102η导通，因此输出端子151与巧4之间的电阻为从电阻101到电阻IOln-I与NMOS 晶体管102η的导通电阻的串联。此外，例如当从输出端子130η+1输出Lo、且从其他所有输出端子输出Hi时，仅 NMOS晶体管102n+l导通，因此输出端子151与巧4之间的电阻为从电阻101到电阻IOln 与NMOS晶体管102n+l的导通电阻的串联。在输出端子151与IM之间连接了电路或外部设备时，恒流电路111和112流出与在输出端子151与154之间流过的电流I大致相同的电流I。电阻101 IOln与电阻 113彼此具有相同的电阻值R。匪OS晶体管102 102n+l与匪OS晶体管104彼此为相同的尺寸。放大器110的反相输入端子的电压由恒流电路112的电流I和电阻113的电阻值 R决定，为电压IXR。关于放大器110的同相输入端子的电压，通过放大器110的输出对 NMOS晶体管114进行控制，使得该同相输入端子的电压与反相输入端子的电压相同，因此为电压IXR。S卩，NMOS晶体管104工作在非饱和区，其导通电阻的值被控制为与电阻113 相同的电阻值R。放大器110的输出端子被连接到反相器103 103n+l的电源端子，因此，反相器 103 103n+l的Hi输出的电压为IXR。匪OS晶体管102 10&ι与NMOS晶体管114尺寸相同，因此在反相器103 103n+l的输出为Hi时，NMOS晶体管102 102η以非饱和方式工作，且它们的导通电阻的值被控制为电阻值R。由此，例如当寄存器电路115的输出端子130为Lo时，输出端子151与IM之间的电阻值为NMOS晶体管102的导通电阻的电阻值R。并且，例如当寄存器电路115的输出端子130a为Lo时，输出端子151与154之间的电阻值为电阻101与NMOS晶体管10 的导通电阻的串联电阻值2R。如以上所说明的那样，在本实施方式的可变电阻电路180中，作为微调开关的 NMOS晶体管的导通电阻也被设为电阻值R而使用。由此，不会像现有的可变电阻电路那样因NMOS晶体管的导通电阻而产生误差，从而能够准确地控制电阻值。此外，NMOS晶体管的导通电阻由恒流电路的电流和电阻控制，因此能够降低电源电压依赖性和温度依赖性。此外，不需要减小导通电阻，因此能够减小布局面积。图2是示出第2实施方式的可变电阻电路的电路图。可变电阻电路观0是与现有例的电阻303 305及微调电路351相当的电路。第2实施方式的可变电阻电路280具有 构成电阻电路的电阻101 101η、作为基准电阻的电阻113、反相器103 103n+l、PM0S晶体管201 201n+l和204、切换开关116 120、放大器110、恒流电路111、112以及寄存器电路115。放大器110的同相输入端子与恒流电路111及PMOS晶体管204的漏极连接，反相输入端子与恒流电路112及电阻113的一个端子连接，输出端与PMOS晶体管204的栅极连接。电阻113的另一个端子与VDD端子152连接。PMOS晶体管204的源极与VDD端子152 连接。电阻101 IOln这η个电阻串联连接，其一端与输出端子251连接，另一端与PMOS 晶体管201η+1的漏极连接。PMOS晶体管201η+1的栅极与反相器103η+1的输出连接，源极与输出端子252连接。PMOS晶体管201η的栅极与反相器103η的输出端连接，漏极与电阻IOln和电阻IOln-I之间的连接点连接，源极与输出端子252连接。PMOS晶体管201η_1 的栅极与反相器103η-1的输出端连接，漏极与电阻IOln-I的另一端连接，源极与输出端子 252连接。PMOS晶体管201a的栅极与反相器103a的输出端连接，漏极与电阻101和电阻 IOla之间的连接点连接，源极与输出端子252连接。PMOS晶体管201的栅极与反相器103 的输出端连接，漏极与输出端子251连接，源极与输出端子252连接。寄存器电路115被输入切换开关116 120的输出信号，输出端子130与反相器103的输入端子连接，输出端子 130a与反相器103a的输入端子连接，输出端子130n_l与反相器103n_l的输入端子连接， 输出端子130η与反相器103η的输入端子连接，输出端子130η+1与反相器103η+1的输入端子连接。反相器103 103η+1的VSS端子与放大器110的输出连接。输出端子252与 VDD端子152连接。即，第2实施方式的可变电阻电路以VDD端子152的电压为基准进行工作。接着，对如上构成的第2实施方式的可变电阻电路观0的动作进行说明。切换开关116 120根据与期望电阻值对应的外部信号进行切换，将该信号输出到寄存器电路115。寄存器电路115根据所输入的信号确定输出端子130 130η+1的信号。当从寄存器电路115的输出端子130输出Hi时，反相器103的输出为Lo，PM0S晶体管201导通。当从寄存器电路115的输出端子130输出Lo时，反相器103的输出为Hi， PMOS晶体管201截止。其他输出端子与PMOS晶体管之间的关系也是如此。例如，当从输出端子130输出Hi、且从其他所有输出端子输出Lo时，仅PMOS晶体管201导通，因此输出端子252与251之间的电阻为PMOS晶体管201的导通电阻。此外，例如当从输出端子130a输出Hi、且从其他所有输出端子输出Lo时，仅PMOS晶体管201a导通，因此，输出端子252与251之间的电阻为电阻101与PMOS晶体管201a 的导通电阻的串联。此外，例如当从输出端子130η输出Hi、且从其他所有输出端子输出Lo时，仅PMOS 晶体管201η导通，因此，输出端子252与251之间的电阻为从电阻101到电阻IOln-I与 PMOS晶体管201η的导通电阻的串联。此外，例如当从输出端子130η+1输出Hi、且从其他所有输出端子输出Lo时，仅 PMOS晶体管201n+l导通，因此，输出端子252与251之间的电阻为从电阻101到电阻IOln 与PMOS晶体管201n+l的导通电阻的串联。在输出端子252与251之间连接了电路或外部设备时，恒流电路111和112流出与在输出端子252与251之间流过的电流I大致相同的电流I。电阻101 IOln与电阻 113彼此具有相同的电阻值R。PMOS晶体管201 201n+l与PMOS晶体管204彼此为相同的尺寸。放大器110的反相输入端子的电压由恒流电路112的电流I和电阻113的电阻值 R决定，以VDD端子为基准而成为电压-I XR0关于放大器110的同相输入端子的电压，通过放大器110的输出对PMOS晶体管204进行控制，使得该同相输入端子的电压与反相输入端子的电压相同，因此为电压-IXR。S卩，PMOS晶体管204工作在非饱和区，其导通电阻的值被控制为与电阻113相同的电阻值R。放大器110的输出端子连接到反相器103 103n+l的VSS端子，因此，反相器 103 103n+l的Lo输出的电压为-IXR。PMOS晶体管201 201n+l与PMOS晶体管204 尺寸相同，因此，在反相器103 103n+l的输出为Lo时，PMOS晶体管201 201n+l以非饱和方式工作且它们的导通电阻的值被控制为电阻值R。由此，例如当寄存器电路115的输出端子130为Hi时，输出端子251与252之间的电阻值为PMOS晶体管201的导通电阻的电阻值R。此外，例如当寄存器电路115的输出端子130a为Hi时，输出端子251与252之间的电阻值为电阻101与PMOS晶体管201a的导通电阻的串联电阻值2R。如以上所说明的那样，在本实施方式的可变电阻电路观0中，作为微调开关的 PMOS晶体管的导通电阻也被设为电阻值R而使用。由此，不会像现有的可变电阻电路那样因PMOS晶体管的导通电阻而产生误差，从而能够准确地控制电阻值。此外，PMOS晶体管的导通电阻由恒流电路的电流和电阻控制，因此，能够降低电源电压依赖性和温度依赖性。而且，不需要减小导通电阻，因此能够减小布局面积。以上说明了将作为微调开关的MOS晶体管的导通电阻设为与构成电阻电路的电阻相同的电阻值的方式，但不限于此，也可以为其2倍或1/2等的电阻值。图4是示出具有第1实施方式的可变电阻电路的半导体集成电路的电路图。图4 的半导体集成电路具有放大器301、电阻302以及可变电阻电路180，从而构成恒压电路。放大器301的同相输入端子与Vref端子连接。电阻302的一个端子与放大器301 的输出端及VR端子连接，另一个端子与放大器301的反相输入端子及可变电阻电路180的输出端子151连接。可变电阻电路180的输出端子154与VSS端子153连接。如上所述，通过在恒压电路中采用本发明的可变电阻电路，能够得到微调精度良好的输出电压，能够降低电源电压依赖性和温度依赖性，减小布局面积。
此外，即使如图5所示，使用可变电阻电路280构成恒压电路，也同样能够得到精度良好的输出电压。另外，作为具有可变电阻电路的半导体集成电路的一例，对恒压电路进行了说明， 不过，对于具有电阻电路的任何半导体集成电路而言，只要使用了本发明的可变电阻电路， 即可得到相同的效果。
权利要求
1.一种具有可变电阻电路的半导体集成电路，其特征在于，具有 电阻电路，其串联连接有多个电阻；选择电路，其具有选择所述多个电阻的串联连接数量的多个开关元件；以及控制电路，其控制所述开关元件的导通电阻值，所述控制电路控制为，使得所述开关元件的导通电阻值与所述电阻电路的电阻的电阻值成为预定比例。
2.根据权利要求1所述的具有可变电阻电路的半导体集成电路，其特征在于，所述控制电路具有与所述电阻电路的电阻相同特性的基准电阻，根据所述基准电阻的电阻值控制所述开关元件的导通电阻值。
3.根据权利要求2所述的具有可变电阻电路的半导体集成电路，其特征在于， 所述开关元件为MOS晶体管，所述控制电路为如下结构具有与所述开关元件相同导电型的基准用MOS晶体管，控制所述基准用MOS晶体管的栅极电压，使得所述基准用MOS晶体管的导通电阻值与所述基准电阻的电阻值成为期望比例，所述控制电路将所述基准用MOS晶体管的栅极电压提供给所述开关元件的MOS晶体管的栅极。
4.根据权利要求3所述的具有可变电阻电路的半导体集成电路，其特征在于， 所述控制电路具有串联连接的第1电流源与所述基准电阻；串联连接的第2电流源与所述基准用MOS晶体管；以及放大器，其输入所述基准电阻的电压和所述基准用MOS晶体管的电压，通过输出电压控制所述基准用MOS晶体管的栅极，并且，所述控制电路将所述放大器的输出电压提供给所述开关元件的MOS晶体管的栅极。
全文摘要
本发明提供一种具有可变电阻电路的半导体集成电路，其不会因微调用的开关元件的导通电阻而在电阻值中产生误差，且不存在电源电压依赖性和温度依赖性，布局面积小。作为解决手段，采用了如下结构，即，具有电阻电路，其串联连接有多个电阻；选择电路，其具有选择多个电阻的串联连接数量的多个开关元件；以及控制电路，其控制开关元件的导通电阻值，其中，控制电路控制为，使得开关元件的导通电阻值与电阻电路的电阻的电阻值成为预定比例。
文档编号H03K19/08GK102332908SQ20111015379
公开日2012年1月25日 申请日期2011年6月9日 优先权日2010年6月10日
发明者宇都宫文靖 申请人:精工电子有限公司