专利名称：一种数字锁相放大器和数字锁相控制方法
技术领域：
本发明涉及一种数字锁相放大器和数字锁相控制方法。
背景技术：
单频信号检测是最为常见的信号检测需求，广泛存在于各种测量仪器仪表和测控系统中。现在普遍使用的是模拟锁相放大器(又称为锁相检测电路)，这种模拟锁相检测方式存在一系列缺点，电路复杂、工艺要求高以及漂移严重。相比于模拟锁相放大器，数字锁相放大器可以避免模拟电路的种种弊端。王自鑫等提出的发明专利《一种数字锁相放大器》(公开号CN101060311，
公开日2007年10月M 日)采用数字电路给出参考信号，显著地提高了电路的抗干扰性能。发明人在实现本发明的过程中发现，现有技术中至少存在以下缺点和不足该数字锁相放大器依然需要模拟乘法器和积分器等电路，其存在现有数字锁相的共同缺点计算量大、完成计算的时间长、严重地限制了数字锁相检测的速度和被检测信号的频率。
发明内容
本发明要解决的技术问题在于提供一种数字锁相放大器和数字锁相控制方法，该数字锁相放大器和数字锁相控制方法解决了计算量大、完成计算的时间长、严重地限制了数字锁相检测的速度和被检测信号的频率的问题，详见下文描述本发明提供了一种数字锁相放大器，所述数字锁相放大器包括预放大器、模数转换器和微处理器，所述微处理器包括Ρχ 口、Py 口和I3Z 口 ；所述预放大器的信号输入端接被测模拟信号，所述预放大器对所述被测模拟信号进行放大并输入到所述模数转换器，所述模数转换器将放大的被测模拟信号转换成数字信号，经由所述I3X 口输入到所述微处理器；所述微处理器根据数字信号的幅值通过所述Py 口控制所述预放大器的增益；所述微处理器对所述数字信号进行处理，检测出所述数字信号中的预设频率数字信号，并将所述预设频率数字信号经由所述I^z 口输出。所述微处理器采用MCU、ARM、DSP或FPGA中的任意一种。本发明提供了一种数字锁相控制方法，所述方法包括以下步骤(1)预放大器的信号输入端接被测模拟信号，所述预放大器对所述被测模拟信号进行放大并输入到模数转换器；(2)所述模数转换器接收放大的被测模拟信号，将所述放大的被测模拟信号转换成数字信号，经由& 口输入到微处理器；(3)所述微处理器根据数字信号的幅值通过Py 口控制所述预放大器的增益；(4)所述微处理器控制所述模数转换器以预设频率&的4M倍速度fs = 4MXf0对所述被测模拟信号进行采样，获取采样信号x(m)，其中M为大于等于1的正整数；
x(m) = x(4/m + ζ), I = 0,1,2,......(5)所述微处理器将采样频率fs = 4MXf0下抽样M倍到4X f。；(6)根据所述采样信号x(rn)、所述微处理器产生的正交参考序列ys(k)和y。(k)， 计算所述被测模拟信号的两个正交分量&和Rc ；
N-Y
J jV-1
Rs=-Yj^m+ \)-x{Am+ >)}.
ij m=0
1 jV_1 m=Q(7)根据所述正交分量&和&，通过计算获取所述被测模拟信号的幅值A和相角
优点
θ = arctan
A = 2 —
Χ
，β为下抽样M倍而取的某个常数值t
Rs
本发明提供的数字锁相放大器和数字锁相控制方法与现有技术相比具有如下的
本发明最大限度地实现了数字化锁相放大器，因而可实现高精度测量，且电路结构简单、减少了模拟乘法器、积分器等电路器件，电路工艺要求低、调试容易、可靠性高，全部的锁相计算不仅用软件(数字)实现计算，还仅仅采用极少量的加(减)法，因而计算速度极快，对微处理器的硬件要求极低，计算的时间较短、避免了对数字锁相检测的速度和被检测信号的频率限制。
图1为本发明提供的数字锁相放大器的结构示意图；图2为本发明提供的数字锁相控制方法的流程图。附图中各标号所代表的部件列表如下1 预放大器；2 模数转换器；3:微处理器；Px :1/0 口；Py :1/0 口；Pz :1/0 口。
具体实施例方式为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。假设需要检测的信号为Xa(t) = Asin(2 π f0t+ θ )，其中A为信号的幅值、f0为信号的频率、θ为初始相角。按照采样频率L = MXftl进行采样，M彡2。采样周期数为N， 总的采样点数Q = ΜΧΝ，得到的采样信号x(k)为x(k) = Asin (2 π k/M+ θ ) k = 0,1,2,......，Q-I(1)数字锁相中参考序列由微处理器3根据M来产生，正交参考序列&(10和y。(k)分别为
采集得到信号χ (k)分别与ys (k)和lc (k)相乘，计算两个正交分量&和&表达式为
权利要求
1.一种数字锁相放大器，其特征在于，所述数字锁相放大器包括预放大器、模数转换器和微处理器，所述微处理器包括Ρχ 口、Py 口和Pz 口 ；所述预放大器的信号输入端接被测模拟信号，所述预放大器对所述被测模拟信号进行放大并输入到所述模数转换器，所述模数转换器将放大的被测模拟信号转换成数字信号， 经由所述Px 口输入到所述微处理器；所述微处理器根据数字信号的幅值通过所述Py 口控制所述预放大器的增益；所述微处理器对所述数字信号进行处理，检测出所述数字信号中的预设频率数字信号，并将所述预设频率数字信号经由所述Pz 口输出。
2.根据权利要求1所述的一种数字锁相放大器，其特征在于，所述微处理器采用MCU、 ARM、DSP或FPGA中的任意一种。
3.一种用于权利要求1所述的一种数字锁相放大器的数字锁相控制方法，其特征在于，所述方法包括以下步骤(1)预放大器的信号输入端接被测模拟信号，所述预放大器对所述被测模拟信号进行放大并输入到模数转换器；(2)所述模数转换器接收放大的被测模拟信号，将所述放大的被测模拟信号转换成数字信号，经由Px 口输入到微处理器；(3)所述微处理器根据数字信号的幅值通过Py口控制所述预放大器的增益；(4)所述微处理器控制所述模数转换器以预设频率&的4M倍速度fs= 4MXf0对所述被测模拟信号进行采样，获取采样信号x(m)，其中M为大于等于1的正整数；
全文摘要
本发明公开了一种数字锁相放大器和数字锁相控制方法，数字锁相放大器包括预放大器对被测模拟信号进行放大并输入到模数转换器，将放大的被测模拟信号转换成数字信号，经由Px口输入到微处理器；微处理器根据数字信号的幅值通过Py口控制预放大器的增益；微处理器对数字信号进行处理，检测出数字信号中的预设频率数字信号，并将预设频率数字信号经由Pz口输出。控制方法包括微处理器控制模数转换器以预设频率f0的4M倍速度fs＝4M×f0对被测模拟信号进行采样，获取采样信号，微处理器将采样频率fs＝4M×f0下抽样M倍到4×f0；根据采样信号计算被测模拟信号的两个正交分量RS和RC；通过计算获取被测模拟信号的幅值A和相角θ。
文档编号H03F7/00GK102332878SQ20111023639
公开日2012年1月25日 申请日期2011年8月17日 优先权日2011年8月17日
发明者刘近贞, 周梅, 李刚, 林凌, 郝丽玲 申请人:天津大学