专利名称：Rf隔离开关电路的制作方法
技术领域：
本公开一般涉及RF隔离开关电路。
背景信息高频射频(RF)电路中有许多地方其中RF信号源要被可选择地耦合至负载或要与该负载隔离。术语“RF开关”有时被用于指代可被控制以将RF源耦合至负载或将RF源极与负载断开并隔离的电路。其中使用此种RF开关的一个地方是在无线电发射机中的发射机平衡-不平衡转换器和发射机驱动放大器之间的RF信号的信号路径中。平衡-不平衡转换器所提供的RF发射信号或要被耦合至驱动放大器的输入引线，或要被阻断到达驱动放大器的输入引线。常规地，RF开关被实现为单个N沟道场效应晶体管。该晶体管通常制造的足够小以致当晶体管被控制为关断时，其不会使平衡-不平衡转换器输出负载过量的寄生电容。然而，晶体管通常被制造的足够大以当其被控制为开通时具有充分低的源-漏导通电阻。若平衡-不平衡转换器输出的RF信号电压摆动较高，则使用厚栅极电介质N沟道晶体管。替换地，可使用三个N沟道晶体管的T型开关配置。尽管这些传统的RF开关电路在许多情况下的工作都非常令人满意，但RF开关的确引入了不希望的寄生电容并的确降级了电路线性。寻求RF开关操作和整个发射机电路操作中的改善。概述—方面，RF隔离开关电路包括第一控制输入导体、第二控制输入导体、RF信号输入引线、RF信号输出引线、主晶体管、栅-源短路电路、以及一对电阻。第一数字逻辑极性的数字逻辑信号存在于第一控制输入导体上，且相反的第二极性的数字逻辑信号存在于第二控制输入导体上。若数字逻辑高电压存在于第一控制输入导体上，则数字逻辑低电压存在于第二控制输入导体上，反之亦然。在第一操作模式中，RF隔离开关电路将被关断并将防止RF隔离开关电路的RF输入引线上存在的RF输入信号到达RF隔离开关电路的RF信号输出引线。第一控制输入导体上的数字逻辑信号具有数字逻辑低值，且第二控制输入导体上的数字逻辑信号具有数字逻辑高值。通过经由栅-源短路电路将主晶体管的栅极和源极短路以及通过经由电阻将来自第一控制输入导体的数字逻辑低电压(例如，零伏)提供给主晶体管的栅极而关断主晶体管。栅-源短路电路将主晶体管的栅极与主晶体管的源极短路，由此主晶体管上的栅-源电压(Vgs)即使在主晶体管的源极上的RF输入信号存在大的峰-峰AC电压幅度的条件下也保持靠近零伏。在第二操作模式中，RF隔离开关电路将被开通并通过RF隔离开关电路将RF信号输入引线上的RF信号耦合至RF隔离开关电路的RF信号输出引线。第一控制输入导体上的数字逻辑信号具有数字逻辑高值，且第二控制输入导体上的数字逻辑信号具有数字逻辑低值。关断栅-源短路电路以便主晶体管的栅极不耦合至主晶体管的源极。第一控制输入导体上存在的数字逻辑高电压(例如，1. 3伏)电阻性地耦合至主晶体管的栅极上，由此开通主晶体管。存在于第二控制输入导体上的数字逻辑低电压(例如，零伏)被耦合至栅-源短路电路中的关断晶体管的栅极，由此将那些晶体管关断并将栅-源短路电路关断。在一个示例中，栅-源短路电路包括具有耦合至主晶体管的栅极的第二端子和耦合至中间节点的第一端子的第一关断晶体管。栅-源短路电路还包括具有耦合至中间节点的第二端子和耦合至主晶体管的源极的第一端子的第二关断晶体管。第一和第二关断晶体管的栅极端子耦合在一起以接收第二控制输入导体上的控制输入信号。中间节点电阻性地耦合至第一控制输入导体以便在主晶体管被关断时，第一控制导体上的数字逻辑低电压(例如，零伏)电阻性地耦合至中间节点。此外，电阻电阻性地将主晶体管的漏极耦合至第二控制输入导体以便当RF隔离开关电路关断时，主晶体管的漏极电阻性地上拉至第二控制输入导体上存在的数字逻辑高电压(例如，1. 3伏)。这有助于确保主晶体管的栅极电压不会上升至漏极电压之上且有助于防止主晶体管泄漏。RF隔离开关电路有许多应用，包括用在RF发射机的平衡-不平衡转换器和驱动放大器之间。RF隔离开关也在驱动放大器的输出和由驱动放大器选择性地驱动的负载之间有用。RF隔离开关电路能用于实现RF开关/衰减器。在一个示例中，此种应用中的RF隔离开关电路被置于RF收发机集成电路并由位于数字基带集成电路中执行一组控制器可执行指令的处理器控制。执行指令的结果是，处理器通过跨串行总线从数字基带集成电路向RF收发机集成电路发送串行形式的适当数字控制信息以使得控制信息随后被用于控制RF隔离开关电路开通或关断来控制RF隔离开关电路。第二方面，RF隔离开关电路包括具有单独控制的块体电极或端子的主晶体管。在第一种操作模式中，RF隔离开关电路被开通。置于主晶体管的块体端子和源极端子之间的第一开关晶体管被开通以将主晶体管的块体短路至主晶体管的源极。将用于通过电阻将块体耦合至接地导体的第二开关晶体管关断。RF开关开通时将块体短路至源极降低了主晶体管的阈值电压，由此有助于将主晶体管保持开通并有助于减少通过主晶体管的源-漏导通电阻。在第二种操作模式中，RF隔离开关电路被关断。电耦合在主晶体管的块体和源极之间第一开关晶体管关断。第二开关晶体管开通以便块体电阻性地耦合至接地导体。块体因此接地。若主晶体管的块体在主晶体管关断时短路至源极，且若大峰-峰RF输入信号存在于源极上，则块体和漏极之间的内在二极管结可能被正向偏置或弱正向偏置从而使得主晶体管将通过主晶体管的正向偏置的块体-漏极结而泄漏。将块体与源极去耦合并电阻性地将块体耦合至接地导体防止该内在二极管结被正向偏置。第二方面的RF隔离开关有许多应用，包括用在驱动放大器的输出引线和由驱动放大器选择性地驱动的负载之间。在一些实施例中，选择性地将主晶体管的块体耦合至主晶体管的源极(当RF隔离开关电路开通时)或耦合至接地导体(当RF隔离开关电路关断时)的第二方面与涉及栅-源短路电路的第一方面结合。在制造方法中，使用65纳米CMOS(互补金属氧化物半导体)半导体制造工艺来制造第一和/或第二方面的RF隔离开关电路。以上内容是概要，由此必然包含对细节的简化、概括和省略；因此，本领域技术人员将领会，此概要仅是说明性的，而绝非意欲任何限制。正如纯由权利要求书定义的在本文中所描述的设备和/或过程的其他方面、发明性特征、以及优点将从本文中阐述的非限定性具体说明中变得显而易见。附图简要说明
图1是包括根据第一方面的RF隔离开关电路的移动通信设备I的示图。图2是图1的移动通信设备I的收发机和天线部分的更为详细的示图。图3是图2的RF收发机集成电路3的某些部分的更为详细的示图。图4是更具体地示出图3的混频器/平衡-不平衡转换器电路的电路图。图5是图4的RF隔离开关电路的更详细的示图。图6是实现为薄栅极电介质N沟道晶体管的RF隔离开关电路的示图。图7是根据第一方面的RF隔离开关电路的电路图。图8是示出向图7的RF隔离开关电路的RF信号输入引线看进去的输入阻抗(Zin)如何根据RF输入信号的峰-峰电压振幅改变的示图。图9是比较图7的RF隔离开关电路的性能和图6的简单RF开关的性能的表格。图10是涉及两个简单的单晶体管RF开关的电路的示图。图11是解说解决与图10的电路相关联的问题的传统办法的示图。图12是其中图7的RF隔离开关电路被用于实现一对软件可编程和可控制的RF开关/裳减器电路的电路图。图13是图12的RF开关/衰减器电路之一的更为详细的示图。图14是根据图7的RF隔离开关电路的方法的流程图。图15是包括根据第二方面的RF隔离开关电路的电路的示图。图16是图15的RF隔离开关电路的更详细的示图。图17是根据图15的RF隔离开关电路的方法的流程图。图18是组合第一方面和第二方面的RF隔离开关电路700的示图。具体描述图1是包括根据第一方面的RF隔离开关电路的移动通信设备I的示图。在此示例中，移动通信设备I是多频带蜂窝电话手持机。设备I (除了未解说的其他部分之外)包括可用于接收和发射蜂窝电话通信的天线2、RF (射频)收发机集成电路3、和数字基带处理器集成电路4。在一些示例中，收发机电路系统和数字基带电路系统实现在同一集成电路上，但在此阐述两个集成电路的实现以用于解说目的。数字基带集成电路4包括处理器5，该处理器55执行处理器可执行指令的程序6。程序6存储于处理器可读介质7中，处理器可读介质57在此情形中是半导体存储器。处理器5经由本地总线8访问存储器7。处理器5通过经由串行总线接口 9、串行总线10、串行总线接口 11、和多组控制导体12和13向集成电路3发送控制信息来与RF收发机集成电路3交互并控制RF收发机集成电路53。要传送的信息在数字基带处理器集成电路4上通过数模转换器(DAC) 14被转换成数字形式并跨导体15被传达至收发机集成电路3的发射机部分。由收发机集成电路3的接收机部分接收到的数据以相反方向跨导体16从RF收发机集成电路3被传达至数字基带处理器集成电路4并通过模数转换器(ADC)17被转换成数字形式。图2是图1的蜂窝电话的收发机和天线部分的更为详细的示图。在对蜂窝电话的操作的一个非常简化的说明中，作为蜂窝电话呼叫的一部分，如果图1的蜂窝电话正被用来接收信息，则传入传输18在天线2上被接收。传入信号通过天线开关19，并随后通过RF收发机集成电路3的宽带接收机部分31的两条接收路径中的一条。在一条路径中，传入信号通过双工器20、匹配网络(MN) 21、端子22、低噪声放大器(LNA) 23、混频器24、基带滤波器25、和导体16到达数字基带处理器集成电路4内的ADC17。在另一条路径中，传入信号通过天线开关19、双工器26、匹配网络27、端子28、LNA29、混频器30、基带滤波器25、和导体16到达数字基带处理器集成电路4的ADC17。本地振荡器32 (也称为频率合成器)向混频器24和30提供接收本地振荡器信号RX LO0接收机如何下变频是通过改变本地振荡器信号RX LO的频率并通过选择合适的接收路径来控制的。接收路径中的一条被用于接收第一频带中的信号，而接收路径中的另一条被用于接收第二频带中的信号。另一方面，作为蜂窝电话呼叫的一部分，如果蜂窝电话I正被用来传送信息，则要传送的信息在数字基带处理器集成电路4中由DAC14转换成模拟形式。模拟信息被提供给RF收发机集成电路3的发射机部分35的发射链34部分的基带滤波器33。在被基带滤波器滤波之后，该信号在频率上被混频器块36上变频。经上变频的信号通过两条路径中的一条到达天线2。在第一条路径中，该信号通过驱动放大器37、端子38、功率放大器39、匹配网络40、双工器20、天线开关19到达天线2以作为传输88进行发射。在第二条路径中，该信号通过驱动放大器41、端子42、功率放大器43、匹配网络44、双工器26、天线开关19到达天线2以作为传输88进行发射。使用这两条路径中的哪一条取决于信号要在第一频带还是第二频带中传送。通过改变由本地振荡器95 (也称为频率合成器)生成的本地振荡器信号TX LO的频率并通过选择合适的发射路径来控制混频器块36如何上变频。图3是图2的RF收发机集成电路3的某些部分的更为详细的示图。混频器块36是包括有源混频器46和平衡-不平衡转换器47的混频器/平衡-不平衡转换器电路。平衡-不平衡转换器在此被称为“单初级双次级平衡-不平衡转换器”，因为它包括仅一个初级绕组48，但包括第一次级绕组49和第二次级绕组50。平衡-不平衡转换器将混频器46的差分信号输出转换成驱动驱动放大器37和41的单端信号。初级绕组48被电磁耦合到两个次级绕组49和50，从而这三个绕组一起构成了变压器。第一可编程可变电容器51如解说地与初级绕组48并联耦合。初级绕组48上的中心抽头耦合至电源电压导体52。第二可编程可变电容器53与第一次级绕组49并联耦合。RF隔离开关电路54可开启或闭合，如以下进一步详细解释的。如果RF隔离开关电路54闭合，则电容器53的一条引线55耦合至第一次级绕组49的端子56，从而电容器53与第一次级绕组49并联耦合。如果RF隔离开关电路54打开，则电容器53的引线55不耦合至端子56，并且电容器53不与第一次级绕组49并联耦合。导体57从第一次级绕组49向第一驱动放大器37的输入引线58传达信号。第三可编程可变电容器59如解说地与第二次级绕组50并联耦合。导体60从第二次级绕组50向第二驱动放大器41的输入引线61传达信号。这三个绕组48、49和50之间的复杂互感交互允许初级绕组在足够的调谐范围上被调谐成谐振(在低频带频率处或在中频带频率处谐振)而无需提供与初级绕组并联的很大的可变电容器。当RF隔离开关电路54打开并且该电路正在中频带频率处操作时，第一次级绕组49中实质上没有电流流动，并且第一次级绕组49对初级绕组谐振和总体平衡-不平衡转换器谐振的影响减小。对初级绕组谐振和总体平衡-不平衡转换器谐振的互感效应很大程度上是由于第二次级绕组50的相对较小的电感造成的。当RF隔离开关电路54闭合并且该电路正在低频带频率处操作时，初级绕组48和电感较大的第一次级绕组49强烈地交互作用，而电感较小的第二次级绕组50对初级谐振和总体平衡-不平衡转换器谐振仅具有微弱影响。经调谐的平衡-不平衡转换器对于从824MHz到1980MHz的宽带频率范围中的任何频率的品质因数为6. O或更大。尽管在图2的简化示图中未示出，分频器62和缓冲器63被部署在TXLO信号到混频器46的信号路径中。这些电路62和63被置于靠近混频器46。从缓冲器63输出的TXLO信号实际上包括两个差分信号TX L0_I和TX L0_Q，这两个差分信号彼此成正交关系。同相本地振荡器信号TX L0_I经由两个导体64和65被传达至混频器46。正交相位本地振荡器信号TXL0_Q经由两个导体66和67被传达至混频器46。附图标记68表示集成电路3的四个端子，两个差分信号1_和0_通过这四个端子被接收。I_P和I_N构成差分信号I。Q_P和Q_N构成差分信号Q。发射基带滤波器33经由导体69-72向有源混频器46提供两个差分经滤波信号。IP和IN构成第一差分信号。QP和QN构成第二差分信号。来自串行总线接口 11的数字控制比特经由控制导体12中的一些被传达至混频器块36。这些控制导体97在图4中进一步详细示出。图4是更详细示出混频器/平衡-不平衡转换器电路的电路图。附图标记73和74标识初级绕组48的端子。附图标记75标识初级绕组48的中心抽头。来自混频器46的差分混频器输出信号MOP和MON经由相应的一对导体76和77被提供给初级绕组48。信号MOP从混频器输出弓I线92被提供给初级绕组的端子73。信号MON从混频器输出弓丨线93被提供给初级绕组的端子74。第一可编程可变电容器51的电容由5比特数字值P[4:0]控制。附图标记56和78标识第一次级绕组49的端子。第二可编程可变电容器53的电容由6比特数字值SLB[5:0]控制。信号SW_开/关是导体91上控制RF隔离开关电路54的单个数字控制比特信号。附图标记79和80标识第二次级绕组50的端子。第三可编程可变电容器59的电容由7比特数字值SMB[6:0]控制。附图标记97标识传达控制值P[4:0]、Sff_开/关、SLB[5:0] ,SMB[6:0]、EN_LB_DA、和EN_MB_DA的控制导体。在操作中，数字基带处理器集成电路4跨串行总线10向RF收发机集成电路3发送数字信息96 (见图3)。此数字信息96是从串行总线10被接收到RF收发机集成电路3上的。数字信息96抑或包含抑或用来生成这些数字控制信号(P [4:0]、5胃_开/关、SLB[5:0]、SMB[6:0]、EN_LB_DA、和EN_MB_DA),这些数字控制信号控制混频器/平衡-不平衡转换器电路和驱动放大器，从而这些电路被正确配置为在期望发射频率处操作。图5是图4的RF隔开开关电路54的更详细的不图。电容器符号98和99标识分别隔离次级绕组49和50上的DC电压以使其不能到达DA输入引线58和61的去耦合电容。当发射机被配置成使用MB DA41在较高的中频带频率范围发射时，随后禁用低频带驱动放大器(LB DA) 37。相反，当发射机被配置成使用LB DA37在较低频带LB中发射时，随后禁用MBDA41。总体平衡-不平衡转换器电路的自然振荡频率是耦合至该平衡-不平衡转换器的总电容的函数。当总体平衡-不平衡转换器电路工作在LB频率模式时，跨第二次级绕组50耦合的MB路径的总体寄生电容对该电路的自然振荡频率有影响，但MB路径的寄生电容对较低频率LB范围中平衡-不平衡转换器振荡的影响是可容忍的，因为側点频率较低。低频带中总体平衡-不平衡转换器的振荡频率是LB次级上的组合电容以及MB次级上的组合电容的函数。然而，当电路工作在较高频率MB频率范围时，跨第一次级绕组49的LB电路系统的寄生电容将不被允许显著降低总体平衡-不平衡电路的自然振荡频率。如果没有RF隔离开关电路54，则LB路径的总体电容将通过平衡-不平衡转换器的MB DA操作并减小平衡-不平衡转换器电路的振荡频率。提供RF隔离开关电路54以在MB操作期间将LB信号路径电容与平衡-不平衡转换器隔离，并在LB操作期间将电容53与第一次级绕组49并联耦合。图6是实现为薄栅极电介质N沟道晶体管101的RF隔离开关电路54的示图。与作为单个厚栅极电介质晶体管实现的RF隔离开关电路相比，使用薄栅极电介质晶体管101。这允许器件沟道长度更小，因而总体器件尺寸将更小。这允许当开关关断时第一次级绕组49上的总体寄生电容较低。当开关关断且电路工作在MB模式时，(通过平衡-不平衡转换器)使中频带路径负载的、RF开关的寄生电容会较小。减少该寄生电容是通过将RF开关电路制成薄栅极电介质晶体管来实现的。薄栅极电介质晶体管具有与厚栅极电介质器件相比更低的阈值电压。当工作于110摄氏度时快-快工艺条件下(FFlO)的图6的RF开关电路54的阈值电压可例如为O. 38伏。第一次级绕组49输出到开关电路54的源极上的RF信号100具有可为1. 3伏那么大的大峰-峰信号电压幅度以及具有零伏DC电压分量。为了关断图6的开关电路54，通过藉由大电阻122将晶体管101的栅极耦合至接地导体102来将栅极接地。RF开关54的块体节点(术语“块体(bulk)”指代P井，其中形成晶体管101的N型源极和漏极)还通常使用电阻被接地以便在RF开关被关断时保护RF开关的块体节点。由于寄生电容Cgs，栅极上的电压也具有正弦形状并跟随源极上的AC信号，但栅极电压信号121的峰-峰幅度较小约在O. 8伏峰-峰。栅极电压信号也具有零伏DC分量。当晶体管101的源极上的RF信号100的电压为其在所解说的正弦波底部处-O. 65伏的最小值时，则开关电路54的栅极上的栅极电压可约为-O. 4伏，而图6的开关电路54的Vgs为正且可足够靠近薄栅极电介质晶体管101的O. 38伏的阈值电压Vt以导致晶体管101泄漏。作为术语的术语RF信号中的标记RF在本文中被用于指示该信号具有至少500MHz的频率。图7是涉及主晶体管103、第一关断路径晶体管104、第二关断路径晶体管105、和三个电阻106、107和108的RF隔离开关电路54的实施例的电路示图。关断晶体管104和105和电阻107形成栅-源短路电路120。在输入引线109上接收控制信号SW_开/关且其数字逻辑补数由反相器110生成并在输入引线111上接收。在一些实施例中，反相器可位于RF隔离开关电路中以使得仅有一个控制输入引线。经由控制输入导体112和电阻106将控制信号SW_开/关提供至主晶体管103的栅极上和中间节点113上。在此情形中的导体112是与图4中的导体91相同的导体。经由控制输入导体114将补偿信号提供至关断导体104和105的栅极上。信号SW_开/关是或具有地电势的数字逻辑低电平电压或电源电压VDD的电压的数字控制信号。此情形中的地电势是零伏且VDD电源电压是1. 3伏。导体115是信号输入导体。导体116是信号输出导体。在一个示例中，主晶体管103是具有约O. 4pF的栅-源寄生电容的720微米除60纳米(W/L)的薄栅极电介质N沟道晶体管。晶体管103的阈值电压Vt范围从工艺角FFllO处的约O. 38伏到O. 5伏的通常值再到工艺角SS-30处的约O. 6伏的最高值。关断晶体管104和105是24微米除60纳米(W/L)的N沟道晶体管。N沟道晶体管的源极和漏极向下延伸至P井(块体)，又向下延伸至深N井，又向下延伸至P型衬底。电阻107具有20k欧的电阻值。电阻106具有140k欧的电阻值。电阻108具有IOk欧的电阻值。当信号SW_开/关具有数字逻辑低电平时，则RF隔离开关电路54关断。导体114上的数字逻辑高电平信号使关断晶体管104和105被开通。关断晶体管104和105之间的中间节点113经由电阻107耦合并下拉至地电势。主晶体管103的栅极上的信号可被视为具有DC分量和AC分量。DC分量为零并通过电阻106提供给主晶体管103的栅极。主晶体管103的栅极的源极的DC电压分量也因第一次级绕组49出于AC信号目的将输入导体115耦合至接地节点117而为零伏。参考标记118标识RF隔离开关电路的RF信号输入引线。经由第一次级绕组49接收的DC地电势也通过栅-源短路电路120耦合至主晶体管103的栅极。在此解说性示例中，导体115上的信号的AC分量为1. 3伏峰-峰正弦AC信号。该1.3伏峰-峰正弦AC信号也通过关断晶体管105和104耦合至主晶体管103的栅极上以便主晶体管103的栅极上的AC信号摆动跟随主晶体管103的源极上的信号的AC信号摆动并具有相同的峰-峰幅度。相应地，当导体115上的电压为正O. 65伏时，则主晶体管103的栅极上的电压也为正O. 65伏。当导体115上的电压为负O. 65伏时，则主晶体管103的栅极上的电压也为负O. 65伏。主晶体管103因此从未经历正Vgs且主晶体管103在AC信号周期期间保持关断。类似地，当SW_开/关为数字逻辑电平低时，则电源电压VDD经由电阻108耦合至输出导体116和RF信号输出引线119。由于主晶体管103的栅极经由电阻106耦合至地电势且由于主晶体管103的漏极经由电阻108耦合至电源电压VDD，故从未有跨主晶体管103的栅-漏结的正DC电压。这就确保栅-漏结不被正向偏置。当SW_开/关为数字逻辑电平高电压时，则RF隔离开关电路54将被开通。当SW_开/关为数字逻辑电平高时，则关断晶体管105和104被关断且其间的中间节点113经由电阻107耦合至电源电压VDD。当SW_开/关为数字逻辑电平高时，则主晶体管103的栅极经由电阻106被提供1. 3伏的DC数字逻辑高电压电平。主晶体管103的栅极上仅有小的AC信号分量。对于1. 3伏的VDD电源电压，至少O. 4伏的正Vgs因此跨主晶体管103的栅-源结存在，尽管1. 3伏的峰-峰信号存在于主晶体管103的源极之上。主晶体管103在导体115上的信号的1. 3伏峰-峰循环期间保持导通。类似地，当SW_开/关为数字逻辑电平高时，则地电势经由电阻108耦合至输出导体116。由于主晶体管103的栅极被驱动至VDD且由于地电势存在于主晶体管103的漏极上，故保持跨主晶体管103的正Vgd以保持栅-漏结导通。不同于设置一个关断晶体管，设置两个关断晶体管105和104因为如果仅设置一个关断开关来断开主晶体管103的栅极和源极之间的路径，则当这一个关断晶体管将被关断时会因以上关于图6描述的相同现象而可能泄漏。例如，在正常操作中，当SW_开/关为高且关断晶体管104的栅极为地电势时，如果不设置关断晶体管105，则该关断晶体管104的源极将在导体115上经历全部的巨大信号摆动且在导体115上的AC信号的电压摆动的底部处将被弱导通。在导体115和关断晶体管104的源极之间的信号路径中设置关断晶体管105减少关断晶体管104的源极上的电压摆动幅度并允许关断晶体管104保持关断。关断晶体管105可能泄漏，但关断晶体管104为全关断，且这实质上将导体115上的AC信号与主晶体管103的栅极隔离并去耦合。图8是示出向图7的RF隔离开关电路54的RF信号输入引线118看进去的输入阻抗(Zin)随第一次级绕组49输出的2GHz信号的峰-峰电压摆动从约500mV峰-峰上升到约1. 5V峰-峰如何改变的示图。该示图也示出相同电路中的图6的简单RF开关的输入阻抗(Zin)将如何在相同峰-峰输入信号电压摆动上改变。注意到，即使在1. 5伏的高输入信号峰-峰电压摆动情况下，图7的RF隔离开关电路的输入阻抗基本保持恒定，而图6简单的单晶体管RF开关在高输入信号峰-峰电压摆动处表现出相当大的泄漏。图9是比较图7的RF隔离开关电路54的性能和图6简单的单晶体管RF开关的性能的表格。出现在标记为“角”一栏中的“TT70”指示典型工艺和70摄氏度的典型工作温度。出现在标记为“角”一栏中的“FF110”指示快工艺和110摄氏度的高工作温度。ACLR测量是关于从基带滤波器之前的点到驱动放大器输出的整个TX信号路径。“PldB”值是对线性的测量。随TX信号路径的输出功率的增加，可以看到TX信号路径的增益在某个较高输出功率处下降。PldB值是看到整个TX信号路径的增益展现一个dB增益损耗时的输出功率。注意到，在其中薄电介质晶体管的阈值电压将为最低的快工艺和高温度下，图6的简单RF电路的PldB值降至9. OldB，而图7的电路的PldB保持在11. 89dB的较高值。图10是涉及两个简单的RF开关的电路的示图。框200表示诸如图1_5的驱动放大器37或41之一的驱动放大器。驱动放大器200经由对应的一对端子203和204将其输出信号提供给两个50欧负载201或202中的选定一个。两个RF开关205和206应一次仅开通一个。另一个开关应关断并不应泄漏。例如，如果从驱动放大器200输出相对高的2. O伏峰-峰电压信号312至导体207，且如果将传统的RF开关用于开关框205和206，则要关断的开关将因以上关于图6所述的现象而泄漏。结果是，作为驱动放大器输出的一些功率将被提供给错误的输出端子。对驱动放大器可存在最大输出功率限制，且可能期望向期望端子提供驱动放大器输出的基本上所有功率以便该驱动放大器的输出功率可维持在最大输出功率的允许量以下。在图10的电路中，开关205被控制为开通，开关206被控制为关断，且驱动放大器200在IOdBM上输出但因通过开关206的泄漏仅9. 5dBM被提供给端子 203。解决图10的问题的一个传统办法是为RF开关205和206的每一个使用单个厚栅极电介质N沟道晶体管。如果RF开关的输入引线上的信号摆动不是太高，则该办法可被用于实现通过RF开关的适当的低R开通，但RF开关的厚栅极电介质晶体管的大小一般必须被制成约为使用薄栅极电介质晶体管实现RF开关情况下的三倍大小。这消耗约10倍的集成电路面积且使负载于驱动放大器上的寄生电容增加5倍，且一般降级驱动放大器的线性。图11是解说解决与图10的问题的传统办法的示图。通过在图11所示的T型开关配置208中使用两个较大的2X薄栅极电介质N沟道晶体管来实现通过开关205和206的相同的低增益损耗，而不是使用一个IX大小的厚栅极电介质N沟道晶体管来实现RF开关205和206。然而，T型开关拓扑208增加了负载至驱动放大器输出上的寄生电容量，降低了驱动放大器的线性，且消耗了不期望的大量集成电路面积。图12是电路300的示图，其中设置两个可编程RF开关/衰减器电路301和302以将驱动放大器304的输出引线303经由两个端子307和308耦合至两个50欧负载305和306中的选定一个。驱动放大器304以简化形式示出。设置电阻309以将衰减器的输入引线310和311DC偏置至地电势。因驱动放大器304的大输出功率，大RF信号312(例如，2. O伏峰-峰)存在于衰减器的输入引线310和311上。驱动放大器304可为图1和2的RF收发机集成电路3中的驱动放大器，其中此类驱动放大器被制成驱动多个输出端中的选定一个。图12中的虚线317表示RF收发机集成电路的边界。两个可编程RF开关/衰减器电路301和302是相同构成，因此本文仅描述了 RF开关/衰减器301的组件。两个开关符号313和314中的每个符号表示图7的RF隔离开关电路的实例。晶体管符号315表示一组并行连接的N沟道晶体管，其中这些晶体管中的选定数量的晶体管可被开通以将节点318耦合至接地导体319。开关符号316表示并行耦合在一起的图7的RF隔离开关电路的多个实例，其中那些RF隔离开关电路的选定数量的RF隔离开关电路可被开通。可编程RF开关/衰减器电路301是否为开通以及可编程RF开关/衰减器电路301提供的衰减量是通过经由22个导体320中的11个导体收到的11比特的数字衰减器控制值数字可编程的。使用可编程RF开关/衰减器电路301和302允许驱动放大器304在输出端307和308中的选定一个处达成改善的相位噪声性能(较高SNR)。与较不稳固地驱动驱动放大器并向选定的输出端子提供驱动放大器输出功率中的较多功率相比，更稳固地驱动驱动放大器并在驱动放大器中消耗更多的电源电流但向选定端子提供驱动放大器输出功率中的较少功率在相位噪声性能方面一般是更好的。与在驱动放大器输出引线303和端子307和308之间使用简单的单晶体管开关不同，使用衰减器301和302允许用此方式以较少的负担来更稳固地驱动驱动放大器。设置多个衰减器因为不同的负载可被耦合至RF收发机集成电路，且这些不同的负载可能需要以不同的功率量来驱动。在数字基带处理器集成电路4中的处理器5的控制下，图12的电路中的衰减器301和302经由串行总线10、总线接口 11和导体320被分别禁用和启用，以便被禁用的衰减器被全关断且不会向其负载泄漏功率。图13是RF开关/衰减器301的更详细示图。参考标记310标识RF信号输入引线。参考标记321标识RF信号输出引线。有11个延伸至RF开关/衰减器301的数字控制输入导体。22个数字控制输入导体320中的11个导体向RF开关/衰减器301提供11比特的数字控制值。这些比特中的5个比特控制符号316表示的5个并行连接的RF开关。如果这些比特中的一个比特是数字逻辑低电平(零伏)，则其相应的RF隔离开关电路被关断，而如果该比特为数字逻辑高电平(2.1伏)，则其相应的RF隔离开关电路被开通。(与图7的示例中的1. 3伏的电源电压VDD相比，图12和13的示例中的电源电压VDD为2.1伏，且与图7的示例中使用的薄栅极电介质N沟道晶体管相比，图12和13的示例中的RF隔离开关电路的主晶体管是厚栅极电介质N沟道晶体管。)类似地，这11个控制比特中的5个其他比特被提供给符号315表示的并行连接的N沟道晶体管。如果这些比特中的一个比特是数字逻辑低电平(零伏)，则其相应的N沟道晶体管被关断，而如果该比特为数字逻辑高电平(1. 3伏)，则其相应的N沟道晶体管被开通。在RF隔离开关电路313和314的SW_开/关控制输入引线上提供一个比特。如果该比特是数字逻辑低电平(零伏)，则RF隔离开关电路314和314被关断，而如果该比特为数字逻辑高电平(2.1伏)，则RF隔离开关电路313和314被开通。为了关断RF开关/衰减器301，所有11个比特被设置为数字逻辑低电平(地电势)。为了开通RF开关/衰减器301并使用它作为衰减器，两个RF隔离开关电路313和314被开通，但并行连接的RF隔离开关电路316中的选定数量的RF隔离开关电路被开通且并行连接的N沟道晶体管315中的选定数量的N沟道晶体管被开通。为了更多衰减，更大数量的下拉N沟道晶体管315被开通且更少数量的并行连接的RF隔离开关电路316被开通。为了更少衰减，更少数量的下拉N沟道晶体管315被开通且更多数量的并行连接的RF隔离开关电路316被开通。控制RF开关/衰减器301的11个衰减器控制比特和控制RF开关/衰减器302的11个衰减器控制比特由数字基带处理器集成电路4中的处理器5确定，且经由串行总线10、总线接口框11和控制导体320被传达给RF收发机集成电路2中的衰减器 301 和 302。图14是根据图7的RF隔尚开关电路54的方法400的流程图。为了关断RF开关(步骤401)，主晶体管103的栅极和源极使用栅-源短路电路120被连接在一起。经由电阻106将控制输入导体112上的数字逻辑低信号提供至主晶体管103的栅极上。为了开通RF开关(步骤402)，关断栅-源短路电路120以将主晶体管的源极与主晶体管的栅极去耦合。经由电阻106将控制输入导体112上的数字逻辑高信号提供至主晶体管103的栅极上。在一个示例中，栅-源短路电路120包括如图7所解说的互连的第一和第二关断晶体管104和105以及电阻107。对以上电路的工作的描述是简化。为了更准确和详细理解电路工作，应制造并测试电路和/或应使用诸如具有准确晶体管模型的SPICE之类的电路仿真程序来模拟电路。在制造方法中，使用TSMC (台湾积体电路制造股份有限公司)的65纳米CMOS半导体制造工艺来制造包括RF隔离开关54的RF收发机集成电路3。图15是涉及根据第二方面的RF隔离开关电路501和502的电路500的示图。两个可编程RF开关电路501和502是相同构成，因此本文仅描述了 RF隔离开关电路501的组件。RF隔离开关电路501包括主N沟道晶体管503、两个晶体管开关504和505，以及具有大阻抗的电阻506。尽管两个开关晶体管504和505被解说为开关，但这些开关实际上是N沟道晶体管。这些N沟道晶体管由提供至晶体管栅极上的数字控制信号来控制。如果RF隔离开关电路501被控制为开通，则主晶体管503的源极和块体电极被短路在一起。第一开关504被闭合且第二开关505被打开。如果主晶体管503的块体被短路至其源极，则主晶体管503的阈值电压减小。相应地，经由第一开关504将块体短路至源极减少了主晶体管的阈值电压。有效栅极电压因此更高，且主晶体管503被更稳固地导通，且通过主晶体管的漏-源电阻Rds更低。如果RF隔离开关电路501被控制为关断，则第一开关504打开且第二开关505闭合，以便主晶体管503的块体电极通过电阻506被耦合至接地导体。在被控制为关断且其源极上存在相对大电压幅度的RF信号的RF隔离开关电路中，如果源极被保持短路至块体，则块体和漏极之间的内在二极管结可变得弱正向偏置。内在块体-漏极二极管的此种正向偏置将导致通过主晶体管从块体到漏极的不期望泄漏。相应地，第一开关504被打开以将源极与块体去耦合，且通过开通第二开关505将块体电阻性地耦合至接地导体上的地电势。这防止内在块体-漏极二极管变得正向偏置。在图15的电路500中，RF隔离开关电路501和502中仅选定的一个被控制为开通以便驱动放大器304可驱动两个负载305和306中选定的一个。另一个RF隔离开关电路被控制为关断且通过未选定负载泄漏极少的功率。图15的电路500与图12的电路300相同，除了采用不同的RF隔离开关电路且控制它们的数字控制信号是不同的之外。在一些实施例中，涉及选择性地将主晶体管的块体耦合至源极(当RF隔离开关电路要被开通时)或耦合至接地(当RF隔离开关电路要被关断时)的第二方面与涉及栅-源短路电路的第一方面结合。图16是图15的RF隔离开关电路501的更详细的不图。第一和第二开关504和505被实现为N沟道晶体管。控制输入引线507上接收的SW_开/关数字控制信号被提供给主晶体管503的栅极端子、第一开关晶体管504的栅极端子、以及反相器508的输入引线。反相器508将与SW_开/关极性相反的数字控制信号提供给第二开关晶体管505的栅极端子。参考标记509标识RF隔尚开关电路的RF信号输入引线。参考标记510标识RF信号输出引线。电阻506具有36k欧的电阻值。参考标记511标识主晶体管503的块体电极端子。参考标记512标识接地导体。在一些不例中，34欧的电阻与第一开关晶体管504串联设置以便当主晶体管的块体端子和源极端子被短路在一起时，在它们之间有约34欧的电阻将它们短路在一起。图17是根据第二方面的RF隔离开关电路501的方法600的流程图。为了关断RF隔离开关电路(步骤601)，主晶体管503的栅极端子被提供数字逻辑低信号。第一开关晶体管504被关断，且第二开关晶体管505被开通以经由电阻506将主晶体管的块体电极(本文中也称为块体端子)耦合至接地导体512。如果在主晶体管503关断且在相对大的峰-峰电压信号存在于源极端子上时块体端子被耦合至源极端子，则主晶体管的块体和漏极之间的内在二极管可能变得正向偏置。经由电阻506将块体端子接地至接地导体512可阻止该情形。为了开通RF隔离开关电路(步骤602)，主晶体管503的栅极端子被提供数字逻辑高信号。第一开关晶体管505被关断，且第二开关晶体管504被开通以便主晶体管503的块体端子和源极端子被短路在一起。以此方式将源极端子和块体端子短路在一起降低了主晶体管的阈值电压。较大的峰-峰幅度信号可存在于主晶体管的源极端子上，但没有在传入RF输入信号的循环的高峰值部分期间弱关断主晶体管的低Vgs。当RF隔离开关电路开通时，主晶体管上的较大有效Vgs降低了主晶体管的源-漏导通电阻。图18是组合第一方面和第二方面的RF隔离开关电路700的示图。晶体管701是主晶体管且为具有源极端子、漏极端子、栅极端子、以及块体端子的N沟道场效应晶体管。第一关断晶体管702、电阻703和第二关断晶体管704形成栅-源短路电路705。输入引线706是RF隔离开关电路700的承载数字开关开/关控制信号SW_开/关719的输入引线。反相器707将数字控制信号SW_开/关719反转并将经反转的结果信号720提供给导体708。3胃_开/关存在于导体709上。3胃_开/关信号通过电阻703电阻性地耦合至栅-源短路电路705的中间节点710且通过电阻711电阻性地耦合至主晶体管701的栅极端子，而控制信号的反相版本通过电阻712电阻性地耦合至主晶体管701的漏极端子。图18的电路的该部分对应于上述图7的电路系统。此外，图18的RF隔离开关电路包括第一开关晶体管713，其在RF隔离开关电路700被控制为开通时将主晶体管的块体端子723短路至主晶体管的源极端子。图18的RF隔离开关电路还包括第二开关晶体管714，其在RF隔离开关电路700被控制为关断时通过电阻716将主晶体管的块体端子723短路至接地导体715。开关晶体管713和714以及电阻716对应于上述图16的电路系统。输入引线717是RF隔离开关电路700的RF信号输入引线。在此输入引线717上从诸如举例而言，无线电发射机中的混频器/平衡-不平衡变换器或驱动放大器之类的源接收RF输入信号721。在一个示例中，从图3的混频器/平衡-不平衡变换器提供RF输入信号721且其具有1. 3伏的峰-峰幅值。在另一个示例中，从图12的驱动放大器提供RF输入信号721且其具有
2.O伏的峰-峰幅值。输出引线718是RF隔离开关电路700的RF信号输出引线。如果主晶体管701开通，则RF输入信号721从输入引线717传导通过RF隔离开关电路并作为RF输出信号722出现在输出引线718上。在一个或更多个示例性实施例中，经描述的功能可被实现在硬件、软件、固件，或其任何组合中。如果被实现在软件中，那么这些功能可被存储在计算机可读介质上的一条或更多条指令或代码上或作为其被传送出去。计算机可读介质不仅包括计算机存储介质还包括包括方便计算机程序从一个位置向另一位置的传输的任何介质的通信介质。存储介质可以是可由计算机存取的任何可用介质。藉由示例、而不是限制，此类计算机可读介质可包括RAM、ROM、EEPROM、CD-ROM或其它光盘存储、磁盘存储或其它磁存储设备，或可被用以以指令或数据结构的形式携带或存储想要的程序代码并且可由计算机存取的任何其它介质。而且，任何连接被正当地称为计算机可读介质。例如，如果软件是使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)、或诸如红外、无线电和微波之类的无线技术从网站、服务器、或其它远程源传送而来的，则该同轴电缆、光纤电缆、双绞线、DSL、或诸如红外、无线电和微波之类的无线技术被包括在介质的定义中。如本文中所使用的盘(disk)和碟(disc)包括压缩碟(⑶)、激光碟、光碟、数字多用碟(DVD)、软盘和蓝光碟，其中盘往往以磁的方式再现数据，而碟用激光以光学方式再现数据。以上组合也应被包括在计算机可读介质的范围内。在一个特定示例中，根据第一和/或第二方面的RF隔离开关电路由在数字基带处理器集成电路4中执行的软件和/或固件来控制。该软件和/或固件可例如是存储在处理器可读介质7中的处理器可执行指令的程序6。处理器5执行该指令程序6且结果是通过跨串行总线10发送适当的数字控制信息来控制RF收发机集成电路3中的RF隔离开关电路。尽管以上出于指导目的描述了某些具体实施例，但本专利文件的教导具有普遍适用性并且不被限定于以上描述的具体实施方式
。RF隔离开关电路的开关可为上述N沟道晶体管，或可为另一类型的开关，包括P沟道晶体管或传输门或另一类型的晶体管或开关电路。控制RF隔离开关的各个开关的数字逻辑控制信号具有数字逻辑电平，该数字逻辑电平为与集成电路上的其他数字逻辑的数字逻辑电平相比偏移的电平。一个或多个晶体管106-108和506可被省略或被实现电阻耦合功能的另一电路组件来替代。相应地，可实践对所描述的具体实施例的各种特征的各种修改、适应、以及组合而不会脱离所附权利要求书的范围。
权利要求
1.一种装置，包括主N沟道晶体管，其具有第一端子、第二端子、以及栅极端子；第一关断N沟道晶体管，其具有第一端子、第二端子、以及栅极端子，其中所述第一关断N沟道晶体管的第二端子耦合至所述主N沟道晶体管的栅极端子；第二关断N沟道晶体管，其具有第一端子、第二端子、以及栅极端子，其中所述第二关断N沟道晶体管的第二端子耦合至所述第一关断N沟道晶体管的第一端子，且其中所述第二关断N沟道晶体管的第一端子耦合至所述主N沟道晶体管的第一端子；以及第一控制导体，其中当所述第一控制导体上的第一数字控制信号具有第一数字逻辑值时所述主晶体管被关断，且其中当所述第一控制导体上的所述第一数字控制信号具有与所述第一数字逻辑值相反的第二数字逻辑值时所述主晶体管被开通。
2.如权利要求1所述的装置，其特征在于，进一步包括第一晶体管，其具有耦合至所述主N沟道晶体管的栅极的第一引线且具有耦合至所述第一控制导体的第二引线。
3.如权利要求1所述的装置，其特征在于，进一步包括第二控制导体，其中第二数字控制信号存在于所述第二控制导体上，其中所述第二数字控制信号具有与所述第一控制导体上的所述第一数字控制信号的数字逻辑值相反的数字逻辑值，其中所述第二控制导体耦合至所述第一和第二关断N沟道晶体管的栅极端子。
4.如权利要求3所述的装置，其特征在于，进一步包括第二晶体管，其具有耦合至所述第一控制导体的第一引线且具有耦合至所述第一关断 N沟道晶体管的第一端子的第二引线。
5.如权利要求4所述的装置，其特征在于，进一步包括第三晶体管，其具有耦合至所述第二控制导体的第一引线且具有耦合至所述主N沟道晶体管的第二端子的第二引线。
6.如权利要求1所述的装置，其特征在于，进一步包括变压器绕组，其在所述主N沟道晶体管的第一端子上提供射频(RF)信号；以及驱动放大器，其接收来自所述主N沟道晶体管的第二端子的RF信号。
7.如权利要求1所述的装置，其特征在于，进一步包括驱动放大器，其在所述主N沟道晶体管的第一端子上提供射频(RF)信号；以及耦合的集成电路端子以接收来自所述主N沟道晶体管的第二端子的RF信号。
8.如权利要求1所述的装置，其特征在于，进一步包括第一 RF隔离开关电路，其具有第一端子、第二端子、以及控制端子，其中所述第一 RF隔离开关电路的第二端子耦合至所述主N沟道晶体管的第一端子；第二 RF隔离开关电路，其具有第一端子、第二端子、以及控制端子，其中所述第二 RF隔离开关电路的第二端子耦合至所述主N沟道晶体管的第二端子，其中所述第二 RF隔离开关电路的控制端子耦合至所述第一 RF隔离开关电路的控制端子；N沟道晶体管，其具有第一端子、第二端子、以及控制端子，其中所述N沟道晶体管的第一端子耦合至接地导体，且其中所述N沟道晶体管的第二端子耦合至所述第一 RF隔离开关电路的第一端子并耦合至所述第二 RF隔离开关电路的第一端子。
9.一种方法，包括通过经由栅-源短路电路将RF隔离开关电路的主晶体管的栅极耦合至所述主晶体管的源极并通过在所述主晶体管的栅极上提供数字逻辑低电压而控制所述主晶体管关断，其中所述栅-源短路电路包括具有耦合至所述主晶体管的栅极的第二端子并具有耦合至中间节点的第一端子的第一关断晶体管，且其中所述栅-源短路电路还包括具有耦合至所述中间节点的第二端子和耦合至所述主晶体管的源极的第一端子的第二关断晶体管，其中所述主晶体管和所述栅-源短路电路是所述RF隔离开关电路的部分；以及通过关断所述栅-源短路电路的所述第一和第二关断晶体管并通过在所述主晶体管的栅极上提供数字逻辑高电压而控制所述主晶体管开通。
10.如权利要求9所述的方法，其特征在于，通过在电阻的第一引线上提供所述数字逻辑低电压而在所述主晶体管的栅极上提供所述数字逻辑低电压，其中所述电阻的第二引线耦合至所述主晶体管的栅极，且其中通过在所述电阻的第一引线上提供所述数字逻辑高电压而在所述主晶体管的栅极上提供所述数字逻辑高电压。
11.如权利要求9所述的方法，其特征在于，进一步包括在第一控制输入导体上提供第一数字逻辑电平信号，其中如果所述第一数字逻辑电平信号为所述数字逻辑高电压，则所述主晶体管关断且所述数字逻辑高电压电阻性地从所述第一控制输入导体耦合至所述主晶体管的栅极，而如果所述第一数字逻辑电平信号为数字逻辑低电压，则所述主晶体管开通且所述数字逻辑低电压电阻性地从所述第一控制输入导体耦合至所述主晶体管的栅极。
12.如权利要求11所述的方法，其特征在于，进一步包括电阻性地将所述第一控制输入导体耦合至所述中间节点。
13.如权利要求11所述的方法，其特征在于，进一步包括在第二控制输入导体上提供第二数字逻辑电平信号，其中所述第二数字逻辑电平信号具有与所述第一数字逻辑电平信号相反的数字逻辑值，且其中所述第二控制输入导体耦合至所述第一关断晶体管的栅极以及耦合至所述第二关断晶体管的栅极。
14.如权利要求13所述的方法，其特征在于，进一步包括电阻性地将所述第二控制输入导体耦合至所述主晶体管的漏极。
15.如权利要求9所述的方法，其特征在于，进一步包括在所述主晶体管的源极上接收来自变压器绕组的RF信号，其中所述RF信号具有至少 500MHz的频率。
16.如权利要求9所述的方法，其特征在于，进一步包括在所述主晶体管的源极上接收来自驱动放大器的RF信号，其中所述RF信号具有至少 500MHz的频率。
17.一种装置，包括主N沟道晶体管，其具有源极端子、漏极端子、块体端子、以及栅极端子；第一开关晶体管，其具有耦合至所述主N沟道晶体管的块体端子的第一端子、耦合至所述主晶体管的源极端子的第二端子、以及栅极端子；第二开关晶体管，其具有耦合至所述主N沟道晶体管的块体端子的第一端子、第二端子、以及栅极端子；接地导体；以及电阻，其具有耦合至所述第二开关晶体管的第二端子的第一引线并具有耦合至所述接地导体的第二引线；
18.如权利要求17所述的装置，其特征在于，第一数字逻辑信号存在于所述主N沟道晶体管的栅极端子上和所述第一开关晶体管的栅极端子上，且其中与所述第一数字逻辑信号极性相反的第二数字逻辑信号存在于所述第二开关晶体管的栅极端子上。
19.如权利要求17所述的装置，其特征在于，进一步包括反相器，其具有输入引线和输出引线，其中所述输入引线耦合至所述主N沟道晶体管的栅极端子且耦合至所述第一开关晶体管的栅极端子，且其中所述反相器的输出引线耦合至所述第二开关晶体管的栅极端子。
20.如权利要求17所述的装置，其特征在于，进一步包括驱动放大器，在所述主N沟道晶体管的源极端子上提供RF信号，其中所述RF信号具有至少500MHz的频率。
21.如权利要求20所述的装置，其特征在于，耦合所述主N沟道晶体管的漏极端子以在集成电路端子提供RF信号。
22.—种方法,包括Ca)通过在RF隔离开关电路的主晶体管的栅极端子上提供数字逻辑低电压、通过将所述主晶体管的块体端子与所述主晶体管的源极端子去耦合、以及通过经由电阻将所述主晶体管的块体端子耦合至接地导体而控制所述主晶体管关断；以及(b)通过在所述栅极端子上提供数字逻辑高电压、通过将所述块体端子耦合至所述源极端子、以及通过将所述块体端子与所述接地导体去耦合而控制所述主晶体管开通。
23.如权利要求22所述的方法，其特征在于，进一步包括在所述主晶体管的源极端子上接收至少500MHz的RF信号。
24.如权利要求22所述的方法，其特征在于，所述RF隔离开关电路的第一开关晶体管具有耦合至所述主晶体管的块体端子的第一端子，以及具有耦合至所述主晶体管的源极端子的第二端子，其中在(a)中通过关断所述第一开关晶体管而将所述主晶体管的块体端子与所述主晶体管的源极端子去耦合，且其中在(b)中通过开通所述第一开关晶体管而将所述主晶体管的块体端子耦合至所述主晶体管的源极端子。
25.如权利要求24所述的方法，其特征在于，所述RF隔离开关电路的第二开关晶体管具有耦合至所述主晶体管的块体端子的第一端子，以及具有通过所述电阻电阻性地耦合至所述接地导体的第二端子，其中在(a)中通过开通所述第二开关晶体管经由所述电阻将所述块体端子耦合至所述接地导体，且其中在(b)中通过关断所述第二开关晶体管而将所述块体端子与所述接地导体去耦合。
26.一种装置，包括主N沟道晶体管，其具有源极端子、漏极端子、块体端子、以及栅极端子；第一关断N沟道晶体管，其具有第一端子、第二端子、以及栅极端子，其中所述第一关闭N沟道晶体管的第二端子耦合至所述主N沟道晶体管的栅极端子；第二关断N沟道晶体管，其具有第一端子、第二端子、以及栅极端子，其中所述第二关断N沟道晶体管的第二端子耦合至所述第一关断N沟道晶体管的第一端子，且其中所述第二关断N沟道晶体管的第一端子耦合至所述主N沟道晶体管的源极端子；第一开关晶体管，其具有耦合至所述主N沟道晶体管的块体端子的第一端子、耦合至所述主晶体管的源极端子的第二端子、以及栅极端子；第二开关晶体管，其具有耦合至所述主N沟道晶体管的块体端子的第一端子、第二端子、以及栅极端子；接地导体；电阻，其具有耦合至所述第二开关晶体管的第二端子的第一引线和具有耦合至所述接地导体的第二引线；以及第一控制导体，其中当所述第一控制导体上的第一数字控制信号具有第一数字逻辑值时所述主晶体管关断，且其中当所述第一控制导体上的所述第一数字控制信号具有与所述第一数字逻辑值相反的第二数字逻辑值时所述主晶体管开通。
27.如权利要求26所述的装置，其特征在于，所述第一控制导体经由电阻耦合至所述主N沟道晶体管的栅极端子。
28.如权利要求26所述的装置，其特征在于，进一步包括第二控制导体，其中与所述第一数字控制信号相反的第二数字控制信号存在于所述第二控制导体上，其中所述第二控制导体耦合至所述第一关断N沟道晶体管的栅极端子、所述第二关断N沟道晶体管的栅极端子、以及所述第二开关晶体管的栅极端子。
29.如权利要求28所述的装置，其特征在于，所述第一开关晶体管的栅极耦合至所述第一控制导体。
30.一种方法,包括Ca)通过在RF隔离开关电路的主晶体管的栅极端子上提供数字逻辑低电压、通过将所述主晶体管的块体端子与所述主晶体管的源极端子去耦合、通过将所述主晶体管的栅极端子耦合至所述主晶体管的源极端子、以及通过经由电阻将所述主晶体管的块体端子耦合至接地导体而控制所述主晶体管关断；以及(b)通过在所述栅极端子上提供数字逻辑高电压、通过将所述块体端子耦合至所述源极端子、通过将所述主晶体管的栅极与所述主晶体管的源极去耦合、以及通过将所述块体端子与所述接地导体去耦合而控制所述主晶体管开通。
31.如权利要求30所述的方法，其特征在于，在(a)中通过控制栅-源短路电路的两个晶体管开通而将所述主晶体管的栅极耦合至所述主晶体管的源极，其中所述两个晶体管的第一晶体管具有耦合至所述主晶体管的栅极端子的第二端子，其中所述两个晶体管的第二晶体管具有耦合至所述两个晶体管的所述第一晶体管的第一端子的第二端子，其中所述两个晶体管的所述第二晶体管的具有耦合至所述主晶体管的源极端子的第一端子，以及其中在(b)中通过控制所述栅-源短路电路的所述两个晶体管关断而将所述主晶体管的栅极与所述主晶体管的源极去耦合。
32.—种设备,包括输入信号导体；用于开关的装置，其具有第一电极、第二电极、以及控制电极，其中所述第一电极上存在具有至少500MHz频率的RF输入信号；以及用于短路的装置，所述用于短路的装置用于在输入信号导体上的控制信号具有第一数字逻辑电平时将所述第一电极与所述控制电极短路并用于控制所述用于开关的装置使得当所述控制信号具有第一数字逻辑电平时所述用于开关的装置关断，其中所述用于短路的装置还用于在所述控制信号具有与所述第一数字逻辑电平相反的第二数字逻辑电平时将所述第一电极与所述控制电极去耦合并用于控制所述用于开关的装置在所述控制信号具有所述第二数字逻辑电平时关断。
33.如权利要求32所述的设备，其特征在于，所述用于短路的装置还用于在所述控制信号具有所述第一数字逻辑电平时将所述用于开关的装置的所述块体电极通过电阻耦合至接地，且其中所述用于短路的装置还用于在所述控制信号具有所述第二数字逻辑电平时将所述块体电极耦合至所述第一电极。
34.如权利要求22所述的设备，其特征在于，所述用于开关的装置是晶体管，其中所述第一电极是源极端子，其中所述第二电极是漏极端子，且其中所述控制电极是栅极端子。
35.一种制造方法，包括以下步骤制造主N沟道晶体管，其具有第一端子、第二端子、以及栅极端子；制造第一关断N沟道晶体管，其具有第一端子、第二端子、以及栅极端子，其中所述第一关断N沟道晶体管的第二端子耦合至所述主N沟道晶体管的栅极端子；制造第二关断N沟道晶体管，其具有第一端子、第二端子、以及栅极端子，其中所述第二关断N沟道晶体管的第二端子耦合至所述第一关断N沟道晶体管的第一端子，且其中所述第二关断N沟道晶体管的第一端子耦合至所述主N沟道晶体管的第一端子；以及制造控制导体，其耦合至所述主晶体管以使得当所述控制导体上的数字控制信号具有第一数字逻辑值时所述主晶体管关断且使得当第一控制导体上的第一数字控制信号具有与所述第一数字逻辑值相反的第二数字逻辑值时所述主晶体管开通，其中所述主N沟道晶体管、所述第一关断N沟道晶体管、所述第二关断N沟道晶体管、以及所述第一控制导体是 RF开关的部分。
36.如权利要求35所述的制造方法，其特征在于，进一步包括制造平衡-不平衡变换器，其具有主绕组和多个次级绕组，使得所述次级绕组的其中一个耦合至所述RF开关。
37.如权利要求36所述的制造方法，其特征在于，进一步包括制造驱动放大器，使得所述驱动放大器的输入引线耦合至所述RF开关。
全文摘要
一方面，RF开关包括主晶体管和栅-源短路电路。当关断RF开关时，开通栅-源短路电路以使主晶体管的源极和栅极短路在一起，由此防止Vgs发展成将导致主晶体管泄漏。当开通RF开关时，关断栅-源短路电路以将源极和栅极去耦合。向栅极提供数字逻辑高电压以开通主晶体管。第二方面，RF开关包括具有块体端子的主晶体管。当关断RF开关时，该块体通过高电阻接地。当开通RF开关时，源极和块体短路在一起，由此降低主晶体管的阈值电压。
文档编号H03H11/32GK103026625SQ201180036653
公开日2013年4月3日 申请日期2011年7月26日 优先权日2010年7月28日
发明者H·严, J·G·杉卡拉那拉亚南, B·S·阿苏里, H·卡特里, V·V·帕尼卡什 申请人:高通股份有限公司