专利名称：一种可变阶数全集成环路滤波器的制作方法
技术领域：
本发明属于无线通信技术领域，涉及ー种可变阶数全集成环路滤波器，用于低功耗高性能基于锁相环的频率合成器及无线收发机SoC 中。它采用RC參考电路结构(26)来调整环路滤波器的电阻电容參数，以便于消除因为制造エ艺參数、供电电压、及温度的变化引起环路參数的变化，从而增强了锁相环环路稳定性，用于实现不易受环境温度、エ艺偏差、电源电压变化(PVT)等因素影响的收发器或发射器芯片。
背景技术：
无线通信技术随着个人消费类移动终端市场的迅速发展得到了极为广泛的应用。为了可靠有效的传输信息，需要对原始数据进行调制，在无线通信技术中，针对数字信号的传输，在收发器或发射器结构中，数字基带对发射数据进行处理，通过基带数字调制器输出的调制信号对VCO或分频器产生的射频载波信号进行幅度、频率或者相移键控调制，调制后的信号经过功率放大器输出片外经过天线进行发射，完成数字信号的无线传输。而锁相环则是提供载波信号的模块，在发送端，由锁相环提供的本振信号与基带调制信号进行混频，或者由基带调制信号对本振信号进行调制，再经由功率放大器或者射频放大器放大，由天线发射。在接收端，无线信号需要下变频，而载波一般须由锁相环提供。锁相环能提供准确的參考频率，而其中的环路滤波器是低通滤波器，主要用来滤除鉴频鉴相器(PFD)的高频分量，从而获得稳定的平均电压值控制振荡器的频率。现行エ艺和技术允许整个锁相环集成在同一个芯片上，振荡器的输出相噪与滤波器的带宽有很大的关系，为了获得较低的相位噪声，通常环路滤波器的带宽需要取得较小，环路滤波器中电阻电容值就比较大，増大了芯片的面积和成本，另外ー个方面，在集成电路设计中，ー个很重要的问题是エ艺偏差、电压波动、环境温度(PVT)等因素会对电路性能和一致性造成较大影响，因此从设计的角度出发，需要锁相环电路具有较强的鲁棒性以及抑制PVT等因素影响的校正电路，因为较大的电阻电容受到温度漂移、エ艺偏差等因素的影响更大，信号通路的环路函数増益及幅度等表现出不一致性，需要从设计上解决这个问题，而现有公开的文献对温度补偿方式做了一些尝试，但效果受到较多限制。
发明内容
本发明目的是为了克服已有技术性能和结构上的局限，提出ー种可变阶数全集成环路滤波器。它采用RC參考电路结构来调整环路滤波器的电阻电容參数，以便于消除因为制造エ艺參数、供电电压、及温度的变化引起环路參数的变化，从而增强了锁相环环路稳定性，用于实现不易受环境温度、エ艺偏差、电源电压变化(PVT)等因素影响的收发器或发射器芯片。本发明是通过以下的技术方案来实现所述的可变阶数全集成环路滤波器包括环路滤波器和环路參数校正模块；所述环路參数校正模块包括RC參考电路和參数调整逻辑电路；环路滤波器包括第一电阻一端接滤波输入，另一端接滤波输出，第一电阻上并联环路选择开关，第一电阻一端连接第一电容的一端，第一电容的另一端接地，第一电阻另一端分别连接第二电阻一端和第三电容一端，第二电阻另一端连接第二电容一端，第二电容另一端和第三电容另一端接地；所述第一电阻，第二电阻，第一电容，第二电容，第三电容的大小均由參数调整逻辑电路输出的控制信号控制；參数调整逻辑电路根据RC參考电路的电阻R值和电容C值来调整环路滤波器中的电阻电容值，使得RC参考电路的电阻R值与所述第一电阻、第二电阻值成固定比例，RC參考电路的电容C值与所述第一电容、第二电容、第三电容值成固定比例。所述RC參考电路中电阻R值和电容C值由固定參考时钟信号来校准，调整RC参考电路中R与C的值，使得固定參考时钟信号频率是R与C乘积的倒数的整数倍；參数调整逻辑电路赋值用来输出环路滤波器中电阻、电容值的控制字，不同的控制字代表不同的电阻电容值；根据RC參考电路中电阻R值和电容C值与环路滤波器中电阻电容值的比例关系来调整环路滤波器中的第一电阻、第二电阻以及、第一电容、第二电容、第三电容值。通过增加所述參数调整逻辑电路输出的控制字的位数，来提高环路滤波器的环路參数的可调整范围及调整区间。 所述环路滤波器中，第二电阻、第二电容、第三电容构成ー个基本2阶环路滤波器，第一电阻和第一电容构成高阶RC附加电路；当环路选择开关关闭时，第二电阻R2和第ー电容、第二电容、第三电容共同组成了一个传统的ニ阶环路滤波器；当环路选择开关打开时，第一电阻R1、第二电阻R2、第一电容、第二电容、第三电容则组成了ー个3阶环路滤波器。所述RC參考电路是包含了整个锁相环的集成电路单元中某ー个部件比如是接收发送链路中的滤波器的一部分，或者是单独的ー个RC振荡器电路，或者是专门用于调整环路參数的ー个RC电路。本发明的有益效果在干
I、所提出的环路滤波器，相比于传统的结构，可实现2阶、3阶结构复用，仅通过ー个选择开关即可实现，而且在作为2阶结构吋，Cl与C3容值相加作为滤波电容，有效地减小了滤波器的面积。2、采用类似于RC振荡器的结构用来作为环路滤波器參数调整的依据，来调整环路滤波器的电阻电容參数。參数调整逻辑电路根据固定參考时钟信号校准RC參考电路的结果，经过一系列的运算，得出了用来输出环路滤波器中电阻电容的值的控制字，不同的控制字代表不同的电阻电容值。这种校准结构相比于传统的结构简单而实用，而且是与锁相环兼容，可集成在同一款芯片中，提高了集成度并降低了系统成本。3、所提出的校准电路(RC參考电路和參数调整逻辑电路)能够消除因为制造エ艺參数、供电电压、及温度的变化引起环路參数的变化，从而增强锁相环环路稳定性，从而让环路滤波器的特性不受エ艺偏差、温度漂移或电源波动等因素的影响。4、本发明提出的具有自校准功能的环路滤波器适用于射频无线通信收发器或发射器，适用于CMOSエ艺。
图I为本发明所提出的环路滤波器应用在锁相环中的电路框图。
图2为本发明的电路结构框图。图3(a)为本发明实施例一的RC參考电路的结构示意图。图3(b)为本发明实施例ニ的RC參考电 路的结构示意图。图3(c)为本发明实施例三的RC參考电路的结构示意图。图4为本发明实施例的自动校正流程图。
具体实施例方式本发明提出了ー种可变阶数全集成环路滤波器，用于低功耗高性能基于锁相环的频率合成器及无线收发机SoC中，其在整个锁相环中的位置和作用如图I所示。图I是包含了本发明所提出的环路滤波器的整个锁相环的频率合成器框图，也是ー个优选实例，其中包括了鉴频鉴相器11，电荷泵12，环路滤波器13，压控振荡器(VC0)14、可变频分频器15、环路參数校正模块16。按照环路中的顺序，參考时钟信号与VCO 14输出经过可变频分频器15的分频输出信号经过鉴频鉴相器11比较两者的相位差(频率差)，决定电荷泵12的对环路滤波器13是充电还是放电，当然这还由VCO 14的电压频率特性曲线所决定(通常选择正电压频率曲线特性，负电压频率特性曲线则相反)如果參考时钟的频率高于分频输出信号的频率，或者參考时钟信号相位超前于分频输出信号的相位，那么鉴频鉴相器11和电荷泵12共同作用使得电荷泵12对环路滤波器13进行充电，以提高VCO14振荡频率；如果參考时钟的频率低于分频输出信号的频率，或者參考时钟信号相位滞后于分频输出信号的相位，那么鉴频鉴相器11和电荷泵12共同作用使得电荷泵12对环路滤波器13进行放电，以降低VCO 14振荡频率；这样一直缩小參考分频信号和分频输出信号的频率差或相位差，直至两者频率和相位完全相同(相位差也可能是固定值，不为O)。如图2所示，本发明包括了所述的环路滤波器13和环路參数校正模块16。环路滤波器13包括ー个基本2阶环路滤波器(第二电阻R2，第二电容C2，第三电容C3)、环路选择开关SI、高阶RC附加电路(第一电阻Rl，第一电容Cl)。其中，第一电阻Rl —端接滤波输入Vi，另一端接滤波输出Vo,第一电阻Rl上并联环路选择开关SI,第一电阻Rl —端连接第一电容Cl的一端,第一电容Cl的另一端接地,第一电阻Rl另一端分别连接第二电阻R2 —端和第三电容C3 —端，第二电阻R2另一端连接第二电容C2 —端，第二电容C2另一端和第三电容C3另一端接地。所述第一电阻R1，第二电阻R2，第一电容Cl，第二电容C2，第三电容C3的大小均由參数调整逻辑电路162输出的控制信号控制。当环路选择开关SI关闭时，第二电阻R2、第一-第三电容C1-C3共同组成了ー个传统的ニ阶环路滤波器，第一电容Cl与第三电容C3合起来相当于传统结构中的一个滤波电容。当环路选择开关SI打开时，第一电阻R1、第二电阻R2、第一-第三电容C1-C3则组成了ー个3阶环路滤波器，由于每个元件(Rl、R2、C1-C3)均是受參数调整逻辑电路162输出的控制，那么环路滤波器13的环路參数可调整范围及调整区间可以非常精确，只要參数调整逻辑电路162输出的控制字的位数足够多。即通过增加參数调整逻辑电路162输出的控制字的位数，可相应提高环路滤波器的环路參数可调整范围及调整区间，使得环路滤波器的环路參数与设定值的误差更小。所述环路參数校正模块16包括RC參考电路161和參数调整逻辑电路162。用一个固定的參考时钟信号作为校准依据，參数调整逻辑电路162根据RC參考电路161中R与C的乘积的倒数，这个倒数可以看做是ー个频率计，如果由固定參考时钟信号来计数，通过设置R与C的值，可以使固定參考时钟信号是R与C乘积的倒数的整数倍K倍，K可以任意设置，主要根据固定參考时钟信号频率和环路滤波器中需要的R1-R2，C1-C3的值決定。调整RC參考电路中R与C的值，使得固定參考时钟信号频率是R与C乘积的倒数的整数倍K倍，那么可以确定R、C的值不会随エ艺、温度、电源电压的变化而变化。然后再根据RC參考电路16中电阻R、电容C与环路滤波器13中电阻R1-R2、电容C1-C3的比例关系来调整环路滤波器13中的R1-R2、C1-C3的值，使得环路滤波器中的R1-R2，C1-C3仍然与RC參考电路16中电阻R、电容C满足一定的比例关系。參数调整逻辑电路162赋值用来输出环路滤波器13中电阻、电容值的控制字，不同的控制字代表不同的电阻电容值。所述RC參考电路161可能是整个收发机中的一个模块，也可能是单独的一个模块，可集成于整个收发机的IC中。本发明采用RC參考电路161结构和參数调整逻辑电路162来调整环路滤波器13的电阻电容值，以便于消除因为制造エ艺參数、供电电压、及温度的变化引起环路參数的变 化，从而增强了锁相环环路稳定性。本发明作为三阶结构，如果从输入到输出，与传统的三阶环路滤波器结构完全是倒置的。但是这两种输入输出倒置的结构得出的环路函数却是相同的，因为其中的元器件也是倒置的。所述的RC參考电路可以是包含了整个锁相环的集成电路单元中某ー个部件，例如接收发送链路中的滤波器的一部分，也可以是单独的ー个类似于RC振荡器电路，或者是专门用于调整环路參数的ー个RC电路。下面结合具体RC參考电路161的实施例对本发明实施方式做进ー步的说明。实施例一
按照环路中的顺序，參考时钟信号与VCO 14输出经过可变频分频器15的分频输出信号经过鉴频鉴相器11比较两者的相位差(频率差)，决定电荷泵12的对环路滤波器13是充电还是放电，当然这还由VCO 14的电压频率特性曲线所决定(通常选择正电压频率曲线特性，负电压频率特性曲线则相反)如果參考时钟的频率高于分频输出信号的频率，或者參考时钟信号相位超前于分频输出信号的相位，那么鉴频鉴相器11和电荷泵12共同作用使得电荷泵12对环路滤波器13进行充电，以提高VCO 14振荡频率；如果參考时钟的频率低于分频输出信号的频率，或者參考时钟信号相位滞后于分频输出信号的相位，那么鉴频鉴相器11和电荷泵12共同作用使得电荷泵12对环路滤波器13进行放电，以降低VCO 14振荡频率；这样一直缩小參考分频信号和分频输出信号的频率差或相位差，直至两者频率和相位完全相同(相位差也可能是固定值，不为O)。因为エ艺、供电电压、以及温度的变化，整个锁相环的环路參数发生了很大的变化，环路的稳定性难以得到保证。因此，在此锁定过程之前，必须有环路參数校正。在环路參数校正模块重要的模块是RC參考电路,如图3 (a)所示,所述RC參考电路161包括ー个RC核心模块301、给RC核心模块提供电流源或者电压偏置的模块302，以及给这两个模块供电的303 (可能是个LD0，或者DC-DC模块)。这个RC參考电路161中最核心的模块RC核心模块301，是ー个滤波器(低通，或高通，或带通)中的ー个部分，而这个滤波器可能是整个收发机中的一个模块，也可能是单独的一个模块，可集成于整个收发机的IC中。
环路參数校正流程如图4所示。首先系统给出一个启动信号，环路參数校正开始，RC參考电路161和參数调整逻辑电路162工作，系统将从RC核心模块301中提取R以及C的值，再通过分别变化电阻R的值和电容C的值，使得固定參考时钟信号频率是R与C乘积的倒数的整数倍K倍。如果没有满足K倍比值关系，那么參数调整逻辑电路162将改变RC核心模块301中的电阻R电容C的控制字来改变R和C的值，直至满足预定条件为止。下面将由參数调整逻辑电路162根据RC核心模块301中的R、C值的控制字，以及RC核心模块中R、C与环路滤波器13中R1-R2，C1-C3的比例关系，设置环路滤波器13中R1、R2，C1-C3数值的控制字，使得环路滤波器13中的电阻电容与301中的R，C保持一定的比例，即一致的变化。实施例ニ
如图3 (b)所示，所述RC參考电路161包括ー个RC核心模块301，给RC核心模块提供电流源或者电压偏置的模块302，以及给这两个模块供电的303 (可能是个LD0，或者DC-DC模块)。这个RC參考电路161中最核心的模块RC核心模块301，这个RC核心模块301是ー 个RC振荡器中的ー个部分，这RC振荡器的典型实施实例如图3 (b)所示，通过设置不同宽长比的NMOS晶体管来使得两个晶体管的Vgs差在电阻R上产生ー个基准电流，这个电流经过镜像电路镜像对C进行充电，输出信号的频率就与R和C的值密切相关，而这个振荡器可能是整个收发机中的一个模块，也可能是单独的一个模块，可集成于整个收发机的IC中。环路參数校正流程如图4所示。首先系统给出一个启动信号,环路參数校正开始，RC參考电路161和參数调整逻辑电路162工作，系统将从RC核心模块301中提取R以及C的值，其实就是振荡器其频率为1/RC。由固定參考时钟信号在振荡器的一个时钟周期内计数，如果计数值等于K，那么说明固定參考时钟信号频率是R与C乘积的倒数的整数倍K倍，也就满足了预定条件。如果没有满足K倍比值关系，那么參数调整逻辑电路162将改变RC核心模块301中的电阻R电容C的控制字来改变R和C的值，直至满足预定条件为止。下面将由參数调整逻辑电路162根据RC核心模块301中的R、C值的控制字，以及RC核心模块中R、C与环路滤波器13中R1-R2，C1-C3的比例关系，设置环路滤波器13中R1、R2，C1-C3数值的控制字，使得环路滤波器13中的电阻电容与301中的R，C保持一定的比例，即一致的变化。实施例三
如图3 (c)所示，所述RC參考电路161包括ー个RC核心模块301，ー个给RC核心模块提供电流源或者电压偏置的模块302，以及ー个给这两个模块供电的303 (可能是个LD0，或者DC-DC模块)。RC核心模块301是ー个RC振荡器中的ー个部分，这RC振荡器的典型实施实例如图3 (C)所示,通过设置不同面积的NPN三极管来使得两个三极管的Vbe的差在电阻R上产生ー个基准电流，这个电流经过镜像电路镜像对C进行充电，输出信号的频率就与R和C的值密切相关，而这个振荡器可能是整个收发机中的一个模块，也可能是单独的ー个模块，可集成于整个收发机的IC中。环路參数校正流程同实施例ニ。
权利要求
1.ー种可变阶数全集成环路滤波器，其特征是包括环路滤波器(13)和环路參数校正模块(16 );所述环路參数校正模块(16 )包括RC參考电路(161)和參数调整逻辑电路(162 );环路滤波器(13)包括第一电阻(Rl)—端接滤波输入(Vi)，另一端接滤波输出(Vo)，第一电阻(Rl)上并联环路选择开关(SI)，第一电阻(Rl)—端连接第一电容(Cl)的一端，第一电容(Cl)的另一端接地，第一电阻(Rl)另一端分别连接第二电阻(R2) —端和第三电容(C3)一端，第二电阻(R2)另一端连接第二电容(C2)—端，第二电容(C2)另一端和第三电容(C3)另一端接地；所述第一电阻(R1)，第二电阻(R2)，第一电容(Cl)，第二电容(C2)，第三电容(C3)的大小均由參数调整逻辑电路(162)输出的控制信号控制；參数调整逻辑电路(162)根据RC參考电路(161)的电阻R值和电容C值来调整环路滤波器(13)中的电阻电容值，使得RC參考电路(161)的电阻R值与所述第一电阻(Rl)、第二电阻(R2)值成固定比例，RC參考电路(161)的电容C值与所述第一电容(Cl)、第二电容(C2)、第三电容(C3)值成固定比例。
2.根据权利要求I所述的ー种可变阶数全集成环路滤波器，其特征在于，所述RC参考电路(161)中电阻R值和电容C值由固定參考时钟信号来校准，调整RC參考电路(161)中R与C的值，使得固定參考时钟信号频率是R与C乘积的倒数的整数倍；參数调整逻辑电路(162)赋值用来输出环路滤波器(13)中电阻、电容值的控制字，不同的控制字代表不同的电阻电容值；根据RC參考电路(161)中电阻R值和电容C值与环路滤波器(13)中电阻电容值的比例关系来调整环路滤波器(13)中的第一电阻(R1)、第二电阻(R2)以及、第一电容(Cl)、第二电容(C2)、第三电容(C3)值。
3.根据权利要求I所述的ー种可变阶数全集成环路滤波器，其特征在于，所述环路滤波器(13)中，第二电阻(R2)、第二电容(C2)、第三电容(C3)构成ー个基本2阶环路滤波器，第一电阻(Rl)和第一电容(Cl)构成高阶RC附加电路；当环路选择开关(SI)关闭时，第二电阻R2和第一电容(Cl)、第二电容(C2)、第三电容(C3)共同组成了一个传统的ニ阶环路滤波器；当环路选择开关(SI)打开时，第一电阻R1、第二电阻R2、第一电容(Cl)、第二电容(C2)、第三电容(C3)则组成了ー个3阶环路滤波器。
4.根据权利要求I所述的ー种可变阶数全集成环路滤波器，其特征在于，通过增加所述參数调整逻辑电路(162)输出的控制字的位数，来提高环路滤波器(13)的环路參数的可调整范围及调整区间。
5.根据权利要求I所述的ー种可变阶数全集成环路滤波器，其特征在于，所述RC参考电路(161)是包含了整个锁相环的集成电路单元中某一个部件是接收发送链路中的滤波器的一部分，或者是单独的ー个RC振荡器电路，或者是专门用于调整环路參数的ー个RC电路。
全文摘要
本发明公开了一种可变阶数全集成环路滤波器，用于低功耗高性能基于锁相环的频率合成器及无线收发机SoC中。它包括环路滤波器和环路参数校正模块；所述环路参数校正模块包括RC参考电路和参数调整逻辑电路。所述环路滤波器包括一个基本2阶环路滤波器、环路选择开关、高阶RC附加电路。本发明采用RC参考电路和参数调整逻辑电路来调整环路滤波器的电阻电容值，以便于消除因为制造工艺参数、供电电压、及温度的变化引起环路参数的变化，从而增强了锁相环环路稳定性。
文档编号H03H17/02GK102751964SQ201210267200
公开日2012年10月24日 申请日期2012年7月30日 优先权日2012年7月30日
发明者于云丰, 潘文光, 肖时茂, 黄伟 申请人:无锡中科微电子工业技术研究院有限责任公司