专利名称：用于连续时间σ-δ调制器的过度回路延迟补偿的制作方法
技术领域：
本发明大体涉及Σ -Δ调制器(SDM)，且更具体地说，涉及SDM的过度回路延迟(ELD)。
背景技术：
转到图1，可看到常规SDM 100。此SDM 100大体包括积分器管线114(其大体包含彼此串联耦合的级112-1到112-N)、比较器106，和锁存器108。级112-1到112-N中的每一者大体包括加法器102-1到102-N(其通常为单端SDM的一个节点，且为差分SDM的一对节点)、积分器104-1到104-N，和数/模转 换器(DAC) 110-1到110-N。在操作中，积分器管线114 (其有助于形成第N阶SDM)大体对模拟信号IN求积分，以使得比较器106可比较经积分的模拟信号IN与一个或一个以上参考电压。通常，比较器106包括布置为闪存模/数转换器(ADC)的若干被锁存比较器，其与时钟信号CLK(其中每一比较器接收参考电压中的至少一者)同步地执行比较。然而，通常，比较器106的输出并不为全分辨率数字信号，所以锁存器108 (其由时钟信号CLK进行时控或锁定为与时钟信号CLK的倒数同步)可产生全分辨率数字信号(即，轨到轨信号)。然后可将来自锁存器的输出反馈到级112-1到112-N,以使得可将这些数字输出转换为模拟信号，且在加法器102-1到102-N处进行减法运算。此布置存在一些缺点；即，寄生极点和/或未予考虑的过度延迟(其可因寄生极点或路径而存在)可导致不稳定的行为。因此，需要一种改进的SDM。一些其它常规电路是第5，729，230号美国专利；第6，414，615号美国专利；第7，405，687号美国专利；和第7，880，654号美国专利。
发明内容
因此，本发明的实施例提供一种设备。所述设备包括加法器，其具有第一输入和第二输入，其中所述加法器确定所述第一输入与所述第二输入之间的差异；积分器，其具有输入和输出，其中所述积分器的所述输入稱合到所述加法器；第一比较器，其具有输入和输出，其中所述第一比较器的所述输入耦合到所述积分器的所述输出，且其中所述第一比较器由第一时钟信号进行时控；第二比较器，其具有输入和输出，其中所述第二比较器的所述输入耦合到所述第一比较器的所述输出，且其中所述第二比较器由第二时钟信号进行时控；锁存器，其具有输入和输出，其中所述锁存器的所述输入耦合到所述第二比较器的所述输出，其中所述锁存器由所述第一时钟信号进行时控；跟踪与保持(T/Η)电路，其具有输入和输出，其中所述T/Η电路的所述输入耦合到所述第二比较器的所述输出，且其中所述T/H电路的所述输出耦合到所述第一比较器的所述输入，且其中所述T/Η电路由所述第二时钟信号控制；以及数/模转换器(DAC)，其具有输入和输出，其中所述DAC的所述输入耦合到所述锁存器的所述输出，且其中所述DAC的所述输出耦合到所述加法器的所述第二输入。根据本发明的一实施例，所述第二时钟信号是所述第一时钟信号的倒数。根据本发明的一实施例，所述加法器、积分器、比较器、锁存器、T/Η电路和DAC中的每一者的输入和输出都是差分的。根据本发明的一实施例，所述加法器进一步包括一对节点。根据本发明的一实施例,所述T/Η电路进一步包括T/Η单元,所述T/Η单元具有一对输入开关，其通过所述第二时钟信号而启动和撤销启动，且耦合到所述比较器的所述输出；以及电流导引电路，其耦合到所述比较器的所述输入和所述对输入开关。根据本发明的一实施例，所述电流导引电路进一步包括一对晶体管，其中每一晶体管耦合到所述比较器的所述输入，且其中每一晶体管耦合到所述对输入开关中的至少一者；以及电源，其耦合到所述晶体管中的每一者。根据本发明的一实施例，每一晶体管进一步包括NMOS晶体管。
根据本发明的一实施例，所述比较器进一步包括布置为闪存模/数转换器(ADC)的多个被锁存比较器。根据本发明的一实施例，提供一种设备。所述设备包括具有彼此串联耦合的多个级的积分器管线，其中每一级包含加法器；积分器，其耦合到所述加法器；以及DAC，其耦合到所述加法器；第一比较器，其具有输入和输出，其中所述第一比较器的所述输入耦合到所述积分器关管线的输出，且其中所述第一比较器由第一时钟信号进行时控；第二比较器，其具有输入和输出，其中所述第二比较器的所述输入耦合到所述第一比较器的所述输出，且其中所述第二比较器由第二时钟信号进行时控；锁存器，其具有输入和输出，其中所述锁存器的所述输入耦合到所述比较器的所述输出，且其中所述锁存器的所述输出耦合到来自每一级的所述DAC，其中所述锁存器由所述第一时钟信号进行时控；T/H电路，其具有输入和输出，其中所述T/Η电路的所述输入耦合到所述第二比较器的所述输出，且其中所述T/H电路的所述输出耦合到所述第一比较器的所述输入，且其中所述T/Η电路由所述第二时钟信号控制。根据本发明的一实施例，所述加法器、比较器、锁存器和T/Η电路中的每一者的输入和输出都是差分的。根据本发明的一实施例，所述比较器进一步包括布置为闪存ADC的多个被锁存比较器，且其中所述比较器的输出进一步包括多个输出。根据本发明的一实施例，提供一种方法。所述方法包括用积分器对模拟信号求积分以产生经积分的模拟信号；与第一时钟信号和第二时钟信号同步地用多个比较器比较所述经积分的模拟信号与参考电压，以产生比较器输出信号；与所述第二时钟信号同步地从所述比较器输出信号产生反馈电流；将所述反馈电流提供回到所述比较器中的至少一者；将所述比较器输出信号锁存为与所述第一时钟信号同步，以产生被锁存的输出信号；将所述被锁存的输出信号转换为反馈模拟信号；以及确定所述模拟信号与所述反馈模拟信号之间的差异。根据本发明的一实施例，所述比较器输出信号进一步包括多个比较器输出信号，且其中所述参考电压进一步包括多个参考电压，且其中所述比较步骤进一步包括比较所述经积分的模拟信号与所述参考信号中的每一者以产生多个比较器输出信号。根据本发明的一实施例，放大步骤进一步包括与所述第二时钟信号同步地致动多个开关，其中每一开关与所述比较器输出信号中的至少一者相关联；以及将所述比较器输出信号中的每一者施加到多个电流导引电路中的至少一者。
前述内容已相当广泛地概述了本发明的特征及技术优点以便可较好地理解下文的本发明的详细描述。在下文中将描述本发明的额外特征及优点，其形成本发明的权利要求书的标的物。所属领域的技术人员应了解，所揭示的概念及特定实施例可易于用作修改或设计其它结构以进行本发明的相同目的的基础。所属领域的技术人员还应认识到，等效构造并不偏离如在所附权利要求书中阐述的本发明的精神及范围。
为了更完整地理解本发明及其优点，现在参考以下结合附图进行的描述，其中图1是常规SDM的实例的图；图2-10是对应于SDM的模型的图；图11是根据本发明的一实施例的SDM的实例的图； 图12是图11的跟踪与保持(T/Η)电路的实例的图；以及图13是图12的T/Η单元的实例的图。
具体实施例方式现在参考图式，其中出于清楚起见，所描述的元件不一定按比例展示，且其中在若干视图中，通过相同的参考数字来标示相同或类似的元件。为理解与SDM 100相关联的问题中的一些问题，可执行性能分析。由于SDM 100为连续时间SDM，所以在分析其性能方面存在固有的困难，因为要在SDM 100的反馈回路内执行取样。因此，可使用如图2所示的离散时间SDM等效模型，且进一步为了简化分析的目的，比较器106可以是I位比较器。在此模型中，H(S)表示对应于积分器(即，积分器管线114)的滤波器，而Hd(s)表示对应于DAC(即，110-1)的滤波器。另外，因为回路内存在延迟，所以还包含区块ELD和ID(大体对应于过度回路延迟和插入延迟)。作为此配置的结果，所述回路的脉冲响应G (z)(在z域中)为(l)G(z) = Z{h(t)*hd(t) |t = nTs}其中h(t)和hd(t)是分别与H(S)和Hd(S)区块相关联的脉冲响应(在时域中)，且其中Ts是取样周期(作为实例且为了简化的目的，假定其等于I。参考图3和4，可开始检查延迟到图2的回路中的引入。在此实例中，在DAC与加法器之间引入了反馈，从而导致图3的回路的脉冲响应gl(t)为(2) gi (t) = Ii1 (t) *hDAC (t)，其可见于图4中。噪声传递函数NTF (Z)(在z域中)还是n、NTF[z) =——l-——
()I+/A ⑵。在DAC脉波的末端小于一个取样周期Ts (即，0彡α < 1，α < β彡I)的情形中，图3的回路的所得脉冲响应G1 (ζ)(在ζ域中)为G (ζ) = Μ
(4)丨, I _ 7-\ ，从而得出以下噪声传递函数NTF(Z)
权利要求
1.一种设备，其包括加法器，其具有第一输入和第二输入，其中所述加法器确定所述第一输入与所述第二输入之间的差异；积分器，其具有输入和输出，其中所述积分器的所述输入耦合到所述加法器；第一比较器，其具有输入和输出，其中所述第一比较器的所述输入耦合到所述积分器的所述输出，且其中所述第一比较器由第一时钟信号进行时控；第二比较器，其具有输入和输出，其中所述第二比较器的所述输入耦合到所述第一比较器的所述输出，且其中所述第二比较器由第二时钟信号进行时控；锁存器，其具有输入和输出，其中所述锁存器的所述输入耦合到所述第二比较器的所述输出，其中所述锁存器由所述第一时钟信号进行时控；跟踪与保持T/Η电路，其具有输入和输出，其中所述T/Η电路的所述输入耦合到所述第二比较器的所述输出，且其中所述T/Η电路的所述输出耦合到所述第一比较器的所述输入，且其中所述T/Η电路由所述第二时钟信号控制；以及数/模转换器DAC，其具有输入和输出，其中所述DAC的所述输入耦合到所述锁存器的所述输出，且其中所述DAC的所述输出耦合到所述加法器的所述第二输入。
2.根据权利要求1所述的设备，其中所述第二时钟信号是所述第一时钟信号的倒数。
3.根据权利要求2所述的设备，其中所述加法器、积分器、所述第一比较器、所述第二比较器、所述锁存器、所述T/Η电路和所述DAC中的每一者的所述输入和输出都是差分的。
4.根据权利要求3所述的设备，其中所述加法器进一步包括一对节点。
5.根据权利要求3所述的设备，其中所述T/Η电路进一步包括T/Η单元，所述T/Η单元具有一对输入开关，其由所述第二时钟信号而启动和撤销启动，且耦合到所述比较器的所述输出；以及电流导引电路，其耦合到所述比较器的所述输入和所述对输入开关。
6.根据权利要求5所述的设备，其中所述电流导引电路进一步包括一对晶体管，其中每一晶体管耦合到所述比较器的所述输入，且其中每一晶体管耦合到所述对输入开关中的至少一者；以及电源，其耦合到所述晶体管中的每一者。
7.根据权利要求6所述的设备，其中每一晶体管进一步包括NMOS晶体管。
8.根据权利要求6所述的设备，其中所述比较器进一步包括布置为闪存模/数转换器 ADC的多个被锁存比较器。
9.一种设备，其包括具有彼此串联耦合的多个级的积分器管线，其中每一级包含加法器；积分器，其耦合到所述加法器；以及 DAC，其耦合到所述加法器；第一比较器，其具有输入和输出，其中所述第一比较器的所述输入耦合到所述积分器管线的所述输出，且其中所述第一比较器由第一时钟信号进行时控；第二比较器，其具有输入和输出，其中所述第二比较器的所述输入耦合到所述第一比较器的所述输出，且其中所述第二比较器由第二时钟信号进行时控；锁存器，其具有输入和输出，其中所述锁存器的所述输入耦合到所述比较器的所述输出，且其中所述锁存器的所述输出耦合到来自每一级的所述DAC，其中所述锁存器由所述第一时钟信号进行时控；T/Η电路，其具有输入和输出，其中所述T/Η电路的所述输入耦合到所述第二比较器的所述输出，且其中所述T/Η电路的所述输出耦合到所述第一比较器的所述输入，且其中所述T/Η电路由所述第二时钟信号控制。
10.根据权利要求9所述的设备，其中所述第二时钟信号是所述第一时钟信号的倒数。
11.根据权利要求10所述的设备，其中所述加法器、所述第一比较器、所述第二比较器、所述锁存器和所述T/Η电路中的每一者的所述输入和输出都是差分的。
12.根据权利要求11所述的设备，其中所述加法器进一步包括一对节点。
13.根据权利要求11所述的设备，其中所述比较器进一步包括布置为闪存ADC的多个被锁存比较器，且其中所述比较器的所述输出进一步包括多个输出。
14.根据权利要求13所述的设备，其中所述T/Η电路进一步包括多个T/Η单元，其中每一 T/Η单元耦合到所述比较器的所述输出中的至少一者，且其中每一 T/Η单元包含一对输入开关，其由所述第二时钟信号启动和撤销启动；以及电流导引电路，其耦合到所述比较器的所述输入和所述对输入开关。
15.根据权利要求14所述的设备，其中所述电流导引电路进一步包括一对晶体管，其中每一晶体管耦合到所述比较器的所述输入，且其中每一晶体管耦合到所述对输入开关中的至少一者；以及电源，其耦合到所述晶体管中的每一者。
16.根据权利要求15所述的设备，其中每一晶体管进一步包括NMOS晶体管。
17.一种方法，其包括用积分器对模拟信号求积分以产生经积分的模拟信号；与第一时钟信号和第二时钟信号同步地用多个比较器比较所述经积分的模拟信号与参考电压，以产生比较器输出信号；与所述第二时钟信号同步地从所述比较器输出信号产生反馈电流；将所述反馈电流提供回到所述比较器中的至少一者；将所述比较器输出信号锁存为与所述第一时钟信号同步，以产生被锁存的输出信号； 将所述被锁存的输出信号转换为反馈模拟信号；以及确定所述模拟信号与所述反馈模拟信号之间的差异。
18.根据权利要求17所述的方法，其中所述第二时钟信号是所述第一第二时钟信号的倒数。
19.根据权利要求18所述的方法，其中所述比较器输出信号进一步包括多个比较器输出信号，且其中所述参考电压进一步包括多个参考电压，且其中所述比较步骤进一步包括比较所述经积分的模拟信号与所述参考信号中的每一者以产生所述多个比较器输出信号。
20.根据权利要求19所述的方法，其中放大步骤进一步包括与所述第二时钟信号同步地致动多个开关，其中每一开关与所述比较器输出信号中的至少一者相关联；以及将所述 比较器输出信号中的每一者施加到多个电流导引电路中的至少一者。
全文摘要
提供一种方法及对应设备。在操作中，用积分器对模拟信号求积分以产生经积分的模拟信号。与第一时钟信号和第二时钟信号同步地用多个比较器比较所述经积分的模拟信号与参考电压，以产生比较器输出信号。随后，与所述第二时钟信号同步地从所述比较器输出信号产生反馈电流。将所述反馈电流反馈到所述比较器中的至少一者，且将所述比较器输出信号锁存为与所述第一时钟信号同步以产生被锁存的输出信号。将此被锁存的输出信号转换为反馈模拟信号，并确定所述模拟信号与所述反馈模拟信号之间的差异。
文档编号H03M1/06GK103001643SQ20121033374
公开日2013年3月27日 申请日期2012年9月10日 优先权日2011年9月9日
发明者文卡特什·斯里尼瓦桑, 帕特里克·萨塔尔扎德, 维多利亚·王林凯特凯, 巴赫尔·哈龙, 马尔科·科西 申请人:德州仪器公司